JPS6079278A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6079278A JPS6079278A JP58186917A JP18691783A JPS6079278A JP S6079278 A JPS6079278 A JP S6079278A JP 58186917 A JP58186917 A JP 58186917A JP 18691783 A JP18691783 A JP 18691783A JP S6079278 A JPS6079278 A JP S6079278A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- semiconductor integrated
- integrated circuit
- timing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Logic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、半導体集積回路装置に関するもので、例え
ば、多ビットからなる信号を送出する機能を持つ半導体
集積回路装置におりる特性認定試験に有効な技術に関す
るものである。
ば、多ビットからなる信号を送出する機能を持つ半導体
集積回路装置におりる特性認定試験に有効な技術に関す
るものである。
例えば、ＲＡＭ （ランダム・アクセス・メモリ）／Ｒ
ＯＭ（リード・オンリー・メモリ）を内Ｍし、多数のデ
ータを送出するような機能を持ち、大型電子計算機等の
一部を構成するような半導体集積回路装置の特性認定試
験（交流試験）においては、次のような問題を有するも
のである。すなわち、多ビットのデータ信号に対してそ
れぞれ測定用回路を殺けると、テスターの規模が膨大と
なってしまう。そこで、半導体集積回路装置の内部にマ
ルチプレクサを設ｋ）ることによって、複数のデータ信
号を１つづつ取り出すようにして、テスター側の測定回
路の数を削減することが考えられる。
ＯＭ（リード・オンリー・メモリ）を内Ｍし、多数のデ
ータを送出するような機能を持ち、大型電子計算機等の
一部を構成するような半導体集積回路装置の特性認定試
験（交流試験）においては、次のような問題を有するも
のである。すなわち、多ビットのデータ信号に対してそ
れぞれ測定用回路を殺けると、テスターの規模が膨大と
なってしまう。そこで、半導体集積回路装置の内部にマ
ルチプレクサを設ｋ）ることによって、複数のデータ信
号を１つづつ取り出すようにして、テスター側の測定回
路の数を削減することが考えられる。
しかし、マルチプレクサを通ずことによって、信号の遅
延が生じるので、正確な信号の立ち上がり／立ち下がり
タイミングの測定が困難になるという問題が生じる。
延が生じるので、正確な信号の立ち上がり／立ち下がり
タイミングの測定が困難になるという問題が生じる。
この発明の目的は、簡単な回路により交流的な特性試験
を精度よく行うことのできる半導体装置回路装置を提供
することにある。
を精度よく行うことのできる半導体装置回路装置を提供
することにある。
この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。
この明細書の記述および添付図面から明らかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
を簡単に説明すれば、下記の通りである。
すなわち、外部から供給されるタイミング信号に従って
測定すべき複数の信号をそれぞれ受けるエツジトリガ型
の複数のランチ回路と、これらの複数のランチ回路の出
力信号を測定端子に選択的に送出するマルチプレクサと
からなる測定用回路を半導体集積回路装置に内蔵するも
のである。
測定すべき複数の信号をそれぞれ受けるエツジトリガ型
の複数のランチ回路と、これらの複数のランチ回路の出
力信号を測定端子に選択的に送出するマルチプレクサと
からなる測定用回路を半導体集積回路装置に内蔵するも
のである。
第１図には、この発明が適用された半導体集積回路装置
ＬＳＩのブロック図が示されている。同図の各回路ブロ
ックは、公知の半導体集積回路の製造技術によって単結
晶シリコンのような半導体基板上において形成される。
ＬＳＩのブロック図が示されている。同図の各回路ブロ
ックは、公知の半導体集積回路の製造技術によって単結
晶シリコンのような半導体基板上において形成される。
内部論理回路ＬＯＧは、外部入力端子ＩＮＩ〜ＩＮｍか
らの信号を受４ノで、その論理機能に従った情報処理動
作を行い、外部出力端子ＯＵＴから出力信号を送出する
ものである。
らの信号を受４ノで、その論理機能に従った情報処理動
作を行い、外部出力端子ＯＵＴから出力信号を送出する
ものである。
この実施例では、上記内部論理回路ＬＯＧの交流的な動
作試験を行うため、言い換えるならば、特性認定試験を
行うため、次の試験用回路が設けられる。ずなわち、上
記出力すべき信号は、特に制限されないが、エツジトリ
ガ型のフリップフロップ回路Ｆ’Ｆにそれぞれ入力され
る。これらの出力すべき信号を受けるフリップフロップ
回路ＦＦは、特に制限されないが、外部端子から供給さ
れた共通のタイミング信号（ストローブ信号）φのエツ
ジに同期して、それぞれの出力すべき信号を取り込むも
のである。これらのフリップフロップ回路ＦＦの各出力
信号は、マルチプレクサＭＰＸを介し°ζ選択的に測定
用端子１゛がら送出される。
作試験を行うため、言い換えるならば、特性認定試験を
行うため、次の試験用回路が設けられる。ずなわち、上
記出力すべき信号は、特に制限されないが、エツジトリ
ガ型のフリップフロップ回路Ｆ’Ｆにそれぞれ入力され
る。これらの出力すべき信号を受けるフリップフロップ
回路ＦＦは、特に制限されないが、外部端子から供給さ
れた共通のタイミング信号（ストローブ信号）φのエツ
ジに同期して、それぞれの出力すべき信号を取り込むも
のである。これらのフリップフロップ回路ＦＦの各出力
信号は、マルチプレクサＭＰＸを介し°ζ選択的に測定
用端子１゛がら送出される。
なお、特に制限されないが、上記マルチプレクサＭＰＸ
は、シフトレジスタＳＲで保持されたビ・２ドパターン
に従って１つの信号の選択的な伝達を行うものである。
は、シフトレジスタＳＲで保持されたビ・２ドパターン
に従って１つの信号の選択的な伝達を行うものである。
これによって、１つの外部端子Ｃから直列に供給するビ
ットパターンにより任意の信号を選択することができる
。
ットパターンにより任意の信号を選択することができる
。
また、上記タイミング信号φは、出力すべき信号の変化
タイミングを検出するため、可変タイミング信号とされ
るものである。
タイミングを検出するため、可変タイミング信号とされ
るものである。
次に、この実施例の試験回路の動作を第２図のタイミン
グ図に従って説明する。
グ図に従って説明する。
出力すべき信号Ｘの特性試験は、次のようにして行われ
る。例えば、図示しないテスターにより指定されたある
入力条件のもとで、上記信号Ｘがハイレベルに立ち上が
るタイミングを測定ずろ場合、特に制限されないが、比
較的早いタイミング信号ψの１を発生させる。そして、
マルチプレクサＭＰＸに、より上記信号Ｘを取り込むフ
リップフロップ回路Ｆ Ｆを選択して、測定端子′ｒが
らその出力信号を送出させる。図示しないテスターによ
ってこの測定端子のレベルの判定を行う。同図では、上
記タイミングφの１では信号Ｘが未だロウレベルである
ので、上記測定端子′ｒからはロウレベルが出力される
。これを受けて、チクターは、再び上記入力条件を設定
し、少し遅れたタイミン 。
る。例えば、図示しないテスターにより指定されたある
入力条件のもとで、上記信号Ｘがハイレベルに立ち上が
るタイミングを測定ずろ場合、特に制限されないが、比
較的早いタイミング信号ψの１を発生させる。そして、
マルチプレクサＭＰＸに、より上記信号Ｘを取り込むフ
リップフロップ回路Ｆ Ｆを選択して、測定端子′ｒが
らその出力信号を送出させる。図示しないテスターによ
ってこの測定端子のレベルの判定を行う。同図では、上
記タイミングφの１では信号Ｘが未だロウレベルである
ので、上記測定端子′ｒからはロウレベルが出力される
。これを受けて、チクターは、再び上記入力条件を設定
し、少し遅れたタイミン 。
グ信号φの２により、上記同様な判定を行・う。以下、
同様にして、測定端子Ｔがら送出される信−！がハイレ
ベルになるまで、上記タイミング漬けφを順次遅らせる
のである。同図では、タイミング信号φの５の時に、信
号Ｘがハイレベルになるので、タイミング信号φの５ま
で上記動作を繰り返すもとなる。このようなタイミング
信号φのｉ！Ｊｌｉｌ整によって、出力ずべき信号ｘの
立ら上がりエツジを検出することができる。
同様にして、測定端子Ｔがら送出される信−！がハイレ
ベルになるまで、上記タイミング漬けφを順次遅らせる
のである。同図では、タイミング信号φの５の時に、信
号Ｘがハイレベルになるので、タイミング信号φの５ま
で上記動作を繰り返すもとなる。このようなタイミング
信号φのｉ！Ｊｌｉｌ整によって、出力ずべき信号ｘの
立ら上がりエツジを検出することができる。
以下、他の出力すべき信号についても、同様にしてその
エツジ（立ち一ヒがり／立ち下がり）夕・ｆミングの測
定を行うことができる。
エツジ（立ち一ヒがり／立ち下がり）夕・ｆミングの測
定を行うことができる。
（１１出力すべき信号を受けるエツジトリガ型のラッチ
回路の取り込みタイミングを外部から制御することによ
って、上記信号の変化タイミングを検出することができ
る。これにょゲて、後段の測定用回路での遅延時間に影
響されない正確な信号−の変化タイミングの測定を行う
ことができるという効果が得られる。
回路の取り込みタイミングを外部から制御することによ
って、上記信号の変化タイミングを検出することができ
る。これにょゲて、後段の測定用回路での遅延時間に影
響されない正確な信号−の変化タイミングの測定を行う
ことができるという効果が得られる。
（２）上記（１）により取り込んだ信号をマルチプレク
サを介して選択的に外部端子から上記取り込んだ信号を
送出する。これによって、少ない測定回路により測定を
行うことができるという効果が得られる。言い換えるな
らば、少ない測定用端子しか持たないテスターによって
、多ビットからなる信号の送出機能を持った半導体集積
回路装置の交流試験を行うことができるという効果が得
られる。
サを介して選択的に外部端子から上記取り込んだ信号を
送出する。これによって、少ない測定回路により測定を
行うことができるという効果が得られる。言い換えるな
らば、少ない測定用端子しか持たないテスターによって
、多ビットからなる信号の送出機能を持った半導体集積
回路装置の交流試験を行うことができるという効果が得
られる。
（３）上記ｆｉｌにより出力すべき信号は、ランチ回路
に取り込まれており、測定回路は単にそのレー、ルの判
定を行うのみであるので、極めて簡単な測定回路により
交流試験（特性認定試験）が実現できるという効果が４
ηられる。
に取り込まれており、測定回路は単にそのレー、ルの判
定を行うのみであるので、極めて簡単な測定回路により
交流試験（特性認定試験）が実現できるという効果が４
ηられる。
（４）複数のランチ回路が共通のタイミング信何のエツ
ジに同期してそれぞれの信号を取り込むものである。し
たがって、マルチプレクサＭＰＸを切り換えながら、次
々にあるタイミング図装置込んだ信号のレベル判定を行
うことによって、比較的高速に出力すべき信号の変化タ
イミングの検出を行うことができるという効果が得られ
る。
ジに同期してそれぞれの信号を取り込むものである。し
たがって、マルチプレクサＭＰＸを切り換えながら、次
々にあるタイミング図装置込んだ信号のレベル判定を行
うことによって、比較的高速に出力すべき信号の変化タ
イミングの検出を行うことができるという効果が得られ
る。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。上記測定用回路は複数
個に分割Ｌ７て構成するものであってもよい。すなわち
、出力端子の配列に従って、複数ブロックに分割して、
それぞれ上記ｊ同様な測定用回路を設Ｂノるものであっ
てもよい。また、タイミング信号のエツジに同期して信
号の取り込みを行うものであれば、エツジトリガ型のラ
ンチ回路の具体的回路構成は何であ、でもよい。また、
マルチプレク’） Ｍ 、Ｆ’ Ｘの選択信号を形成す
る回路は、カウンタ回路とデコーダ回路等を用いるもの
、あるいは複数ヒノ１−の制御信号を直接入力するもの
等種々の実施形態を採ることができるものである。
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。上記測定用回路は複数
個に分割Ｌ７て構成するものであってもよい。すなわち
、出力端子の配列に従って、複数ブロックに分割して、
それぞれ上記ｊ同様な測定用回路を設Ｂノるものであっ
てもよい。また、タイミング信号のエツジに同期して信
号の取り込みを行うものであれば、エツジトリガ型のラ
ンチ回路の具体的回路構成は何であ、でもよい。また、
マルチプレク’） Ｍ 、Ｆ’ Ｘの選択信号を形成す
る回路は、カウンタ回路とデコーダ回路等を用いるもの
、あるいは複数ヒノ１−の制御信号を直接入力するもの
等種々の実施形態を採ることができるものである。
この発明は、ディジタル情報処理を行う半導体集積回路
装置に広く利用できるものである。
装置に広く利用できるものである。
第１図は、この発明に係る半導体集積回路装置の一実施
例を示すブロック図、 第２図は、その測定用回路の動作を説明するためのタイ
ミング図である。 ＬＯＧ・・内部論理回路、ＦＦ・・フリップフロップ回
路、Ｍ Ｐ Ｘ・・マルチプレクサ、ＳＲ・・シフ１−
レジスタ 代理人弁理士 、１１１合 明人
例を示すブロック図、 第２図は、その測定用回路の動作を説明するためのタイ
ミング図である。 ＬＯＧ・・内部論理回路、ＦＦ・・フリップフロップ回
路、Ｍ Ｐ Ｘ・・マルチプレクサ、ＳＲ・・シフ１−
レジスタ 代理人弁理士 、１１１合 明人
Claims (1)
- 【特許請求の範囲】 １、外部から供給されるタイミング信号に従って出力す
べき複数の信号をそれぞれ受ける複数のエツジ１−リガ
型のランチ回路と、これら複数のランチ回路の出力信号
を測定用の信号端子に選択的に送出するマルチプレクサ
とからなる試験用回路を具備することを特徴とする半導
体集積回路装置。 ２、上記半導体集積回路装置は、多ビットからなる信号
を送出する回路機能を持つものであることを特徴とする
特許請求の範囲第１項記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186917A JPS6079278A (ja) | 1983-10-07 | 1983-10-07 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186917A JPS6079278A (ja) | 1983-10-07 | 1983-10-07 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6079278A true JPS6079278A (ja) | 1985-05-07 |
Family
ID=16196950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58186917A Pending JPS6079278A (ja) | 1983-10-07 | 1983-10-07 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6079278A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63177772U (ja) * | 1987-05-08 | 1988-11-17 |
-
1983
- 1983-10-07 JP JP58186917A patent/JPS6079278A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63177772U (ja) * | 1987-05-08 | 1988-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5181191A (en) | Built-in test circuitry providing simple and accurate AC test of digital microcircuits with low bandwidth test equipment and probe stations | |
| US7619404B2 (en) | System and method for testing integrated circuit timing margins | |
| US4146835A (en) | Testing the differential response times of a plurality of circuits | |
| JP2760284B2 (ja) | 半導体集積回路装置 | |
| US5256964A (en) | Tester calibration verification device | |
| JPH027530B2 (ja) | ||
| JP2002025294A (ja) | 半導体デバイス試験方法・半導体デバイス試験装置 | |
| US20070091991A1 (en) | Strobe technique for test of digital signal timing | |
| WO2007038233A2 (en) | Strobe technique for test of digital signal timing | |
| US6931565B2 (en) | Semiconductor memory | |
| JPS6079278A (ja) | 半導体集積回路装置 | |
| US20080316846A1 (en) | Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device | |
| US7005875B1 (en) | Built-in self-test circuitry for integrated circuits | |
| KR101957412B1 (ko) | 새로운 버니어 지연선 디자인이 적용된 시간 디지털 변환기 및 보스트 회로 장치 | |
| US12123908B1 (en) | Loopback testing of integrated circuits | |
| JP2646713B2 (ja) | 半導体素子の比較試験回路 | |
| KR0163554B1 (ko) | 칩의 지연시간을 측정하기 위한 감지회로 | |
| US7020806B2 (en) | Method for testing memory units to be tested and test device | |
| JP3192282B2 (ja) | 半導体集積回路 | |
| JP3032624B2 (ja) | スキャンセル装置 | |
| EP0286920A2 (en) | Method and apparatus for high accuracy measurement of VLSI components | |
| CN117060896A (zh) | 一种采用智能硬件中反相器实现的延时电路 | |
| KR20230047467A (ko) | 소스 동기화 디바이스 작동을 위한 장치 및 방법 | |
| JPH0429991B2 (ja) | ||
| JP2002189060A (ja) | 半導体集積回路装置およびその検査方法 |