JPS6080357A - 電子回路担持装置 - Google Patents
電子回路担持装置Info
- Publication number
- JPS6080357A JPS6080357A JP58187694A JP18769483A JPS6080357A JP S6080357 A JPS6080357 A JP S6080357A JP 58187694 A JP58187694 A JP 58187694A JP 18769483 A JP18769483 A JP 18769483A JP S6080357 A JPS6080357 A JP S6080357A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- carrying device
- wires
- input signal
- guard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/024—Details of scanning heads ; Means for illuminating the original
- H04N1/028—Details of scanning heads ; Means for illuminating the original for picture information pick-up
- H04N1/03—Details of scanning heads ; Means for illuminating the original for picture information pick-up with photodetectors arranged in a substantially linear array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/688—Flexible insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of flexible or folded printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Facsimile Heads (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は1チツプで構成される集積回路等の電子回路を
担持する電子回路担持装置に関するものであって、特に
電子回路への入力信号線を外部のノイズ等から悪影響を
受けることがない様に構成した電子回路担持装置に関す
るものである。特に、本発明の電子回路担持装置は、例
えば、ファクシミリ装置等の入力装置どして使用される
等倍光センサに使用するのに好適な電子回路担持装置に
関するものである。
担持する電子回路担持装置に関するものであって、特に
電子回路への入力信号線を外部のノイズ等から悪影響を
受けることがない様に構成した電子回路担持装置に関す
るものである。特に、本発明の電子回路担持装置は、例
えば、ファクシミリ装置等の入力装置どして使用される
等倍光センサに使用するのに好適な電子回路担持装置に
関するものである。
従来技術
従来、ファクシミリ装置等の入力装置として種々のタイ
プの等倍光センサが提案されており、光電素子を利用す
るタイプの等倍光センサでは光電素子から得られる信号
電流が小さい為にその信号を増幅させる増幅回路が必要
である。従来技術に於いては複数個の光電素子を直線上
に配設したアレイと、このアレイの夫々の光電素子から
得られる信号を増幅する増幅回路とを夫々別の基板上に
設け、比較的長い配線で相互接続していた。従って、比
較的長い配縁を通過せねばならないので、信号電流のレ
ベルが低下すると共に、更に外部からのノイズの影響を
受け信号が悪影響を受けると目 的 本発明は以上の点に鑑み成されたものであって、電子回
路へ入力信号を供給する入力線に沿って基準電圧へ接続
したガード領域を設けて入力信号線を介して伝達される
入力信号が外部から悪影響を受けることを防止すること
を可能とすることを特徴とする特に、ファクシミリ等の
入力装置として使用される等倍光センサ等に於いて1列
アレイ状に配設した光電索子の夫々から得られる信号を
オペアンプ等の増幅器へ供給する信号入力線に沿って接
地させたガード線を設けて信号レベルが低レベルであっ
ても外部からの影響を受けることなく適切にオペアンプ
へ入力することを可能とした電子回路担持装置を提供す
ることを目的とする。
プの等倍光センサが提案されており、光電素子を利用す
るタイプの等倍光センサでは光電素子から得られる信号
電流が小さい為にその信号を増幅させる増幅回路が必要
である。従来技術に於いては複数個の光電素子を直線上
に配設したアレイと、このアレイの夫々の光電素子から
得られる信号を増幅する増幅回路とを夫々別の基板上に
設け、比較的長い配線で相互接続していた。従って、比
較的長い配縁を通過せねばならないので、信号電流のレ
ベルが低下すると共に、更に外部からのノイズの影響を
受け信号が悪影響を受けると目 的 本発明は以上の点に鑑み成されたものであって、電子回
路へ入力信号を供給する入力線に沿って基準電圧へ接続
したガード領域を設けて入力信号線を介して伝達される
入力信号が外部から悪影響を受けることを防止すること
を可能とすることを特徴とする特に、ファクシミリ等の
入力装置として使用される等倍光センサ等に於いて1列
アレイ状に配設した光電索子の夫々から得られる信号を
オペアンプ等の増幅器へ供給する信号入力線に沿って接
地させたガード線を設けて信号レベルが低レベルであっ
ても外部からの影響を受けることなく適切にオペアンプ
へ入力することを可能とした電子回路担持装置を提供す
ることを目的とする。
構成
以下、添付の図面を参考に、本発明の具体的実施の態様
に付いて詳細に説明する。第1図は本発明電子回路担持
装置をファクシミリ等の入力装置に使用する等倍光セン
サに適用した場合を示した概略断面図であり、電子回路
としては光電索子により発生された入力信号を増幅する
為のオペアンプを使用し、この様なオペアンプを7レキ
シブルデープ上に実装した場合の実施例を示している。
に付いて詳細に説明する。第1図は本発明電子回路担持
装置をファクシミリ等の入力装置に使用する等倍光セン
サに適用した場合を示した概略断面図であり、電子回路
としては光電索子により発生された入力信号を増幅する
為のオペアンプを使用し、この様なオペアンプを7レキ
シブルデープ上に実装した場合の実施例を示している。
即ち、第1図に示した如く、等倍光センサ1は、装置全
体を支持する支持体2を有しており、この支持体2は好
適には、銅、アルミニウム等の様な金属材料、即ち導電
性材料から構成する。支持体2の左側半分の上にはセン
サボード3を接着して設けてあり、センサボード3の上
表面の一端側に沿って複数個の光導電素子4を1列アレ
イ状に配設して設けである。この様な光電素子4は光が
入力されることによりその抵抗値が変化する従来公知の
光導電材料を使用して構成することが可能である。
体を支持する支持体2を有しており、この支持体2は好
適には、銅、アルミニウム等の様な金属材料、即ち導電
性材料から構成する。支持体2の左側半分の上にはセン
サボード3を接着して設けてあり、センサボード3の上
表面の一端側に沿って複数個の光導電素子4を1列アレ
イ状に配設して設けである。この様な光電素子4は光が
入力されることによりその抵抗値が変化する従来公知の
光導電材料を使用して構成することが可能である。
第2図に示した本等倍光センサ1の平面図に於いては、
この様な光電索子4を1個のみ示しであるが、後に詳述
する如く、この様な光電索子は例えば2,048個を1
列アレイ状に並列して32個毎の64ブロツクに分割し
て駆動する。光電素子4は例えば蒸着等の薄膜成形技術
によりセンサボード3上に付着して設けである。光電索
子4に接触し且つ対向して1対の尋電km 5 a及び
5bが延在して設けられている。これら1対の導電線5
a及び51)は夫々の光電索子4に対して設けられてお
り、例えば薄膜形成技術を使用してセンサボード3の上
に付着形成されている。従って、センサボード3は少な
くともその上表面を電気的に絶縁性の表面とすることが
必要である。尚、導電線5aの一端は光電索子4ヘオー
ミック接馳しており、その他端側は一定電圧である入力
電圧VINへ接続可能である。一方、導電線51)の一
端は導電線5aと対向して光電素子4ヘオーミツク接触
しており、その他端側はセンサボード3の反対側端部ま
で延在してその近傍に於いてコンタクト部を形成してい
る。
この様な光電索子4を1個のみ示しであるが、後に詳述
する如く、この様な光電索子は例えば2,048個を1
列アレイ状に並列して32個毎の64ブロツクに分割し
て駆動する。光電素子4は例えば蒸着等の薄膜成形技術
によりセンサボード3上に付着して設けである。光電索
子4に接触し且つ対向して1対の尋電km 5 a及び
5bが延在して設けられている。これら1対の導電線5
a及び51)は夫々の光電索子4に対して設けられてお
り、例えば薄膜形成技術を使用してセンサボード3の上
に付着形成されている。従って、センサボード3は少な
くともその上表面を電気的に絶縁性の表面とすることが
必要である。尚、導電線5aの一端は光電索子4ヘオー
ミック接馳しており、その他端側は一定電圧である入力
電圧VINへ接続可能である。一方、導電線51)の一
端は導電線5aと対向して光電素子4ヘオーミツク接触
しており、その他端側はセンサボード3の反対側端部ま
で延在してその近傍に於いてコンタクト部を形成してい
る。
重要なことであるが、本発明の1特徴として、導電線5
bの両側に沿って延在する様にセンサボード3上に1対
のガード線6a及び6bが設けられている。これらガー
ド線6a及び6bは導電性材料から形成されており、後
に詳述する如く、これらのカード線6a及び6bは一定
の基準電圧(本実施例に於いては接地電圧)へ接続され
ている。これらガード&! 6 a及び6bの光電素子
4と反対側の端部にはコンタクト部が夫々形成されてい
る。
bの両側に沿って延在する様にセンサボード3上に1対
のガード線6a及び6bが設けられている。これらガー
ド線6a及び6bは導電性材料から形成されており、後
に詳述する如く、これらのカード線6a及び6bは一定
の基準電圧(本実施例に於いては接地電圧)へ接続され
ている。これらガード&! 6 a及び6bの光電素子
4と反対側の端部にはコンタクト部が夫々形成されてい
る。
支持体2どセンサボード3とに亘って電子回路担持体と
してのフレキシブルテープ6が設けられている。フレキ
シブルテープ6上にはプリント配線が設けられており、
第2図に於いてはプリント配線の1部を形成する導電線
材料からなるg4電線8a 、8b 、9a 、9b
、13.14が示されている。導電線8aはその1 m
lがフレキシブルテープ7の上表面上に延在して設けら
れており、フレキシブルテープ7の中央部に穿設された
透孔7aから下側に延在して残部はフレキシブルテープ
7の下側に付着して延在している。導電線8aの一端部
は、センサボード3の上に設けられている導電線5 t
+のコンタクト部とオーミック接触されるコンタクト部
8a−1を形成しており、その他端部、即ち刀ノキシブ
ルテープ7の上表面上の端部8a−2LJオペアンプ1
2のパッドとオーミック接触されるコンタクト部を形成
している。
してのフレキシブルテープ6が設けられている。フレキ
シブルテープ6上にはプリント配線が設けられており、
第2図に於いてはプリント配線の1部を形成する導電線
材料からなるg4電線8a 、8b 、9a 、9b
、13.14が示されている。導電線8aはその1 m
lがフレキシブルテープ7の上表面上に延在して設けら
れており、フレキシブルテープ7の中央部に穿設された
透孔7aから下側に延在して残部はフレキシブルテープ
7の下側に付着して延在している。導電線8aの一端部
は、センサボード3の上に設けられている導電線5 t
+のコンタクト部とオーミック接触されるコンタクト部
8a−1を形成しており、その他端部、即ち刀ノキシブ
ルテープ7の上表面上の端部8a−2LJオペアンプ1
2のパッドとオーミック接触されるコンタクト部を形成
している。
導電線8aは導電1i!5bとコンタクト部8a−1を
介して電気的に一体化され、光電素子4で発生された入
力信号をオペアンプ12へ導く為の入力信号線を形成し
ている。導電fa 8 aの両側に泊って1対のガード
線9a及び9bが設けられており、これらのガード線9
a及び9bも導電1j18aと同じく導電性材料から形
成されており、且つその1部はフレキシブルテープ7の
上表面上に延在しその残部はフレキシブルテープ7の下
表面にi(kって延在している。これらのガードfji
19 a及び9hも導電性材料から形成されており、Δ
ペアシブ12を介して接地接続されている導電線14へ
接続されている。カード線9a及び9bのフレキシブル
テープ7の下側に延在する端部は夫々コンタクト部9a
−1及び9b−1を形成しており、夫々センサボード3
上のガード線6a及び6bの]ンタク1一部とオーミッ
ク接触されている。
介して電気的に一体化され、光電素子4で発生された入
力信号をオペアンプ12へ導く為の入力信号線を形成し
ている。導電fa 8 aの両側に泊って1対のガード
線9a及び9bが設けられており、これらのガード線9
a及び9bも導電1j18aと同じく導電性材料から形
成されており、且つその1部はフレキシブルテープ7の
上表面上に延在しその残部はフレキシブルテープ7の下
表面にi(kって延在している。これらのガードfji
19 a及び9hも導電性材料から形成されており、Δ
ペアシブ12を介して接地接続されている導電線14へ
接続されている。カード線9a及び9bのフレキシブル
テープ7の下側に延在する端部は夫々コンタクト部9a
−1及び9b−1を形成しており、夫々センサボード3
上のガード線6a及び6bの]ンタク1一部とオーミッ
ク接触されている。
導tH1i15b及び8aによって形成される入力信号
線はその両側をガード線6a及び9aとガード線61)
及び9bによって保護されており、隣接する信号線その
伯の外部的要因によって入力信号が恩影會を受けること
がない様に保護している。オペアンプ12はその底部の
両側に沿って適数個のパッドが設けられており、これら
のパッドを導電縁のコンタクト部、例えば8a−2へ熱
圧着させること等によりフレキシブルテープ7と一体化
して設けられている。第2図に示したフレキシブルテー
プ7の上に設けられているプリント配線のその他の部分
としては、オペアンプ12からの増幅された信号を取出
ず出力ラインとしての導電線8bとオペアンプ12へ所
要の電源電圧を供給する電源ラーrンとしての等電線1
3とが示しであるが、嬉2図に示したフレキシブル7上
のプリント配線を構成する導電口は例示的なものであっ
てこの他にも多数の導電線が設けられることに注意すべ
きである。尚、導電綿8aと8bとの間に接続してフィ
ードバック抵抗15が設けられており、これはオペアン
プ12の入力端と出力端との間にフィードバックを与え
る為のものである。又、電源電圧Vccへ接続される電
源ライン13と接地接続されるガード線9bとの間に接
続してコンデンサ16が設けられているが、このコンデ
ンサ16はオペアンプ12へ供給される電源電圧の安定
化を図る為のものである。
線はその両側をガード線6a及び9aとガード線61)
及び9bによって保護されており、隣接する信号線その
伯の外部的要因によって入力信号が恩影會を受けること
がない様に保護している。オペアンプ12はその底部の
両側に沿って適数個のパッドが設けられており、これら
のパッドを導電縁のコンタクト部、例えば8a−2へ熱
圧着させること等によりフレキシブルテープ7と一体化
して設けられている。第2図に示したフレキシブルテー
プ7の上に設けられているプリント配線のその他の部分
としては、オペアンプ12からの増幅された信号を取出
ず出力ラインとしての導電線8bとオペアンプ12へ所
要の電源電圧を供給する電源ラーrンとしての等電線1
3とが示しであるが、嬉2図に示したフレキシブル7上
のプリント配線を構成する導電口は例示的なものであっ
てこの他にも多数の導電線が設けられることに注意すべ
きである。尚、導電綿8aと8bとの間に接続してフィ
ードバック抵抗15が設けられており、これはオペアン
プ12の入力端と出力端との間にフィードバックを与え
る為のものである。又、電源電圧Vccへ接続される電
源ライン13と接地接続されるガード線9bとの間に接
続してコンデンサ16が設けられているが、このコンデ
ンサ16はオペアンプ12へ供給される電源電圧の安定
化を図る為のものである。
フレキシブルテープ7の上表面及び下表面上には導電線
を設けてプリント配線が形成されるので、フレキシブル
テープ7の上表面及び下表面は絶縁性表面であることが
必要である。又、フレキシブルテープ7には透孔7aが
設けられその中を導電縁が通過するのでこれらの透孔7
aの内側表面も蹟気的絶縁性であることが°必要である
。従って、フレキシブルテープ7を適宜の電気的絶縁性
材料から構成することが望ましい。この様なフレキシブ
ルテープ11のセンサボード3とA−バーラップする部
分の上表面上に付けして導電性材料からなるベルト11
がヒンサボード3の長手方向に泊って延在して設けられ
ている。このベルト11は、第2図に示した如く、接地
接続されている。図面の簡単化の為に、第2図には示し
ていないが、前述した如く、センサボード3の上には複
数個の光電索子4が1列アレイ状に設けられており、こ
れらの光電索子アレイを所定数毎のブロックに分割して
ブロック駆動を行なう構成とするのが酋通である。従っ
て、実際の装置に於いては、センサボード3のベルト1
1によって被覆されている部分の上には多数の導電線が
センサボード3の長手方向に沿って設けられている。従
って本実施例に於いてはフレキシブルテープ7の上に導
電性ベルト11を設けて外部からの悪影響を受けない様
に遮蔽する構造としている。
を設けてプリント配線が形成されるので、フレキシブル
テープ7の上表面及び下表面は絶縁性表面であることが
必要である。又、フレキシブルテープ7には透孔7aが
設けられその中を導電縁が通過するのでこれらの透孔7
aの内側表面も蹟気的絶縁性であることが°必要である
。従って、フレキシブルテープ7を適宜の電気的絶縁性
材料から構成することが望ましい。この様なフレキシブ
ルテープ11のセンサボード3とA−バーラップする部
分の上表面上に付けして導電性材料からなるベルト11
がヒンサボード3の長手方向に泊って延在して設けられ
ている。このベルト11は、第2図に示した如く、接地
接続されている。図面の簡単化の為に、第2図には示し
ていないが、前述した如く、センサボード3の上には複
数個の光電索子4が1列アレイ状に設けられており、こ
れらの光電索子アレイを所定数毎のブロックに分割して
ブロック駆動を行なう構成とするのが酋通である。従っ
て、実際の装置に於いては、センサボード3のベルト1
1によって被覆されている部分の上には多数の導電線が
センサボード3の長手方向に沿って設けられている。従
って本実施例に於いてはフレキシブルテープ7の上に導
電性ベルト11を設けて外部からの悪影響を受けない様
に遮蔽する構造としている。
又、第1図に示した如く、導電性ベルト11にその一端
側を接触させ且っ他端側を支持体12にポル1〜等によ
り固着可能としたカバー17を設けである。このカバー
17も導電性材料から構成されており、ベルト11及び
支持体2と電気的に接続された構成となっている。又、
図面には示してないが、カバー17の〜☆;11側は支
持体7にボルト止めして固着され、そめ他端側に於いて
はフレキシブルテープ6をセンサボード3及び支持体2
に対し一体的に保持する押え板としての機能も有してい
る。カバー17はフレキシブルテープ7の導電性ベル1
〜11を除いた残部を略完全に包囲する構成を有してい
る。従って、第1図及び第2図に示した実施例に於いて
は、光電素子4からオペアンプ12に至る入力信号線5
b、8aはその両側を接地接続されたガード線6a及び
9aと6b及び91〕で保護されると共に、その上下方
向を接地接続された支持体2とベルト11及びカバー1
7によって完全に包囲され、信号入力線5b及び8aを
伝達される入力信号が外部から遮蔽されて悪影響を受け
ることがない様な構造となっている。
側を接触させ且っ他端側を支持体12にポル1〜等によ
り固着可能としたカバー17を設けである。このカバー
17も導電性材料から構成されており、ベルト11及び
支持体2と電気的に接続された構成となっている。又、
図面には示してないが、カバー17の〜☆;11側は支
持体7にボルト止めして固着され、そめ他端側に於いて
はフレキシブルテープ6をセンサボード3及び支持体2
に対し一体的に保持する押え板としての機能も有してい
る。カバー17はフレキシブルテープ7の導電性ベル1
〜11を除いた残部を略完全に包囲する構成を有してい
る。従って、第1図及び第2図に示した実施例に於いて
は、光電素子4からオペアンプ12に至る入力信号線5
b、8aはその両側を接地接続されたガード線6a及び
9aと6b及び91〕で保護されると共に、その上下方
向を接地接続された支持体2とベルト11及びカバー1
7によって完全に包囲され、信号入力線5b及び8aを
伝達される入力信号が外部から遮蔽されて悪影響を受け
ることがない様な構造となっている。
従って、光電索子4から得られる入力信号のレベルが小
さなものであっても、外部からの影響を受けることなし
1こオペアンプ12へf共給することが可能となり、高
感度の光画縁読取動作を行なうことが可能となる。
さなものであっても、外部からの影響を受けることなし
1こオペアンプ12へf共給することが可能となり、高
感度の光画縁読取動作を行なうことが可能となる。
第3図は、本発明に使用される光電索子1セル当たりの
等価回路を示したものである。図示した如く、予め定め
た一定の入力電圧VINが入力端子5Cへ印加され、且
つ導電線5aを介して薄膜光電索子4へ供給される。光
電素子4は抵抗値Rvを有しており、この抵抗値は薄膜
素子4へ入力される光の売足によって変化する。光電素
子4の他端側は入力信号線5b (8a )を介してオ
ペアンプ12の反転入力端へ接続されており、オペアン
プ12の非反転入力端側はガードfilA6a <9a
)へ接続されると共に接地接続されている。オペアン
プ12の出力端は出力信号線8bを介して出力端子8G
へ接続されており、出力信号V OUTを供給する。オ
ペアンプ12の出力端はフィードバック抵抗RFを介し
て反転入力端へ接続されている。
等価回路を示したものである。図示した如く、予め定め
た一定の入力電圧VINが入力端子5Cへ印加され、且
つ導電線5aを介して薄膜光電索子4へ供給される。光
電素子4は抵抗値Rvを有しており、この抵抗値は薄膜
素子4へ入力される光の売足によって変化する。光電素
子4の他端側は入力信号線5b (8a )を介してオ
ペアンプ12の反転入力端へ接続されており、オペアン
プ12の非反転入力端側はガードfilA6a <9a
)へ接続されると共に接地接続されている。オペアン
プ12の出力端は出力信号線8bを介して出力端子8G
へ接続されており、出力信号V OUTを供給する。オ
ペアンプ12の出力端はフィードバック抵抗RFを介し
て反転入力端へ接続されている。
従って、オペアンプ12は反転増幅器として機能し、出
力信号V 0IITはフィードバック抵抗の抵抗値RF
と薄膜素子4の抵抗値Rvとの比によって一定の入力電
圧VINを変化させた1直として得られる。
力信号V 0IITはフィードバック抵抗の抵抗値RF
と薄膜素子4の抵抗値Rvとの比によって一定の入力電
圧VINを変化させた1直として得られる。
又接地接続されたガード線61) (9b )が示され
ている。オペアンプ12は正電源電圧十Vccへ接続さ
れると共に負電源電圧−Vccへ接続されている。電源
線の夫々にコンデンサC1及びC2が夫々接続されてお
り、オペアンプ12へ供給される電源電圧の安定化を図
っている。本実施例に於いては第3図に於いて点線で囲
った部分の中に存在する各素子が全てフレキシブルテー
プ7の上に実装されている。
ている。オペアンプ12は正電源電圧十Vccへ接続さ
れると共に負電源電圧−Vccへ接続されている。電源
線の夫々にコンデンサC1及びC2が夫々接続されてお
り、オペアンプ12へ供給される電源電圧の安定化を図
っている。本実施例に於いては第3図に於いて点線で囲
った部分の中に存在する各素子が全てフレキシブルテー
プ7の上に実装されている。
第4図は本発明に基づいて構成されたフレキシブルプリ
ンl−回路の具体例の1部を示したものである。第4図
中、1対の入力信号線20a及び20bが設けられてお
り、これらの入力信号線の他端部はオ“ペアンプ24の
パッドへ接続されている。
ンl−回路の具体例の1部を示したものである。第4図
中、1対の入力信号線20a及び20bが設けられてお
り、これらの入力信号線の他端部はオ“ペアンプ24の
パッドへ接続されている。
本実施例に於けるオペアンプ24はデュアルタイプのも
のであり1チツプ上に集積回路の形で2個のオペアンプ
が設けられている。従って1対の入力信号VA20 a
及び20bが夫々オペアンプ24へ接続されている。入
力信号線20a及び201)の両側に沿ってアースライ
ン21a乃至21Cが設けられており、接地されている
ラインは斜線を茄して示しである。入力信号線20a及
び201))ま、前述した如く他のリード線を介して薄
膜光電素子4へ接続されそこから光電変換された入力信
号をオペアンプ24へ入力する機能を有している。
のであり1チツプ上に集積回路の形で2個のオペアンプ
が設けられている。従って1対の入力信号VA20 a
及び20bが夫々オペアンプ24へ接続されている。入
力信号線20a及び201)の両側に沿ってアースライ
ン21a乃至21Cが設けられており、接地されている
ラインは斜線を茄して示しである。入力信号線20a及
び201))ま、前述した如く他のリード線を介して薄
膜光電素子4へ接続されそこから光電変換された入力信
号をオペアンプ24へ入力する機能を有している。
この様な入力信号線の両側にアースライン21a巧至2
1Cを設けているので、入力信号線2Oa拉ひ20bを
介して伝達される光電変換された入力信号がレベルの低
いものであっても外部から悪影響を受けることがない様
な構成とされている。
1Cを設けているので、入力信号線2Oa拉ひ20bを
介して伝達される光電変換された入力信号がレベルの低
いものであっても外部から悪影響を受けることがない様
な構成とされている。
第4図に於いて23a及び23bで示したものは電源電
圧をオペアンプ24へ供給する電源ラインであり、22
a及び22bで示したものはデュアルタイプのオペアン
プ24の1対の出力信号を取出す為の出力ラインである
。又入力信号ラインと出力信号ラインとの間にはフィー
ドバック抵抗RFが設けられており、その抵抗値は、例
えば1乃至100MΩである。又、電源ライン23a又
は23bと接地ライン21a乃至21Cとの間には電源
電圧レベル安定化用のコンデンサC2が設けられており
、その容口値は、例えば0.01乃至0.1μFである
。
圧をオペアンプ24へ供給する電源ラインであり、22
a及び22bで示したものはデュアルタイプのオペアン
プ24の1対の出力信号を取出す為の出力ラインである
。又入力信号ラインと出力信号ラインとの間にはフィー
ドバック抵抗RFが設けられており、その抵抗値は、例
えば1乃至100MΩである。又、電源ライン23a又
は23bと接地ライン21a乃至21Cとの間には電源
電圧レベル安定化用のコンデンサC2が設けられており
、その容口値は、例えば0.01乃至0.1μFである
。
上述した如ぎ構成を有する本発明を等筒先センサとして
実際に使用する場合の電気的構成の1例を第5図の回路
図に示しである。即ち、複数個の薄膜光電素子PII乃
至pnmを1列アレイ状に並べてm個毎のブロックに分
割しである。これらの薄膜光電素子は各ブロック毎にそ
の上端側を共通接続し一定の入力電圧VINを入力端子
B+乃至Bnを介して選択的に入力される。各光電索子
P11乃至pnmの他端側は個別電極を構成しており、
他のブロックの対応する光電索子の個別電極と相互接続
されると共に、夫々の相互接続部は夫々の対応するオペ
アンプA1乃至AII+の反転入力端へ接続されている
。一方、夫々のオペアンプの出力端はフィードバック抵
抗RFを介して反転入力端へ接続されると共に、夫々の
アナログスイッチS1乃至S1gを介して出力端子V
outへ接続されている。
実際に使用する場合の電気的構成の1例を第5図の回路
図に示しである。即ち、複数個の薄膜光電素子PII乃
至pnmを1列アレイ状に並べてm個毎のブロックに分
割しである。これらの薄膜光電素子は各ブロック毎にそ
の上端側を共通接続し一定の入力電圧VINを入力端子
B+乃至Bnを介して選択的に入力される。各光電索子
P11乃至pnmの他端側は個別電極を構成しており、
他のブロックの対応する光電索子の個別電極と相互接続
されると共に、夫々の相互接続部は夫々の対応するオペ
アンプA1乃至AII+の反転入力端へ接続されている
。一方、夫々のオペアンプの出力端はフィードバック抵
抗RFを介して反転入力端へ接続されると共に、夫々の
アナログスイッチS1乃至S1gを介して出力端子V
outへ接続されている。
この様な構成に於いては、オペアンプの反転入力端は仮
想接地されており、従って実効的に接地電位にあるので
各々の光電索子Pu乃至Pnmを独立的に動作させるこ
とが可能である。
想接地されており、従って実効的に接地電位にあるので
各々の光電索子Pu乃至Pnmを独立的に動作させるこ
とが可能である。
効 果
以上詳細に説明した如く、本発明の構成によれば、信号
レベルが小さいものであっても外部からの影響を受ける
ことがなくノイズの混入を回避した状態で信号を伝達さ
せることが可能である。特に、等倍光センサとして使用
する場合に、配線長を短くでき、且つ信号線をアースシ
ールドできるので、微小な信号電流であってもノイズの
影響なくオペアンプへυくことが可能である。又、配線
長を短くできるので駆動速度の低下を防止することが可
能である。又、等筒先センサとして応用する場合に光電
索子アレイを形成するセンサボードと駆動回跪(オペア
ンプ等)を搭載する基板と別々に1 ’fMすることが
可能であるので等筒先センサの歩留りを向上することが
可能であり、低コスト化が図れる。
レベルが小さいものであっても外部からの影響を受ける
ことがなくノイズの混入を回避した状態で信号を伝達さ
せることが可能である。特に、等倍光センサとして使用
する場合に、配線長を短くでき、且つ信号線をアースシ
ールドできるので、微小な信号電流であってもノイズの
影響なくオペアンプへυくことが可能である。又、配線
長を短くできるので駆動速度の低下を防止することが可
能である。又、等筒先センサとして応用する場合に光電
索子アレイを形成するセンサボードと駆動回跪(オペア
ンプ等)を搭載する基板と別々に1 ’fMすることが
可能であるので等筒先センサの歩留りを向上することが
可能であり、低コスト化が図れる。
以上詳細に説明したが、本発明はこれら具体例にのみ限
定されるべきものではなく、本発明の技術的範囲を逸脱
することなしに種々の変形が可能であることは勿論であ
る。
定されるべきものではなく、本発明の技術的範囲を逸脱
することなしに種々の変形が可能であることは勿論であ
る。
第1図は本発明を適用した等筒先センサを示した概略断
面図、第2図は第1図に示した等筒先センサの1部を示
した概略平面図、第3図は等倍光センサ1素子当たりの
等価回路図、第4図は本発明を適用したフレキシブルプ
リント回路の具体例を示した説明図、第5図は等筒先セ
ンサの1回路構成を示した回路図、である。 (符号の説明) 1: 等筒先センサ 2: 支持体 3: センサボード 4; 薄膜光電素子 5b、8a : 入力信号線 7: フレキシブルテープ 8b= 出力信号線 6a、6b、9a、9b : ガード線11: 接地導
電性ベルト 12: オペアンプ(演算増幅器) 17: カバ−
面図、第2図は第1図に示した等筒先センサの1部を示
した概略平面図、第3図は等倍光センサ1素子当たりの
等価回路図、第4図は本発明を適用したフレキシブルプ
リント回路の具体例を示した説明図、第5図は等筒先セ
ンサの1回路構成を示した回路図、である。 (符号の説明) 1: 等筒先センサ 2: 支持体 3: センサボード 4; 薄膜光電素子 5b、8a : 入力信号線 7: フレキシブルテープ 8b= 出力信号線 6a、6b、9a、9b : ガード線11: 接地導
電性ベルト 12: オペアンプ(演算増幅器) 17: カバ−
Claims (1)
- 【特許請求の範囲】 1、電気的絶縁性表面を具備した基体と、前記絶縁性表
面上に延在して導電性物質から形成されており1端を信
号入力端とすると共に他端を第1接続端とした少なくと
も1本の信号入力線と、前記絶縁性表面上に延在して導
電性物質から形成されており1端を信号出力端とすると
共に他端を第2接続端とした少なくとも1本の信号出力
線と、前記第1接続端ど第2接続端とに接続して前記基
体上に担持された電子回路と、前記信号入力線の両側に
沿って延在させたカード線とを有することを特徴とする
電子回路担持装置。 2、上記第1項に於いて、前記基体が電気的に絶縁性の
可撓性フィルムから構成されると共に導電性物質から構
成された支持体上に支持されており、且つ前記基体の上
部を前記支持体と電気的に接続されており導電性物質か
ら構成されたカバーで包囲したことを特徴とする電子回
路担持装u03、上記第2項に景いて、前記支持体及び
カバーを接地接続させたことを特徴とする電子回路担持
装置。 4、上記第1項に於いて、前記ガード線は導電性物質か
ら形成されており、且つ接地接続されていることを特徴
とする電子回路担持装置。 5、上記第1項に於いて、前記電子回路が1チツプに形
成された集積回路であることを特徴とする電子回路担持
装置。 6、上記第5項に於いて、前記集積回路が増幅器である
ことを特徴とする電子回路担持装置。 7、上記第1項に於いて、前記信号入力端へ光電素子に
入力された光に応答して発生される電気信号が入力され
ることを特徴とする電子回路担持装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58187694A JPS6080357A (ja) | 1983-10-08 | 1983-10-08 | 電子回路担持装置 |
| US06/658,147 US4695678A (en) | 1983-10-08 | 1984-10-05 | Electronic device carrier |
| DE19843436842 DE3436842A1 (de) | 1983-10-08 | 1984-10-08 | Traegeraufbau fuer eine elektronische einrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58187694A JPS6080357A (ja) | 1983-10-08 | 1983-10-08 | 電子回路担持装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6080357A true JPS6080357A (ja) | 1985-05-08 |
Family
ID=16210511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58187694A Pending JPS6080357A (ja) | 1983-10-08 | 1983-10-08 | 電子回路担持装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4695678A (ja) |
| JP (1) | JPS6080357A (ja) |
| DE (1) | DE3436842A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5086002A (en) * | 1987-09-07 | 1992-02-04 | Agen Biomedical, Ltd. | Erythrocyte agglutination assay |
| US5687109A (en) * | 1988-05-31 | 1997-11-11 | Micron Technology, Inc. | Integrated circuit module having on-chip surge capacitors |
| JPH0783082B2 (ja) * | 1989-05-18 | 1995-09-06 | 株式会社東芝 | 半導体装置 |
| US5142444A (en) * | 1989-08-31 | 1992-08-25 | Hewlett-Packard Company | Demountable tape-automated bonding system |
| US5053922A (en) * | 1989-08-31 | 1991-10-01 | Hewlett-Packard Company | Demountable tape-automated bonding system |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2598259A (en) * | 1948-09-04 | 1952-05-27 | Ephraim W Hogue | Signal amplifying system |
| US3196364A (en) * | 1961-05-16 | 1965-07-20 | Honeywell Inc | Shielded differential amplifier |
| NL6900945A (ja) * | 1969-01-21 | 1970-07-23 | ||
| DE2150695B2 (de) * | 1971-10-12 | 1977-09-15 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zum isolierten aufbau von halbleiterelementen, gedruckten und/ oder monolithisch und/oder hybrid integrierten schaltungen |
| US3868724A (en) * | 1973-11-21 | 1975-02-25 | Fairchild Camera Instr Co | Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier |
| US4372037A (en) * | 1975-03-03 | 1983-02-08 | Hughes Aircraft Company | Large area hybrid microcircuit assembly |
| US4107728A (en) * | 1977-01-07 | 1978-08-15 | Varian Associates, Inc. | Package for push-pull semiconductor devices |
| NL7704773A (nl) * | 1977-05-02 | 1978-11-06 | Philips Nv | Hybrideschakeling voorzien van een halfgeleider- schakeling. |
| JPS58301Y2 (ja) * | 1977-10-06 | 1983-01-06 | 旭光学工業株式会社 | 多層フレキシブル基板 |
| GB2034127B (en) * | 1978-10-13 | 1983-05-18 | Matsushita Electric Industrial Co Ltd | Printed circuits and methods their manufacture |
| DE3033881A1 (de) * | 1980-09-09 | 1982-04-15 | Siemens AG, 1000 Berlin und 8000 München | Gehaeuseloses schaltungsmodul und verfahren zu seiner herstellung |
| US4386389A (en) * | 1981-09-08 | 1983-05-31 | Mostek Corporation | Single layer burn-in tape for integrated circuit |
-
1983
- 1983-10-08 JP JP58187694A patent/JPS6080357A/ja active Pending
-
1984
- 1984-10-05 US US06/658,147 patent/US4695678A/en not_active Expired - Fee Related
- 1984-10-08 DE DE19843436842 patent/DE3436842A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4695678A (en) | 1987-09-22 |
| DE3436842C2 (ja) | 1991-11-21 |
| DE3436842A1 (de) | 1985-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7239153B2 (en) | Sensor module for measuring surfaces | |
| EP0154998B1 (en) | Improved structure of power supply wirings in semiconductor integrated circuit | |
| US5218230A (en) | Ic package with electric conductor lines in dielectric package body | |
| US6781108B2 (en) | Noise canceling photosensor-amplifier device | |
| KR100326684B1 (ko) | 광전변환모듈 | |
| US8936405B2 (en) | Multi-channel optical receiver module | |
| JPS6080357A (ja) | 電子回路担持装置 | |
| US5399906A (en) | High-frequency hybrid semiconductor integrated circuit structure including multiple coupling substrate and thermal dissipator | |
| JP3672831B2 (ja) | 搭載基板及び光モジュール | |
| JP7339619B2 (ja) | 荷重変換器 | |
| US6051889A (en) | Semiconductor device having a flip-chip structure | |
| JP2697547B2 (ja) | 半導体集積回路装置 | |
| JP3116326B2 (ja) | プロ―ブカ―ド | |
| JPS629654A (ja) | 集積回路装置実装パツケ−ジ | |
| JPS6022348A (ja) | 半導体装置 | |
| JPS605055B2 (ja) | 半導体装置 | |
| JP2569523B2 (ja) | 固体撮像装置 | |
| JPS58147783A (ja) | 液晶表示装置 | |
| JPH08226934A (ja) | プローブ | |
| JPH0618225B2 (ja) | 高密度集積回路パッケージ、集積回路支持体およびそれによって形成される相互接続カード | |
| JPS6298767A (ja) | イメ−ジセンサ | |
| JP2002231568A (ja) | コンデンサ | |
| JP3449417B2 (ja) | 圧力検出装置 | |
| JPH0613437A (ja) | 半導体装置 | |
| JPS6259462B2 (ja) |