JPS605055B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS605055B2 JPS605055B2 JP51004226A JP422676A JPS605055B2 JP S605055 B2 JPS605055 B2 JP S605055B2 JP 51004226 A JP51004226 A JP 51004226A JP 422676 A JP422676 A JP 422676A JP S605055 B2 JPS605055 B2 JP S605055B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- metallization
- collector
- chip
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は半導体用基体、特に高周波高出力トランジスタ
用容器に有効な構造に係わるものである。
用容器に有効な構造に係わるものである。
高周波高出力トランジスタの容器、特に内部整合回路を
内蔵した高周波高出力トランジスタの如く複数の電子回
路素子を具備する容器において、前記容器を構成する絶
縁体は小形である事が望ましく、且つ、該絶縁体に設け
られる導露パターンは鋼密に配置される事が望ましい。
内蔵した高周波高出力トランジスタの如く複数の電子回
路素子を具備する容器において、前記容器を構成する絶
縁体は小形である事が望ましく、且つ、該絶縁体に設け
られる導露パターンは鋼密に配置される事が望ましい。
従って該容器に収納される複数の電子回路素子も当然な
がら鋼密に内装される必要があり、又、該電子回路素子
間や前記導電パターンとを金属紬線等で電気的に効率よ
く接続する必要がある。この際特に問題になるものは接
地ィンダクタンスであり、又、前記容器に収納し固定す
る際のロー材の流れ等が問題になる。
がら鋼密に内装される必要があり、又、該電子回路素子
間や前記導電パターンとを金属紬線等で電気的に効率よ
く接続する必要がある。この際特に問題になるものは接
地ィンダクタンスであり、又、前記容器に収納し固定す
る際のロー材の流れ等が問題になる。
本発明は之等の諸問題の解決を計る事を目的とするもの
であり、その具体的内容は下記の如きものである。第１
図及び第２図は従来の半導体容器に収納されたトランジ
スタの構成を示す部分平面図であり「同図において、ｌ
ａ，ｌｂ，６，１０はボンディング線、２はトランジス
タチップ、３，３ａ，８はメタラィズ層、４ａ，４ｂは
接地メタライズ、５は出力用メタライズ、９はコンデン
サ、１１は入力用メタラィズである。
であり、その具体的内容は下記の如きものである。第１
図及び第２図は従来の半導体容器に収納されたトランジ
スタの構成を示す部分平面図であり「同図において、ｌ
ａ，ｌｂ，６，１０はボンディング線、２はトランジス
タチップ、３，３ａ，８はメタラィズ層、４ａ，４ｂは
接地メタライズ、５は出力用メタライズ、９はコンデン
サ、１１は入力用メタラィズである。
本日ｚは帯以上の高周波高出力トランジスタの容器は接
地ィンダクタンスを小さくするために接地用ボンディン
グ線を短かく、しかも多数個のボンディング線を配線で
きる構造を有していることが必要である。
地ィンダクタンスを小さくするために接地用ボンディン
グ線を短かく、しかも多数個のボンディング線を配線で
きる構造を有していることが必要である。
このため、第１図、第２図に示す如く、トランジスタチ
ップ２上の接地電極からチップの左右又は前後の両側に
チップをまたいだ形でボンディング線ｌａ，ｌｂを配線
する方法が一般に用いられており、この方法は両側のボ
ンディング線間の相互ィンダクタンスを極めて小さく抑
えることができる意味からも有効な方法といえる。しか
し通常、高出力素子となるに従ってトランジスタチップ
２の形状は細長い形となり、この形状のチップを同様な
手法でボンディングを行うためには、チップ搭載用のコ
レクタメタラィズ層３の形状も細長く、且つ、その両側
に接地メタラィズ４ａ，４ｂを有している必要がある。
以上の制約条件のためチップ搭載用のコレクタメタラィ
ズ層３から出力端子としての出力リード用メタラィズ５
までの接続は通常のメタラィズ層による方法よりも、む
しろボンディング線６を用いた方が都合のよいものとな
る。このコレクタポンデイング法はまた出力容量を小さ
くする意味からも好ましい。このような構造では組立の
作業性、素子の信頼性のために素子チップをメタラィズ
に固着させるための接着剤ボンディングを行う部分にま
で流れ、ボンディング線６がボンディングできなくなる
ことがある。
ップ２上の接地電極からチップの左右又は前後の両側に
チップをまたいだ形でボンディング線ｌａ，ｌｂを配線
する方法が一般に用いられており、この方法は両側のボ
ンディング線間の相互ィンダクタンスを極めて小さく抑
えることができる意味からも有効な方法といえる。しか
し通常、高出力素子となるに従ってトランジスタチップ
２の形状は細長い形となり、この形状のチップを同様な
手法でボンディングを行うためには、チップ搭載用のコ
レクタメタラィズ層３の形状も細長く、且つ、その両側
に接地メタラィズ４ａ，４ｂを有している必要がある。
以上の制約条件のためチップ搭載用のコレクタメタラィ
ズ層３から出力端子としての出力リード用メタラィズ５
までの接続は通常のメタラィズ層による方法よりも、む
しろボンディング線６を用いた方が都合のよいものとな
る。このコレクタポンデイング法はまた出力容量を小さ
くする意味からも好ましい。このような構造では組立の
作業性、素子の信頼性のために素子チップをメタラィズ
に固着させるための接着剤ボンディングを行う部分にま
で流れ、ボンディング線６がボンディングできなくなる
ことがある。
かかるボンディング不良を防ぐために、コレクタメタラ
ィズ３は第１図の如く細長い形状とし、トランジスタチ
ップ２から離れた位置でボンディング線６をボンディン
グするか、又は第２図の如く、コレクタメタラィズ３に
突出部を設け、この突出部にボンディングパッド３ａを
形成して、このボンディングパッド３ａにボンディング
線６をボンディングしていた。いづれにしてもボンディ
ング６とトランジスタチップ２との距離が離れてしまい
、コレクタ導出抵抗が高くなって、損失が大きくなった
り、高周波特性が劣化したりする欠点を有していた。本
発明の目的は、トランジスタチップを搭載するメタラィ
ズ層のボンディング部にトランジスタチップ接着用の接
着材が流れ込まない構造を有するとともに、コレクタ導
出抵抗の小さなかつ高周波特性の優れた半導体装置を提
供することにある。
ィズ３は第１図の如く細長い形状とし、トランジスタチ
ップ２から離れた位置でボンディング線６をボンディン
グするか、又は第２図の如く、コレクタメタラィズ３に
突出部を設け、この突出部にボンディングパッド３ａを
形成して、このボンディングパッド３ａにボンディング
線６をボンディングしていた。いづれにしてもボンディ
ング６とトランジスタチップ２との距離が離れてしまい
、コレクタ導出抵抗が高くなって、損失が大きくなった
り、高周波特性が劣化したりする欠点を有していた。本
発明の目的は、トランジスタチップを搭載するメタラィ
ズ層のボンディング部にトランジスタチップ接着用の接
着材が流れ込まない構造を有するとともに、コレクタ導
出抵抗の小さなかつ高周波特性の優れた半導体装置を提
供することにある。
以下、実施例に基づき本発明を詳細に説明する。
第３図ａ及びｂはそれぞれ本発明の一実施例を示す平面
図及び断面図である。
図及び断面図である。
同図に示す如く、コレクタメタラィズ３上にセラミック
等のロー材の流れ防止材７を介して、コレクタボンディ
ングパッド用のメタラィズ８を形成するもので、コレク
タメタライズ３とパッド用メタライズ８はスルーホール
により導適している。このパッド用メタラィズを長さ数
伽、幅０．３側程度の細長い形状に形成しておけば、接
地ボンディング線ｌｂは従来構造と同様に短かく配線で
きる。またチップ搭載時の接着材はセラミック７により
遮へいされ、コレクタボンディングパッド部が接着材に
より汚れる恐れがないため、コレクタメタラィズ３は素
子チップよりわずかだけ大きく設計しておけばよい。し
たがってパッド用メタラィズ面積が従来構造より多少増
加したことによる寄生容量増加は十分補なうことができ
る。この構造によりコレクタボンデイング線６は各接地
ボンディング線ｌｂと交互に配置が可能となり、接地ボ
ンディング線と同数かそれ以上のコレクタポンデイング
を行うことができる。
等のロー材の流れ防止材７を介して、コレクタボンディ
ングパッド用のメタラィズ８を形成するもので、コレク
タメタライズ３とパッド用メタライズ８はスルーホール
により導適している。このパッド用メタラィズを長さ数
伽、幅０．３側程度の細長い形状に形成しておけば、接
地ボンディング線ｌｂは従来構造と同様に短かく配線で
きる。またチップ搭載時の接着材はセラミック７により
遮へいされ、コレクタボンディングパッド部が接着材に
より汚れる恐れがないため、コレクタメタラィズ３は素
子チップよりわずかだけ大きく設計しておけばよい。し
たがってパッド用メタラィズ面積が従来構造より多少増
加したことによる寄生容量増加は十分補なうことができ
る。この構造によりコレクタボンデイング線６は各接地
ボンディング線ｌｂと交互に配置が可能となり、接地ボ
ンディング線と同数かそれ以上のコレクタポンデイング
を行うことができる。
即ち、トランジスタユニット当りのコレクタボンディン
グ線の数および電気長を一定に保つことができるため、
高出力化による電流容量、電位降下の増加および電気長
の不均一性は原理的に生じない構造となり、高出力素子
に極めて通した容器が実現できる。
グ線の数および電気長を一定に保つことができるため、
高出力化による電流容量、電位降下の増加および電気長
の不均一性は原理的に生じない構造となり、高出力素子
に極めて通した容器が実現できる。
尚、前記ボンディング部８又は８′は出来るだけメタラ
ィズ層の抵抗分を増加させぬ為メタラィズ層８と３，８
′と４ａの連結は前記ロー材の流れ防止材７は多数孔又
はスリットを設けて行なうとよい。なお、本実施例では
、コレクタメタラィズ部にボンディングパッド用メタラ
ィズを形成した場合の実施例についてのべたが、コレク
タボンディングに限らず、接着材の流れる可能性のある
部分のボンディング例えば第１図、第３図のコンデンサ
９等すべて本発明による構造は有効でり、これはまた高
周波高出力素子に限らず、すべての半導体素子容器にも
有効であることを示しており、本発明の有効性を制限す
るものではない。
ィズ層の抵抗分を増加させぬ為メタラィズ層８と３，８
′と４ａの連結は前記ロー材の流れ防止材７は多数孔又
はスリットを設けて行なうとよい。なお、本実施例では
、コレクタメタラィズ部にボンディングパッド用メタラ
ィズを形成した場合の実施例についてのべたが、コレク
タボンディングに限らず、接着材の流れる可能性のある
部分のボンディング例えば第１図、第３図のコンデンサ
９等すべて本発明による構造は有効でり、これはまた高
周波高出力素子に限らず、すべての半導体素子容器にも
有効であることを示しており、本発明の有効性を制限す
るものではない。
尚、本発明の容器の製造法は周知のグリーンシート法や
セラミック印刷法にて容易になし得る。
セラミック印刷法にて容易になし得る。
第１図及び第２図は従釆の半導体容器に収納されたトラ
ンジスタの構成を示した平面図、第３図ａ及びｂはそれ
ぞれ本発明の基本的構成を示した平面図及び断面図であ
る。 １：ボンディング線、２：トランジスタチップ、３：メ
タラィズ層、４：接地メタラィズ、５：出力用メタラィ
ズ、６：ボンディング線、７：ロー材の流れ防止材、８
：コレクタボンディング用メタラィズ層、９：コンデン
サ、１０：ボンディング線、１１：入力用メタライズ、
１２：セラミック。 第１図 第２図 第３図
ンジスタの構成を示した平面図、第３図ａ及びｂはそれ
ぞれ本発明の基本的構成を示した平面図及び断面図であ
る。 １：ボンディング線、２：トランジスタチップ、３：メ
タラィズ層、４：接地メタラィズ、５：出力用メタラィ
ズ、６：ボンディング線、７：ロー材の流れ防止材、８
：コレクタボンディング用メタラィズ層、９：コンデン
サ、１０：ボンディング線、１１：入力用メタライズ、
１２：セラミック。 第１図 第２図 第３図
Claims (1)
- １ 半導体素子と、表面絶縁性基板と、該表面絶縁性基
板上に形成され、前記半導体素子を接着する金属層と、
該金属層上の前記半導体素子を接着した部分以外の部分
に設けられた貫通孔を有する絶縁部材と、該絶縁部材上
に前記貫通孔を介して前記金属層と連続して形成された
ボンデイング領域とを有することを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51004226A JPS605055B2 (ja) | 1976-01-17 | 1976-01-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51004226A JPS605055B2 (ja) | 1976-01-17 | 1976-01-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5287363A JPS5287363A (en) | 1977-07-21 |
| JPS605055B2 true JPS605055B2 (ja) | 1985-02-08 |
Family
ID=11578655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51004226A Expired JPS605055B2 (ja) | 1976-01-17 | 1976-01-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605055B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193661U (ja) * | 1985-05-27 | 1986-12-02 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6030539U (ja) * | 1983-08-09 | 1985-03-01 | 富士電機株式会社 | 半導体装置 |
| JPS62109332A (ja) * | 1985-11-07 | 1987-05-20 | Nec Corp | 混成集積回路 |
-
1976
- 1976-01-17 JP JP51004226A patent/JPS605055B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193661U (ja) * | 1985-05-27 | 1986-12-02 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5287363A (en) | 1977-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2721093B2 (ja) | 半導体装置 | |
| US3683241A (en) | Radio frequency transistor package | |
| US5067005A (en) | Semiconductor device | |
| JPH0587977B2 (ja) | ||
| US3838443A (en) | Microwave power transistor chip carrier | |
| US5751555A (en) | Electronic component having reduced capacitance | |
| JPS605055B2 (ja) | 半導体装置 | |
| JPH0595212A (ja) | 高周波半導体混成集積回路装置 | |
| JP2697547B2 (ja) | 半導体集積回路装置 | |
| JP2690709B2 (ja) | 半導体装置 | |
| JPH0653414A (ja) | マイクロ波集積回路 | |
| JP3742692B2 (ja) | ノイズフィルタ | |
| JPH0888319A (ja) | 半導体集積回路 | |
| JPS5861652A (ja) | 半導体装置 | |
| JPS634662A (ja) | 電子回路装置 | |
| JPS6035247Y2 (ja) | 半導体装置 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPH088362A (ja) | 半導体装置 | |
| JP2000091376A (ja) | 電子回路装置 | |
| JPH066150A (ja) | 高周波トランジスタ回路 | |
| JPS6043022B2 (ja) | マイクロ波装置モジュ−ル | |
| JP2830816B2 (ja) | 樹脂封止型半導体装置 | |
| JPS5840339B2 (ja) | 高周波トランジスタ | |
| JPS6327859B2 (ja) | ||
| JPS5929377Y2 (ja) | 高周波高出力トランジスタ装置 |