JPS6080384A - デイジタル信号発生回路 - Google Patents
デイジタル信号発生回路Info
- Publication number
- JPS6080384A JPS6080384A JP58187973A JP18797383A JPS6080384A JP S6080384 A JPS6080384 A JP S6080384A JP 58187973 A JP58187973 A JP 58187973A JP 18797383 A JP18797383 A JP 18797383A JP S6080384 A JPS6080384 A JP S6080384A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- data
- digital
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/035—Reduction of table size
- G06F1/0353—Reduction of table size by using symmetrical properties of the function, e.g. using most significant bits for quadrant control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Processing Of Color Television Signals (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、正弦波のような周期性を有する信号をディ
ジタル的に発生することができるディジタル信号発生回
路に関する。
ジタル的に発生することができるディジタル信号発生回
路に関する。
「背景技術とその問題点」
メモリ例えばＲＯＭに正弦波の１周期内の多数のサンプ
ルデータな記憶しておき、所定の間隔てＲＯＭのアドレ
スをステップ的に変化させることにより、ディジタルの
正弦波信号を発生させることができる。この種のディジ
タル信号発生回路のＲＯＭのアドレスの最大値は、アド
レス入力のビット数と出力信号の周波数とクロック周波
数とで定まり、一般には、（２ｎ−１）とならない。こ
のため、アドレス発生回路の構成が面倒になる問題点が
あった。
ルデータな記憶しておき、所定の間隔てＲＯＭのアドレ
スをステップ的に変化させることにより、ディジタルの
正弦波信号を発生させることができる。この種のディジ
タル信号発生回路のＲＯＭのアドレスの最大値は、アド
レス入力のビット数と出力信号の周波数とクロック周波
数とで定まり、一般には、（２ｎ−１）とならない。こ
のため、アドレス発生回路の構成が面倒になる問題点が
あった。
また、 ＲＯＭに正弦波の１周期の一部のデータを記憶
させておき、負の極性のデータは、 ＲＯＭの読出しデ
ータの極性を反転させることで形成し、アドレスを反転
させるととで上昇及び下降の両方の変化を行なわせる構
成が考えられる。このようにすれば、ＲＯＭの容量を小
さいものとすることができる。この場合において、 Ｒ
ＯＭのアドレスが２ｎ個テナいと、読出されたデータの
極性反転を制御したり、アドレスの上昇及び下降を制御
したりするための制御信号を形成するのに、複雑な回路
を用いなければならず、動作速度が遅くなる。
させておき、負の極性のデータは、 ＲＯＭの読出しデ
ータの極性を反転させることで形成し、アドレスを反転
させるととで上昇及び下降の両方の変化を行なわせる構
成が考えられる。このようにすれば、ＲＯＭの容量を小
さいものとすることができる。この場合において、 Ｒ
ＯＭのアドレスが２ｎ個テナいと、読出されたデータの
極性反転を制御したり、アドレスの上昇及び下降を制御
したりするための制御信号を形成するのに、複雑な回路
を用いなければならず、動作速度が遅くなる。
「発明の目的−１
したかつて、この発明の目的は、正弦波、余弦波などの
周期性を有するディジタル信号のブータラ記憶するメモ
リのアドレスを２ｎ個とし、アドレス生成回路の構成の
簡略化を図るようにしたディジタル信号発生回路を提供
することにある。
周期性を有するディジタル信号のブータラ記憶するメモ
リのアドレスを２ｎ個とし、アドレス生成回路の構成の
簡略化を図るようにしたディジタル信号発生回路を提供
することにある。
この発明の他の目的は、周期性を有するディジタル信号
の１周期のデータの一部を記憶すれば良く、メモリの必
要とする容量が少なくてすむディジタル信号発生回路を
提供することにある。更に、この発明は、１周期のデー
タの一部を記憶する時に、メモリの読出しデータ又はア
ドレスの極性反転を制御する信号を簡単な回路構成によ
り形成することができ、高速動作が可能なディジタル信
号発生回路の提供を目的とするものである。
の１周期のデータの一部を記憶すれば良く、メモリの必
要とする容量が少なくてすむディジタル信号発生回路を
提供することにある。更に、この発明は、１周期のデー
タの一部を記憶する時に、メモリの読出しデータ又はア
ドレスの極性反転を制御する信号を簡単な回路構成によ
り形成することができ、高速動作が可能なディジタル信
号発生回路の提供を目的とするものである。
「発明の概要」
この発明は、周期的に値の変化するディジタル信号を発
生するディジタル信号発生回路である。
生するディジタル信号発生回路である。
この発明は ２ｎ個のアドレスにディジタル信号の１周
期のデータが貯えられているメモリと、可変な値のディ
ジタル制御入力が供給され、このディジタル制御入力に
応じた所定数の間隔でステップ的に変化するメモリに対
するアドレスを生成するアドレス生成回路とを備えたこ
とを特徴とするものである。
期のデータが貯えられているメモリと、可変な値のディ
ジタル制御入力が供給され、このディジタル制御入力に
応じた所定数の間隔でステップ的に変化するメモリに対
するアドレスを生成するアドレス生成回路とを備えたこ
とを特徴とするものである。
この発明は、２ｎ個のアドレスにディジタル信号の１周
期の一部のデータが貯えられているメモリと、可変な値
のディジタル制御入力が供給され、このディジタル制御
入力に応じた所定数の間隔でステップ的に変化するメモ
リに対するアドレスを生成するアドレス生成回路と、ア
ドレス生成回路からのアドレスが２ｎ以上になる時に検
出信号を発生する倹ｄ°１回路と、メモリのアドレス及
びメモリの８りＬ出し出力の少なくとも一方を検出信号
により極性反転さぜる反転ｆｌｉ制御回路とを備えたこ
とを特徴とするものである。
期の一部のデータが貯えられているメモリと、可変な値
のディジタル制御入力が供給され、このディジタル制御
入力に応じた所定数の間隔でステップ的に変化するメモ
リに対するアドレスを生成するアドレス生成回路と、ア
ドレス生成回路からのアドレスが２ｎ以上になる時に検
出信号を発生する倹ｄ°１回路と、メモリのアドレス及
びメモリの８りＬ出し出力の少なくとも一方を検出信号
により極性反転さぜる反転ｆｌｉ制御回路とを備えたこ
とを特徴とするものである。
「実施例」
第１図は、この発明を適用することができるカラービデ
オ信号の記録再生装置の全体の構成を示す。このカラー
ビテオ信号記録再生装置は、１で示される固定の磁気ヘ
ットにより、磁気ソート（図示せず）に１フレーム（１
フイールドでも良い）の−）ｙラー静止画信号を１本或
いは２“本の円形トランクとして記録するものである。
オ信号の記録再生装置の全体の構成を示す。このカラー
ビテオ信号記録再生装置は、１で示される固定の磁気ヘ
ットにより、磁気ソート（図示せず）に１フレーム（１
フイールドでも良い）の−）ｙラー静止画信号を１本或
いは２“本の円形トランクとして記録するものである。
１枚の磁気ソートは、ハードンエル内に回転自在に収納
され、数十本の円形トランクを形成することが可能であ
る。この磁気ノートカセットは、小形であり、静止画ビ
デオカメラの記録媒体として用いることができる。
され、数十本の円形トランクを形成することが可能であ
る。この磁気ノートカセットは、小形であり、静止画ビ
デオカメラの記録媒体として用いることができる。
第１図は、カラービデオ信号の記録時及びその再生時の
信号処理の構成を示すものである。この信号処理につい
て、要約して以下に説明する。
信号処理の構成を示すものである。この信号処理につい
て、要約して以下に説明する。
まず、この一実施例は、例えばＮＴＳＣ方式の複合カラ
ービデオ信号と３原色信号からなるコンポーネントカラ
ービデオ信号との何れをも記録することができる。再生
出力は、複合カラービデオ信号がメインで、モニター用
にコンポーネントカラされたライン順次化色信号とから
なる。−例として、 ＦＭ変調された輝度信号ＹＦＭの
中心周波数ｆＹが６〜７．５ＭＩ（ｚの範囲内の所定周
波数とされ、赤の色差信号Ｒ−ＹのＦＭ変調中心周波数
ｆＲが例えば１．２１ＶｉＨｚとされ、青の色差信号Ｂ
−ＹのＦＭ 変調中心周波数、ｆＢが例えば１ 、３
ＭＩ（ｚとされる。この２つの色差信号は、１Ｈ（１水
平周期）毎に交互に現れるように、ライン順次化されて
いる。ライン順次化によって、記録信号帯域をせまくす
ることができる。２つの色差信号の互いの中心周波数が
オフセットを持っているのは、ライン順次の色ノーケン
スを識別するためである。
ービデオ信号と３原色信号からなるコンポーネントカラ
ービデオ信号との何れをも記録することができる。再生
出力は、複合カラービデオ信号がメインで、モニター用
にコンポーネントカラされたライン順次化色信号とから
なる。−例として、 ＦＭ変調された輝度信号ＹＦＭの
中心周波数ｆＹが６〜７．５ＭＩ（ｚの範囲内の所定周
波数とされ、赤の色差信号Ｒ−ＹのＦＭ変調中心周波数
ｆＲが例えば１．２１ＶｉＨｚとされ、青の色差信号Ｂ
−ＹのＦＭ 変調中心周波数、ｆＢが例えば１ 、３
ＭＩ（ｚとされる。この２つの色差信号は、１Ｈ（１水
平周期）毎に交互に現れるように、ライン順次化されて
いる。ライン順次化によって、記録信号帯域をせまくす
ることができる。２つの色差信号の互いの中心周波数が
オフセットを持っているのは、ライン順次の色ノーケン
スを識別するためである。
脣だ、信号処理は、殆どディジタル的に行なわれ、動作
の安定化、集積回路構成の実現の容易化が図られている
。更に、信号処理部の入力側に設けられるｌしｂコンバ
ータとその出力側に設けられるＤ／／Ａコンバータとは
、記録回路及び再生回路の両者に共通に用いられている
。モニター用のコンポーネントカラービデオ信号を形成
するための肱コンバータが更に設けられている。
の安定化、集積回路構成の実現の容易化が図られている
。更に、信号処理部の入力側に設けられるｌしｂコンバ
ータとその出力側に設けられるＤ／／Ａコンバータとは
、記録回路及び再生回路の両者に共通に用いられている
。モニター用のコンポーネントカラービデオ信号を形成
するための肱コンバータが更に設けられている。
第１図を参照して記録用及び再生用の信号処理の構成に
ついて更に詳述する。第１図において、２がＮＴＳＣカ
ラービデオ信号が供給される入力端子、３，４及び５が
カラービデオカメラ、マイクロコーピュータなどから３
原色信号Ｒ，Ｇ、Ｂが夫々供給される入力端子、６がこ
の３原色信号からなるコンボーネンＩ・カラービデオ信
号と対応する複合同期信号５ＹＮＣが供給される入力端
子である。
ついて更に詳述する。第１図において、２がＮＴＳＣカ
ラービデオ信号が供給される入力端子、３，４及び５が
カラービデオカメラ、マイクロコーピュータなどから３
原色信号Ｒ，Ｇ、Ｂが夫々供給される入力端子、６がこ
の３原色信号からなるコンボーネンＩ・カラービデオ信
号と対応する複合同期信号５ＹＮＣが供給される入力端
子である。
３原色信号は、マｌ−１）クス回路７に供給され、輝度
信号Ｙと赤の色差信号Ｒ−Ｙと青の色差信号Ｂ−Ｙとに
変換される。マトリクス回路７から出力される２個の色
差信号がスイッチング回路８０入力端子に供給され、端
子９からのスイッチングパルスによってＩＨ毎に交互に
その出力端子に取り出される。このスイッチング回路８
は、線順次化色信号ＬＳＣを発生する。第１図において
は、アナログ信号及びディジタル信号を区別せずに、同
様に記録信号及び再生信号を区別せずに、輝度信号がＹ
として表わされ、赤の色差信号及び青の色差信号が夫々
Ｒ−Ｙ、Ｂ−Ｙとして表わされ、複合カラービデオ信号
がＮＴＳＣとして表わされ、線順次化色信号がＬＳＣと
して表わされ、３原色信号の各コンポーネントがＲ，Ｇ
、Ｂとして表わされている。
信号Ｙと赤の色差信号Ｒ−Ｙと青の色差信号Ｂ−Ｙとに
変換される。マトリクス回路７から出力される２個の色
差信号がスイッチング回路８０入力端子に供給され、端
子９からのスイッチングパルスによってＩＨ毎に交互に
その出力端子に取り出される。このスイッチング回路８
は、線順次化色信号ＬＳＣを発生する。第１図において
は、アナログ信号及びディジタル信号を区別せずに、同
様に記録信号及び再生信号を区別せずに、輝度信号がＹ
として表わされ、赤の色差信号及び青の色差信号が夫々
Ｒ−Ｙ、Ｂ−Ｙとして表わされ、複合カラービデオ信号
がＮＴＳＣとして表わされ、線順次化色信号がＬＳＣと
して表わされ、３原色信号の各コンポーネントがＲ，Ｇ
、Ｂとして表わされている。
１ｍ１２，１３，１４，１５，１６．１７は、夫々記録
再生切替スイッチである。これらの記録再生切替スイッ
チ１１〜１７は、記録側端子（黒丸で示す）と再生側端
子（白丸で示す）とを夫々有している。第１図では、こ
れらの記録再生切替スイッチ１１〜１７が記録時の接続
状態を示している。１８は、コンポジット入力とコンポ
ーネント入力との違いで切替えられるスイッチである。
再生切替スイッチである。これらの記録再生切替スイッ
チ１１〜１７は、記録側端子（黒丸で示す）と再生側端
子（白丸で示す）とを夫々有している。第１図では、こ
れらの記録再生切替スイッチ１１〜１７が記録時の接続
状態を示している。１８は、コンポジット入力とコンポ
ーネント入力との違いで切替えられるスイッチである。
入力端子２からの複合カラービデオ信号がスイッチ１８
の入力端子１９に供給され、マトリクス回路７からの輝
度信号がスイッチ１８の入力端子２０に供給され、スイ
ッチ１８で選択された一方の信号が記録再生切替スイッ
チ１１を介して７￥／Ｄコンバータ３１に供給される。
の入力端子１９に供給され、マトリクス回路７からの輝
度信号がスイッチ１８の入力端子２０に供給され、スイ
ッチ１８で選択された一方の信号が記録再生切替スイッ
チ１１を介して７￥／Ｄコンバータ３１に供給される。
スイッチング回路８からの線順次化色信号ＬＳＣが記録
再生切替スイッチ１２を介してＡ／Ｄコンノく一夕３２
に供給される。
再生切替スイッチ１２を介してＡ／Ｄコンノく一夕３２
に供給される。
Ａ／ｉ）コンバータ３１には、クロック発生回路３３か
ら４ｆＳｏ（ｆ、。二カラーサブキャリア周波数）の→
ノーンプリンククロックが供給される。Ａ／Ｄコンバー
タ３２には、クロック発生回路３３からのサンプリング
クロックがτ分周回路３４を介して供給される。これら
のＡ／Ｄコンバータ３１及び３２の夫々の出力には、１
サンプルが８ピノＩ・のディジタルデータが得られる。
ら４ｆＳｏ（ｆ、。二カラーサブキャリア周波数）の→
ノーンプリンククロックが供給される。Ａ／Ｄコンバー
タ３２には、クロック発生回路３３からのサンプリング
クロックがτ分周回路３４を介して供給される。これら
のＡ／Ｄコンバータ３１及び３２の夫々の出力には、１
サンプルが８ピノＩ・のディジタルデータが得られる。
クロック発生回路３３は、その周波数及び位相が入力信
月と同期したサンプリングクロックを発生するもので、
ディジタルカラーデコーダ３５からの制御データがクロ
ック発生回路３３に供給される。
月と同期したサンプリングクロックを発生するもので、
ディジタルカラーデコーダ３５からの制御データがクロ
ック発生回路３３に供給される。
Ａ／Ｄコンバータ３１の出力データが記録再生切替スイ
ッチ１３の記録側端子を通じてディジタルカラーデコー
ダ３５に供給される。ディジタルカラーデコーダ３５は
、複合カラービデオ信号を輝度信号と搬送色信号に分離
する処理と、搬送色信号に含捷れるバースト信号からク
ロック発生回路３３に対する制御信号を発生する処理と
、搬送色信号をディジタル復調する処理と、復調出力で
ある２つの色差信号を線順次化色信号ＬＳＣに変換する
処理とを行なう。
ッチ１３の記録側端子を通じてディジタルカラーデコー
ダ３５に供給される。ディジタルカラーデコーダ３５は
、複合カラービデオ信号を輝度信号と搬送色信号に分離
する処理と、搬送色信号に含捷れるバースト信号からク
ロック発生回路３３に対する制御信号を発生する処理と
、搬送色信号をディジタル復調する処理と、復調出力で
ある２つの色差信号を線順次化色信号ＬＳＣに変換する
処理とを行なう。
ディジタルカラーデコーダ３５からの輝度信号がディジ
タルプリエンファシス回路４１に供給される。ディジタ
ルカラーデコーダ３５からの線順次化色信号ＬＳＣは、
２ｆｓｃのサンプリングレーＩ・のもので、この線順次
化色信号ＬＳＣがスイッチ３６の一方の入力端子３７に
供給される。スイッチ３６の他方の入力端子３８には、
記録再生切替スイッチ１４を介してＡ／／Ｄコンバーク
３２がらの線順次化色信号ＬＳＣが供給される。このス
イッチ回路３６を介された線順次化色信号が加算回路３
９に供給される。
タルプリエンファシス回路４１に供給される。ディジタ
ルカラーデコーダ３５からの線順次化色信号ＬＳＣは、
２ｆｓｃのサンプリングレーＩ・のもので、この線順次
化色信号ＬＳＣがスイッチ３６の一方の入力端子３７に
供給される。スイッチ３６の他方の入力端子３８には、
記録再生切替スイッチ１４を介してＡ／／Ｄコンバーク
３２がらの線順次化色信号ＬＳＣが供給される。このス
イッチ回路３６を介された線順次化色信号が加算回路３
９に供給される。
加算回路３９には、端子４０からＩＤ テークが供給さ
れる。このＩＤ テークは、赤の色差信号Ｒ−Ｙのライ
ンと青の色差信号Ｂ−Ｙのラインとで値が異なるもので
ある。このＩＤ データによって、ＦＭ変調がされてな
い時の周波数が２つの色差信号の間で異ならされている
。加算回路３９の出力がテイジクルフ０リエンファンス
回路４２に供給すれる。ブリエンファンス回路４１及び
４２の夫々の出力がディジタルＦＭ 変調器４３及び４
４に供給され、両者の変調された出力がミキサー４５で
ミックスされる。
れる。このＩＤ テークは、赤の色差信号Ｒ−Ｙのライ
ンと青の色差信号Ｂ−Ｙのラインとで値が異なるもので
ある。このＩＤ データによって、ＦＭ変調がされてな
い時の周波数が２つの色差信号の間で異ならされている
。加算回路３９の出力がテイジクルフ０リエンファンス
回路４２に供給すれる。ブリエンファンス回路４１及び
４２の夫々の出力がディジタルＦＭ 変調器４３及び４
４に供給され、両者の変調された出力がミキサー４５で
ミックスされる。
ミキサー４５の出力が記録再生切替スイッチ１５の記録
側端子を通じてＤ／／Ａコンバーク４６に供給される。
側端子を通じてＤ／／Ａコンバーク４６に供給される。
このＴ？／／Ａコンバータ４６からアナログ記録信号が
取り出される。この記録信号が記録再生切替スイッチ１
６の記録側端子と記録アンプ４７と記録再生切替スイッ
チ１γの記録側端子とを介して磁気ヘッド１に供給され
る。この磁気ヘッド１によって磁気レートに記録信号が
記録される。
取り出される。この記録信号が記録再生切替スイッチ１
６の記録側端子と記録アンプ４７と記録再生切替スイッ
チ１γの記録側端子とを介して磁気ヘッド１に供給され
る。この磁気ヘッド１によって磁気レートに記録信号が
記録される。
磁気ヘッド１に３１：り磁気ンーＩ・から再生された信
号が再生アンプ５１を介してバイパスフ・イルタ５２及
びローパスフィルタ５３に供給される。
号が再生アンプ５１を介してバイパスフ・イルタ５２及
びローパスフィルタ５３に供給される。
バイパスフィルタ５２からＦＭ 変調された輝度信号が
取り出され、ローパスフィルタ５３からＦＭ変調された
線順次化色信号が取り出される。バイパスフィルタ５２
及びローパスフィルタ５３の夫夫の出力がアナログＦＭ
復調回路５４及び５５に供給され、夫々の復調出力がテ
ィエンファシス回路５６及び５７に供給される。
取り出され、ローパスフィルタ５３からＦＭ変調された
線順次化色信号が取り出される。バイパスフィルタ５２
及びローパスフィルタ５３の夫夫の出力がアナログＦＭ
復調回路５４及び５５に供給され、夫々の復調出力がテ
ィエンファシス回路５６及び５７に供給される。
ディエンファシス回路５６から取り出された輝度信号Ｙ
が記録再生切替スイッチ１１の再生側端子を通じてＡ／
Ｄコンバータ３１に供給され、このΔ７□、コンバータ
３１によりディジタル信号に変換される。ティエンファ
シス回路５７から取り出された線順次化色信号ＬＳＣが
記録再生切替スイッチ１２の再生側端子を通じてＶＤコ
ンバータ３２に供給され、このＡ／Ｄコンバータ３２に
よりテイジタル信月に変換される。ＶＤコンバータ３１
からのディジタル輝度信号が記録再生切替スイッチ１３
の再生側端子を通じて遅延回路６１に供給される。〜巾
コンバータ３２からのディジタル線順次化色信号が記録
再生切替スイッチ１４の再生側端子を通して同時化回路
６２に供給される。
が記録再生切替スイッチ１１の再生側端子を通じてＡ／
Ｄコンバータ３１に供給され、このΔ７□、コンバータ
３１によりディジタル信号に変換される。ティエンファ
シス回路５７から取り出された線順次化色信号ＬＳＣが
記録再生切替スイッチ１２の再生側端子を通じてＶＤコ
ンバータ３２に供給され、このＡ／Ｄコンバータ３２に
よりテイジタル信月に変換される。ＶＤコンバータ３１
からのディジタル輝度信号が記録再生切替スイッチ１３
の再生側端子を通じて遅延回路６１に供給される。〜巾
コンバータ３２からのディジタル線順次化色信号が記録
再生切替スイッチ１４の再生側端子を通して同時化回路
６２に供給される。
同口り化回路６２は、線順次の２つの色差信号を２個の
１． Ｈ遅延回路の直列接続に供給し、この１１１遅延
回路の直列接続の入力及び出力を加算し、この加算出力
を７にして第１及び第３の出力端子に取り出し、ＩＨ遅
延回路の接続点から第２及び第４の出力端子を取り出す
構成のものである。この同時化回路６２の第１及び第３
の出力端子に連続する３ラインの第１番目及び第３番目
のラインの一方の色差信号の平均値が取り出されると共
に、第２番目のラインの他方の色差信号が第２及び第４
の出力端子に取り出される。したがって、第１及び第２
の出力端子の一方を選択するスイッチ回路により、同時
化された赤の色差信号Ｒ−Ｙを分離することができ、第
３及び第４の出力端子の一方のスイッチ回路により、同
時化されたイｒの色差信号Ｂ−Ｙを分−離することがで
きる。
１． Ｈ遅延回路の直列接続に供給し、この１１１遅延
回路の直列接続の入力及び出力を加算し、この加算出力
を７にして第１及び第３の出力端子に取り出し、ＩＨ遅
延回路の接続点から第２及び第４の出力端子を取り出す
構成のものである。この同時化回路６２の第１及び第３
の出力端子に連続する３ラインの第１番目及び第３番目
のラインの一方の色差信号の平均値が取り出されると共
に、第２番目のラインの他方の色差信号が第２及び第４
の出力端子に取り出される。したがって、第１及び第２
の出力端子の一方を選択するスイッチ回路により、同時
化された赤の色差信号Ｒ−Ｙを分離することができ、第
３及び第４の出力端子の一方のスイッチ回路により、同
時化されたイｒの色差信号Ｂ−Ｙを分−離することがで
きる。
この同時化回路６２のスイッチ回路の動作を正しく行な
わせるために、ＩＤ 検出回路６３が設けられている。
わせるために、ＩＤ 検出回路６３が設けられている。
ＩＤ 検出回路６３は、記録時に伺力耐されたＩＤ デ
ータを検出し、この検出によりスイッチ回路を制御する
パルスの位相を正１〜いものに規定する。同時化回路６
２から取り出される２つの色差信号が補間回路６４及び
６５に供給される。
ータを検出し、この検出によりスイッチ回路を制御する
パルスの位相を正１〜いものに規定する。同時化回路６
２から取り出される２つの色差信号が補間回路６４及び
６５に供給される。
これらの補間回路６４及び６５ば、例えば前後の２つの
テークの平均値をこのテーク間に内挿するもので、補間
回路６４及び６５からサンプリングレートが４ｆ に変
換された色差信号Ｒ−Ｙ及びＣ Ｂ−Ｙが得られる。このサンプリングレートの変換は、
ディジタル輝度信号と同一のサンプリングレ−１・にす
るために必要である。
テークの平均値をこのテーク間に内挿するもので、補間
回路６４及び６５からサンプリングレートが４ｆ に変
換された色差信号Ｒ−Ｙ及びＣ Ｂ−Ｙが得られる。このサンプリングレートの変換は、
ディジタル輝度信号と同一のサンプリングレ−１・にす
るために必要である。
補間回路６４及び６５の夫々から取晩出されるディジタ
ル色差信号がヒユー補正回路６６に供給される。このヒ
ユー補正回路６６は、２個の色差信号の値を変更するこ
とにより、両者が合成された色信号の位相即ちヒユーを
調整するものである。
ル色差信号がヒユー補正回路６６に供給される。このヒ
ユー補正回路６６は、２個の色差信号の値を変更するこ
とにより、両者が合成された色信号の位相即ちヒユーを
調整するものである。
このヒユー補正回路６６から取り出された色差信号と遅
延回路６１からの輝度信号とがディジタルマトリクス回
路６７に供給される。遅延回路６１（・コ２、同時化回
路６２からマトリクス回路６７の入力までの間に生じる
色差信号の遅れと同一の遅延量を有している。
延回路６１からの輝度信号とがディジタルマトリクス回
路６７に供給される。遅延回路６１（・コ２、同時化回
路６２からマトリクス回路６７の入力までの間に生じる
色差信号の遅れと同一の遅延量を有している。
マトリクス回路６７から取り出されたディジタル３原色
信号が色温度補正回路６８に供給される。
信号が色温度補正回路６８に供給される。
ヒユー補正回路６６及び色温度補正回路６８には、マイ
クロッ０ロセンサ及びメモリからなる制御部６９から補
正用のデータが供給される。補正用のデータは、端子７
０からのコントロール信号によ−って指定される。この
コントロール信号は、オペレータがモニター画像のヒユ
ー及ヒ色温度ヲモニターしながらキー、レバーを操作す
ることによシ形成される。
クロッ０ロセンサ及びメモリからなる制御部６９から補
正用のデータが供給される。補正用のデータは、端子７
０からのコントロール信号によ−って指定される。この
コントロール信号は、オペレータがモニター画像のヒユ
ー及ヒ色温度ヲモニターしながらキー、レバーを操作す
ることによシ形成される。
色温度補正回路６８から取り出されたディジタル３原
玄。コンバータ７２ 、７３ 、７４とに供給される。
これらのＤ／Ａコンバータ７２ 、７３ 、７４の夫々
の出力端子７５ 、７６ 、７７には、アナロクコンボ
ー不ントカラーヒテオ信号Ｒ，Ｇ，Ｂが取り出される。
の出力端子７５ 、７６ 、７７には、アナロクコンボ
ー不ントカラーヒテオ信号Ｒ，Ｇ，Ｂが取り出される。
図示せずも、このコンポーネント力ラーヒデオ信号がカ
ラーモニター受像機の入力端ゴに供給される。
ラーモニター受像機の入力端ゴに供給される。
テイジタルマトリクス回路γ１の出力には、ヒユー及び
色温度の補正がなされたディジタルの輝度信号及びディ
ジタルの２つの色差信号が取り出される。このマトリク
ス回路７１の出力がカラーエンコーダ７８に供給される
。カラーエンコーダ７８に関連して、同期信号５ＹＮＣ
及びバーストフラッグパルスＢＦＰを発生する同期及
びバーストフラッグ発生回路γ９が設ゆられている。こ
のカラーエンコーダ７８の出力には、ディジタルのＮＴ
ＳＣ複合カラー ビテオイＪｉ号が取り出され、この複
合力ラービテオ信号が記録再生切替スイッチ１５の再生
側”：Ｉ，ｊ了を通してり，−Ａコンバータ４６に供給
される。１η、コ／・・−夕４６の出力から記録再生切
替スイッチの再生側端−了を通じて出力端子８０にアナ
ログ複合力ラ−ヒテオ信号の形で再生信号が取り出され
る。
色温度の補正がなされたディジタルの輝度信号及びディ
ジタルの２つの色差信号が取り出される。このマトリク
ス回路７１の出力がカラーエンコーダ７８に供給される
。カラーエンコーダ７８に関連して、同期信号５ＹＮＣ
及びバーストフラッグパルスＢＦＰを発生する同期及
びバーストフラッグ発生回路γ９が設ゆられている。こ
のカラーエンコーダ７８の出力には、ディジタルのＮＴ
ＳＣ複合カラー ビテオイＪｉ号が取り出され、この複
合力ラービテオ信号が記録再生切替スイッチ１５の再生
側”：Ｉ，ｊ了を通してり，−Ａコンバータ４６に供給
される。１η、コ／・・−夕４６の出力から記録再生切
替スイッチの再生側端−了を通じて出力端子８０にアナ
ログ複合力ラ−ヒテオ信号の形で再生信号が取り出され
る。
この発明は、ト述のクロック発生回路３３又はディジタ
ルＦＭ 変調器４３．４４に適用されるディジタル信号
発生回路である。
ルＦＭ 変調器４３．４４に適用されるディジタル信号
発生回路である。
以下、この発明の一実施例について更に詳述する。第２
図において、８１がＲＯＭを示す。このに！０Ｍ８１に
対して積分器８２からのアドレス入力が供給される。積
分器８２には、定数人力ａが係数器８４を介された定数
入力ａｋ か供給される。
図において、８１がＲＯＭを示す。このに！０Ｍ８１に
対して積分器８２からのアドレス入力が供給される。積
分器８２には、定数人力ａが係数器８４を介された定数
入力ａｋ か供給される。
ＲＯＭ ８ １は ２ｎ個のアドレスを有し、このアド
レスに正弦波データの１周期分のデータが記憶されてい
る。Ｒ．ＯＭ ８ １のアドレスの数Ａ及び定数入力ａ
ｉ主、発生（〜ようとする正弦波の周波数及びサンプリ
ング周波数によって所定の値となり、ＲＯＭ８１のアド
レス１／ｉ Ａは、必すしも２ｎとならない。
レスに正弦波データの１周期分のデータが記憶されてい
る。Ｒ．ＯＭ ８ １のアドレスの数Ａ及び定数入力ａ
ｉ主、発生（〜ようとする正弦波の周波数及びサンプリ
ング周波数によって所定の値となり、ＲＯＭ８１のアド
レス１／ｉ Ａは、必すしも２ｎとならない。
されている。
説明の簡単のため、（、ｎ＝５ ） （ ２ｎ＝３ ２
）個のアドレスをＲＯＭ８１が有しているものとする
。
）個のアドレスをＲＯＭ８１が有しているものとする
。
Ｒ．ＯＭ ８ １の３２個の７トレスには、第３図に示
すＪ：つに、正弦波の１周期を３２等分した時の振幅に
相当するディジクルデータが記憶されている。
すＪ：つに、正弦波の１周期を３２等分した時の振幅に
相当するディジクルデータが記憶されている。
このディジタルデータは、２を補数とするコードで５ヒ
ツトのものである。但し、第３図では、ＲＯＭ８１に記
憶されているデータをアナログ波形として表わしている
。また、ＲＯＭ８１のアドレスは、２をｆｉｌｉ数とす
る５ビットのもので、アドレスのＯから−１６１でにデ
ータの正の半周期のデータが順次記憶されており、アド
レスの−１５から０１、でに負の半周期のデータが順次
記憶されている。
ツトのものである。但し、第３図では、ＲＯＭ８１に記
憶されているデータをアナログ波形として表わしている
。また、ＲＯＭ８１のアドレスは、２をｆｉｌｉ数とす
る５ビットのもので、アドレスのＯから−１６１でにデ
ータの正の半周期のデータが順次記憶されており、アド
レスの−１５から０１、でに負の半周期のデータが順次
記憶されている。
積分器８２には、端子８３がらサンプリングクロックが
供給され，（ｂ＝ａｋ）とすると、サンプリンククロッ
クが供給される毎に、０がら１〕。
供給され，（ｂ＝ａｋ）とすると、サンプリンククロッ
クが供給される毎に、０がら１〕。
２ ＋） 、 ３ ｂ ・・・とｂ毎にステップ的に上
昇する出力がアドレスとして発生する。（ｂ＝１ ）と
すると、積分器８２の出力が０．１，２．・・・とステ
ップ的に上昇し、これが（０１１１１）即ち」〜１５と
なり、次のサンプリングクロックが供給されると、−１
６トＩＩち（１００００）に反転する。
昇する出力がアドレスとして発生する。（ｂ＝１ ）と
すると、積分器８２の出力が０．１，２．・・・とステ
ップ的に上昇し、これが（０１１１１）即ち」〜１５と
なり、次のサンプリングクロックが供給されると、−１
６トＩＩち（１００００）に反転する。
それから、−１５、−１４、−１３・・−１即ち一タが
ＲＯＭ８１から発生する。
ＲＯＭ８１から発生する。
第４図Ａは、（ｂ＝３）とした時の積分器８２から発生
するアドレスを示す。このアドレスは、サンプリング周
期Ｔｒ（＝ １／ｆｓ ）でステップ的に変化する。こ
れによって、ＲＯＭ８１から第３図において、白いドラ
Ｉ・で示すデータが順次読出され、が読出される。積分
器８２に供給される定数人力ｂ（＝ａｋ）を変えること
で、ＲＯＭ８１からの正弦波データの周波数を可変する
ことができる。（ｂ−２）とする時には、第３図におい
て、黒いドツトで示すデータが順次読出され、第４図Ｂ
において、破線８６で示すように、（３６Ｊ’Ｓ）の周
波数の正弦波データが発生する。
するアドレスを示す。このアドレスは、サンプリング周
期Ｔｒ（＝ １／ｆｓ ）でステップ的に変化する。こ
れによって、ＲＯＭ８１から第３図において、白いドラ
Ｉ・で示すデータが順次読出され、が読出される。積分
器８２に供給される定数人力ｂ（＝ａｋ）を変えること
で、ＲＯＭ８１からの正弦波データの周波数を可変する
ことができる。（ｂ−２）とする時には、第３図におい
て、黒いドツトで示すデータが順次読出され、第４図Ｂ
において、破線８６で示すように、（３６Ｊ’Ｓ）の周
波数の正弦波データが発生する。
したがって、定数人力ａに代えてディジタルカラービデ
オ信号の輝度信号＝茸又は線順次化色信号を供給するこ
とによって、ＲＯＭ８．１の出力からディジタルＦＭ
変調された出力を取り出すことができる。
オ信号の輝度信号＝茸又は線順次化色信号を供給するこ
とによって、ＲＯＭ８．１の出力からディジタルＦＭ
変調された出力を取り出すことができる。
第５図は、この発明の他の実施例を示す。ＲＯＭ８１に
は、積分器８２の出力データが極性反転回路８γを介し
て供給され、ＲＯＭ８１からの読出しデータが極性反転
回路８８を介して出力データとして取り出される。ＲＣ
Ｍ’８１のアドレスは ２ｎ個とされており、極性反転
回路８７から（ｎ −ｌ−］ ）ビピッの２を補数とす
るコードであるアドレスが供給される。極性反転回路８
７は、積分器８２の（ｎ＋１）ビットの出力の最上位ビ
ットｘＬ１により制御され、極性反転回路８８は、この
最上位ビットｘｏヲフリップフロノプ８９により分周し
たｌ１ｌｉ制御信号ＰＴ により制御される。
は、積分器８２の出力データが極性反転回路８γを介し
て供給され、ＲＯＭ８１からの読出しデータが極性反転
回路８８を介して出力データとして取り出される。ＲＣ
Ｍ’８１のアドレスは ２ｎ個とされており、極性反転
回路８７から（ｎ −ｌ−］ ）ビピッの２を補数とす
るコードであるアドレスが供給される。極性反転回路８
７は、積分器８２の（ｎ＋１）ビットの出力の最上位ビ
ットｘＬ１により制御され、極性反転回路８８は、この
最上位ビットｘｏヲフリップフロノプ８９により分周し
たｌ１ｌｉ制御信号ＰＴ により制御される。
簡単のため、ＲＯＭ ８１のアドレスを２３個とすると
、極性反転回路８７は、第６図に示す構成とされている
。積分器８２の出力データをＸＯ＋ｘｌ＋Ｘ２＋ｘ３
の４ビットとすると、この各ビットがイクスクルーンブ
ＯＲゲート９０，９１，９２゜９３の一方の入力端子に
供給される。イクスクルーンブＯＲゲート９０〜９３の
他方の入力端子に最」−位ビツトｘＯが共通に供給され
る。このイクスクルーンプＯＲゲート９０〜９３の出力
が加算器９４に供給され、イクスクルーンブＯＲゲート
９３の出力にのみ最−１−位ビソ１−ｘｏ が加算され
る。
、極性反転回路８７は、第６図に示す構成とされている
。積分器８２の出力データをＸＯ＋ｘｌ＋Ｘ２＋ｘ３
の４ビットとすると、この各ビットがイクスクルーンブ
ＯＲゲート９０，９１，９２゜９３の一方の入力端子に
供給される。イクスクルーンブＯＲゲート９０〜９３の
他方の入力端子に最」−位ビツトｘＯが共通に供給され
る。このイクスクルーンプＯＲゲート９０〜９３の出力
が加算器９４に供給され、イクスクルーンブＯＲゲート
９３の出力にのみ最−１−位ビソ１−ｘｏ が加算され
る。
この加算器９４の４ヒノＩ・の出力ｙ。ｙ、ｙ２ｙ３は
、入力の極性を反転したものとなる。極性反転回路８８
も、極性反転回路８７と同様の構成とされている。
、入力の極性を反転したものとなる。極性反転回路８８
も、極性反転回路８７と同様の構成とされている。
Ｒ，ＯＭ ８１には、例えば正弦波データの０から＋１
１でのものが記憶されている。（ｎ＝３）の時は、第７
図に示すように、８個のアドレスに０から＋１″！、で
の振幅で８通りの値のデータが記憶されている。第８図
Ａは、極性反転回路８７からＲＯＭ ８１に供給される
アドレスの一例を示す。積分器８２に供給される定数人
力ｂ（−ａｋ）を１とした時のアドレスの変化が第８図
Ａに示されている。
１でのものが記憶されている。（ｎ＝３）の時は、第７
図に示すように、８個のアドレスに０から＋１″！、で
の振幅で８通りの値のデータが記憶されている。第８図
Ａは、極性反転回路８７からＲＯＭ ８１に供給される
アドレスの一例を示す。積分器８２に供給される定数人
力ｂ（−ａｋ）を１とした時のアドレスの変化が第８図
Ａに示されている。
積分器８２に供給されるサンプリング周期′ｊ″ｒごと
に、その出力が０．１．２ ・と上昇し、＋７即ち（０
１１１）となると、第８図へにおＶ′−て破線で示すよ
うに、積分器８２の出力が−７即ち（１０（１１）に反
転し、以後、−６，−５，−４・と上昇する。そして、
−１即ち（１１，１１＞の次に（ｏｏｏｏ）となる。し
たがって、積分器８２の出力データの最」１位ピノ１−
ｘｏ は、第８図Ｂに示すように変化する。この最上位
ビア ｌ−ｘＯが１の区間では、極性反転回路８７によ
って、積分器８２の出力データの極性が反転され、最」
−位ビツＩ−Ｘｏ がＯの区間では、積分器８２の出力
データの極性が反転されない。したがって、この極性反
転回路８７から出力されるアドレスは、第８図Ａにおい
て実線で示すように、上昇及び下降を交互に繰り返す。
に、その出力が０．１．２ ・と上昇し、＋７即ち（０
１１１）となると、第８図へにおＶ′−て破線で示すよ
うに、積分器８２の出力が−７即ち（１０（１１）に反
転し、以後、−６，−５，−４・と上昇する。そして、
−１即ち（１１，１１＞の次に（ｏｏｏｏ）となる。し
たがって、積分器８２の出力データの最」１位ピノ１−
ｘｏ は、第８図Ｂに示すように変化する。この最上位
ビア ｌ−ｘＯが１の区間では、極性反転回路８７によ
って、積分器８２の出力データの極性が反転され、最」
−位ビツＩ−Ｘｏ がＯの区間では、積分器８２の出力
データの極性が反転されない。したがって、この極性反
転回路８７から出力されるアドレスは、第８図Ａにおい
て実線で示すように、上昇及び下降を交互に繰り返す。
第８図Ｂに示す最：」１位ビットＸ。がフリツプフロツ
プ８９に供給さｉることによって、第８図Ｃに示す制御
信号ＰＩ が形成される。この制御信号ＰＩ が１の区
間では、極性反転回路８８によって、ＲＯＭ８１からの
読出しデータの極性が反転される。
プ８９に供給さｉることによって、第８図Ｃに示す制御
信号ＰＩ が形成される。この制御信号ＰＩ が１の区
間では、極性反転回路８８によって、ＲＯＭ８１からの
読出しデータの極性が反転される。
−例として、積分器８２に決する定数人力ｂ（＝ ａｋ
）を３とすると、第７図において、白いドラ１−で示
すように、ＲＯＭ８１からＳ１＋ Ｓ２＋ Ｓ３＋Ｓ４
． Ｓ５． Ｓ６ ・・の順序でデータが読出され、第
９図に示すように変化する正弦波データが極性反転回路
８８から取り出される。この正弦波の周波数は、サンプ
リングクロックの周波数をｆｓ とすると、（３ＴｆＳ
）として表わされる。したがって、係数器８４に供給さ
れる入力データとして、輝度信号又は線順次化色信号を
供給することで、ＦＭ変調出力を得ることができる。
）を３とすると、第７図において、白いドラ１−で示
すように、ＲＯＭ８１からＳ１＋ Ｓ２＋ Ｓ３＋Ｓ４
． Ｓ５． Ｓ６ ・・の順序でデータが読出され、第
９図に示すように変化する正弦波データが極性反転回路
８８から取り出される。この正弦波の周波数は、サンプ
リングクロックの周波数をｆｓ とすると、（３ＴｆＳ
）として表わされる。したがって、係数器８４に供給さ
れる入力データとして、輝度信号又は線順次化色信号を
供給することで、ＦＭ変調出力を得ることができる。
」二連の実施例と異なり、第１０図に示すように、ＲＯ
Ｍに正弦波データの正の半周期のデータを記憶するよう
にしても良い。また、 ＲＯＭには、正極性に限らず、
負極性のデータを記憶するようにしても良い。また、こ
の発明は、正弦波以外の余弦波。
Ｍに正弦波データの正の半周期のデータを記憶するよう
にしても良い。また、 ＲＯＭには、正極性に限らず、
負極性のデータを記憶するようにしても良い。また、こ
の発明は、正弦波以外の余弦波。
５ｉｎ２ 波、ｃｏ５２波などの周期的なディジタルデ
ータの発生回路にも適用することができる。更に、メモ
リとして、ＲＡＭを用い、このＲＡＭにマイクロプロセ
ッサなどにより演算された所定のデータを書き込むよう
にしても良い。
ータの発生回路にも適用することができる。更に、メモ
リとして、ＲＡＭを用い、このＲＡＭにマイクロプロセ
ッサなどにより演算された所定のデータを書き込むよう
にしても良い。
［発明の効果−１
この発明に依れば、アナログのＶＣＯ（電圧制御発振器
）と同様の機能を有するディジタル信号発生回路を実現
することができ、温度変化、経年変化の影響が小さくて
安定且つＩＣ化に好適な構成とできる。
）と同様の機能を有するディジタル信号発生回路を実現
することができ、温度変化、経年変化の影響が小さくて
安定且つＩＣ化に好適な構成とできる。
この発明は、メモリのアドレスを２ｎ個としているので
、このメモリのアドレスを発生する積分器の構成を簡単
なものとできる。然も、この発明では、積分器の出力の
極性反転成いはメモリからの読出しデータの極性反転を
制御する信号を容易に形成できる。この発明と異なり、
メモリのアドレスが２ｎ 個でないと、積分器の出力デ
ータが所定（ｉ７．ｉに達したことを検出する比較回路
が必要となり、回路構成の複雑化のみならず、動作速度
が低下する。この発明に依れば、かかる問題点を生ぜず
、ディジタルビデオ信号のような高いサンプリングレー
トのデータの処理を行なうことができる。
、このメモリのアドレスを発生する積分器の構成を簡単
なものとできる。然も、この発明では、積分器の出力の
極性反転成いはメモリからの読出しデータの極性反転を
制御する信号を容易に形成できる。この発明と異なり、
メモリのアドレスが２ｎ 個でないと、積分器の出力デ
ータが所定（ｉ７．ｉに達したことを検出する比較回路
が必要となり、回路構成の複雑化のみならず、動作速度
が低下する。この発明に依れば、かかる問題点を生ぜず
、ディジタルビデオ信号のような高いサンプリングレー
トのデータの処理を行なうことができる。
第１図はこの発明を適用することができるカラービデオ
信号の記録再生装置の一例のブロック図、第２図はこの
発明の一実施例のブロック図、第３図及び第４図はこの
発明の一実施例の動作説明に用いる路線図、第５図はこ
の発明の他の実施例のブロック図、第６図はこの発明の
他の実施例の一部のブＯツク図、第７図、第８図及び第
９図はこの発明の他の実施例の動作説明に用いる路線図
、第１０図はこの発明の更に他の実施例の説明に用いる
路線図である。 １ ・ 磁気ヘット、２ ・ ＮＴＳＣ複合カラービデ
オ信号の入力端子、３３ ・・−・・クロンク発生回路
、３５ ディジタルカラーデコーダ、４３．４４ ・・
・ディジタルＦＭ 変調器、８１・・・ＲＯＭ、 ８２
・・・・積分器、８４ ・係数器、８６．８７・・−
・・極性反転回路。 代理人 杉 浦 正 知
信号の記録再生装置の一例のブロック図、第２図はこの
発明の一実施例のブロック図、第３図及び第４図はこの
発明の一実施例の動作説明に用いる路線図、第５図はこ
の発明の他の実施例のブロック図、第６図はこの発明の
他の実施例の一部のブＯツク図、第７図、第８図及び第
９図はこの発明の他の実施例の動作説明に用いる路線図
、第１０図はこの発明の更に他の実施例の説明に用いる
路線図である。 １ ・ 磁気ヘット、２ ・ ＮＴＳＣ複合カラービデ
オ信号の入力端子、３３ ・・−・・クロンク発生回路
、３５ ディジタルカラーデコーダ、４３．４４ ・・
・ディジタルＦＭ 変調器、８１・・・ＲＯＭ、 ８２
・・・・積分器、８４ ・係数器、８６．８７・・−
・・極性反転回路。 代理人 杉 浦 正 知
Claims (2)
- （１） 周期的な値の変化を有するディジタル信号を発
生するディジタル信号発生回路において、２ 個のアド
レスに」１記ディジタル信号の１周期のデータが貯えら
れているメモリと、可変な値のディジタル制御入力が供
給され、このディジクル制御入力に応じた所定数の間隔
でステップ的に変化する上記メモリに対するアドレスを
生成するアドレス生成回路とを備えたことを特徴とする
ディジタル信号発生回路。 - （２） 周期的な値の変化を有するディジタル信号を発
生するディジタル信号発生回路において、２ｎ 個のア
ドレスに上記ディジタル信号の１周期の一部のデータが
貯えられているメモリと、可変な値のディジクル制御入
力が供給され、このライジタル制御入力に応じた所定数
の間隔でステップ的に変化する−１−記メモリに対する
アドレスを生成するアドレス生成回路と、上記アドレス
生成回路からのアドレスが２ｎ以上になる時に検出信号
を発生する検出回路と、上記メモリのアドレス及び上記
メモリの読出し出力の少なくとも一方を上記検出信号に
より極性反転させる反転制御回路とを備えたことを特徴
とするディジタル信号発生回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58187973A JP2785821B2 (ja) | 1983-10-07 | 1983-10-07 | デイジタル信号発生回路 |
| GB08424312A GB2148061B (en) | 1983-10-07 | 1984-09-26 | Signal generators using digital memories |
| CA000464397A CA1269751A (en) | 1983-10-07 | 1984-10-01 | Signal generator using digital memory |
| US06/656,226 US4701871A (en) | 1983-10-07 | 1984-10-01 | Signal generator using digital memory |
| DE19843436646 DE3436646A1 (de) | 1983-10-07 | 1984-10-05 | Signalgenerator mit einem digitalen speicher |
| NL8403061A NL8403061A (nl) | 1983-10-07 | 1984-10-08 | Signaalgenerator met een digitaal geheugen. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58187973A JP2785821B2 (ja) | 1983-10-07 | 1983-10-07 | デイジタル信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6080384A true JPS6080384A (ja) | 1985-05-08 |
| JP2785821B2 JP2785821B2 (ja) | 1998-08-13 |
Family
ID=16215381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58187973A Expired - Lifetime JP2785821B2 (ja) | 1983-10-07 | 1983-10-07 | デイジタル信号発生回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4701871A (ja) |
| JP (1) | JP2785821B2 (ja) |
| CA (1) | CA1269751A (ja) |
| DE (1) | DE3436646A1 (ja) |
| GB (1) | GB2148061B (ja) |
| NL (1) | NL8403061A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6253091A (ja) * | 1985-09-02 | 1987-03-07 | Hitachi Ltd | デイジタルテレビ受信機 |
| JPS6381520A (ja) * | 1986-09-25 | 1988-04-12 | Pentel Kk | 座標信号検出装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5060179A (en) * | 1989-11-14 | 1991-10-22 | Roland Corporation | Mathematical function-generating device for electronic musical instruments |
| US6038578A (en) * | 1990-11-21 | 2000-03-14 | Fogg; Harold T. | Method and system for generating a series of waveform definitions |
| KR0165279B1 (ko) * | 1992-11-27 | 1999-03-20 | 김광호 | 저역변환 색신호 처리장치 |
| US6081623A (en) * | 1995-10-11 | 2000-06-27 | Citrix Systems, Inc. | Method for lossless bandwidth compression of a series of glyphs |
| US6016535A (en) * | 1995-10-11 | 2000-01-18 | Citrix Systems, Inc. | Method for dynamically and efficiently caching objects by subdividing cache memory blocks into equally-sized sub-blocks |
| US6057857A (en) | 1996-06-12 | 2000-05-02 | Citrix Systems, Inc. | Method for the lossless compression of lines in a distributed computer system |
| FR2766288B1 (fr) | 1997-07-15 | 1999-10-01 | Elva Sa | Procede et systeme de transmission sous forme vocale d'une sequence de donnees binaires a partir d'un transducteur piezo-electrique |
| US7127525B2 (en) | 2000-05-26 | 2006-10-24 | Citrix Systems, Inc. | Reducing the amount of graphical line data transmitted via a low bandwidth transport protocol mechanism |
| DE10045547A1 (de) * | 2000-09-14 | 2002-04-04 | Infineon Technologies Ag | Verfahren zur systemunabhängigen digitalen Erzeugung von Mobilkommunikations-Sendesignalen verschiedener Mobilfunkstandards |
| US8423673B2 (en) | 2005-03-14 | 2013-04-16 | Citrix Systems, Inc. | Method and apparatus for updating a graphical display in a distributed processing environment using compression |
| US8171169B2 (en) | 2005-03-14 | 2012-05-01 | Citrix Systems, Inc. | Method and apparatus for updating a graphical display in a distributed processing environment |
| US9178731B2 (en) | 2012-07-11 | 2015-11-03 | Tag-Comm Inc. | Transmission apparatus for a wireless device using delta-sigma modulation |
| US9349029B2 (en) * | 2012-07-11 | 2016-05-24 | Tag-Comm Inc. | Transmission apparatus for a wireless device |
| SG11201702265SA (en) | 2014-09-22 | 2017-04-27 | Drnc Holdings Inc | Transmission apparatus for a wireless device using delta-sigma modulation |
| RU2670389C1 (ru) * | 2018-03-26 | 2018-10-22 | Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Томский государственный университет" (ТГУ, НИ ТГУ) | Цифровой интегратор |
| RU2710990C1 (ru) * | 2019-09-23 | 2020-01-14 | Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Томский государственный университет" (ТГУ, НИ ТГУ) | Цифровой интегратор |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113128A (en) * | 1980-12-29 | 1982-07-14 | Fujitsu Ltd | Generating circuit for digital period signal |
| JPS5864525A (ja) * | 1981-10-14 | 1983-04-16 | Toshiba Corp | 関数発生装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3727037A (en) * | 1971-08-27 | 1973-04-10 | A Zorn | Variable increment digital function generator |
| US3735269A (en) * | 1971-10-29 | 1973-05-22 | Rockland Systems Corp | Digital frequency synthesizer |
| FR2208584A5 (ja) * | 1972-11-29 | 1974-06-21 | Ibm France | |
| FR2286552A1 (fr) * | 1974-09-30 | 1976-04-23 | Roche Bernard | Generateur numerique de signaux du code a multifrequences |
| US4159526A (en) * | 1977-08-08 | 1979-06-26 | Ncr Corporation | Digitally controlled variable frequency oscillator |
| DE2906471A1 (de) * | 1979-02-20 | 1980-08-28 | Siemens Ag | Schaltungsanordnung zur sequentiellen erzeugung der funktionswerte mehrerer schwingungen, deren folgefrequenzen n-fache einer grundschwingung sind |
| JPS55134898A (en) * | 1979-04-05 | 1980-10-21 | Sony Corp | Digital waveform gneration circuit |
| GB2059711B (en) * | 1979-09-12 | 1983-07-20 | British Broadcasting Corp | Digital demodulation or modulation of television chrominance signals |
| JPS59137997A (ja) * | 1983-01-28 | 1984-08-08 | カシオ計算機株式会社 | 波形メモリ読出し方式 |
-
1983
- 1983-10-07 JP JP58187973A patent/JP2785821B2/ja not_active Expired - Lifetime
-
1984
- 1984-09-26 GB GB08424312A patent/GB2148061B/en not_active Expired
- 1984-10-01 US US06/656,226 patent/US4701871A/en not_active Expired - Lifetime
- 1984-10-01 CA CA000464397A patent/CA1269751A/en not_active Expired
- 1984-10-05 DE DE19843436646 patent/DE3436646A1/de not_active Ceased
- 1984-10-08 NL NL8403061A patent/NL8403061A/nl not_active Application Discontinuation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113128A (en) * | 1980-12-29 | 1982-07-14 | Fujitsu Ltd | Generating circuit for digital period signal |
| JPS5864525A (ja) * | 1981-10-14 | 1983-04-16 | Toshiba Corp | 関数発生装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6253091A (ja) * | 1985-09-02 | 1987-03-07 | Hitachi Ltd | デイジタルテレビ受信機 |
| JPS6381520A (ja) * | 1986-09-25 | 1988-04-12 | Pentel Kk | 座標信号検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3436646A1 (de) | 1985-05-02 |
| US4701871A (en) | 1987-10-20 |
| NL8403061A (nl) | 1985-05-01 |
| GB2148061B (en) | 1987-06-03 |
| CA1269751A (en) | 1990-05-29 |
| GB2148061A (en) | 1985-05-22 |
| GB8424312D0 (en) | 1984-10-31 |
| JP2785821B2 (ja) | 1998-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4668988A (en) | Non-linear digital emphasis circuit | |
| JPS6080384A (ja) | デイジタル信号発生回路 | |
| US4725894A (en) | Digital conversion system for a color video signal that is capable of converting an analog composite and an analog component video signal into a digital composite signal and a digital component color signal | |
| US4605953A (en) | Digital PAL color television signal demodulators | |
| JPS6074893A (ja) | デイジタルカラ−デコ−ダ | |
| JPS62143588A (ja) | デイジタルカラ−エンコ−ダ | |
| JPS6080387A (ja) | カラ−ビデオ信号のデイジタル化回路 | |
| JP2563692B2 (ja) | ディジタル処理によるｐａｌ方式映像信号発生装置 | |
| JPS6089188A (ja) | デイジタル色信号の補正回路 | |
| JPH0552719B2 (ja) | ||
| JPH02301290A (ja) | 色信号処理装置 | |
| JPH02301288A (ja) | 色信号処理装置 | |
| JPS60239192A (ja) | Ｆｍ信号発生装置 | |
| JPS61240794A (ja) | クロマ信号の時間軸反転方法及びその回路 | |
| JPH02288577A (ja) | 周波数変換回路 | |
| JP2568762B2 (ja) | カラービデオ信号のエラー修整器 | |
| JPS62266903A (ja) | デイジタルｆｍ変調方式 | |
| JPS628693A (ja) | 画像信号記録装置 | |
| JPH0449786A (ja) | 磁気記録再生装置 | |
| JPH10191372A (ja) | カラー映像信号合成装置の副搬送波生成回路 | |
| JPH02301289A (ja) | 色信号処理装置 | |
| JPS61172496A (ja) | フイ−ルドメモリ装置 | |
| JPH0783498B2 (ja) | ドロツプアウト処理回路 | |
| JPH0311894A (ja) | Ｐａｌ方式磁気記録再生装置 | |
| JPH02192288A (ja) | クロマ信号記憶回路 |