JPS6083141A - マイクロプロセツサ - Google Patents
マイクロプロセツサInfo
- Publication number
- JPS6083141A JPS6083141A JP58191842A JP19184283A JPS6083141A JP S6083141 A JPS6083141 A JP S6083141A JP 58191842 A JP58191842 A JP 58191842A JP 19184283 A JP19184283 A JP 19184283A JP S6083141 A JPS6083141 A JP S6083141A
- Authority
- JP
- Japan
- Prior art keywords
- read
- control memory
- control
- outside
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
- G06F9/267—Microinstruction selection based on results of processing by instruction selection on output of storage
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、内部に制御記憶を備えるマイクロプログラム
形式のマイクロプロセッサに関する・従来、マイクロプ
ロセッサの制御記憶は、読み出し専用メモリーで記憶さ
れていたため、内容が固定であシ、外部から与えられた
命令によってマイクロプロセッサは特定の一つの動作し
かすることができなかった。
形式のマイクロプロセッサに関する・従来、マイクロプ
ロセッサの制御記憶は、読み出し専用メモリーで記憶さ
れていたため、内容が固定であシ、外部から与えられた
命令によってマイクロプロセッサは特定の一つの動作し
かすることができなかった。
第１図は、従来の制御記憶を内蔵したマイクロプロセッ
サの構成例を示す内部ブロック図である。
サの構成例を示す内部ブロック図である。
ｌは制御記憶部、２はマイクロプログラムの制御回路、
３は外部から与えられた命令を保持する命令レジスタ、
４は外部に出力するアドレス情報を保持するアドレスレ
ジスタ、５はレジスタ群、６は演算回路である。
３は外部から与えられた命令を保持する命令レジスタ、
４は外部に出力するアドレス情報を保持するアドレスレ
ジスタ、５はレジスタ群、６は演算回路である。
制御回路２は、最初、外部の装置から命令１読み出し、
この命令全命令レジスタ３に格納するためのマイクロプ
ログラムを動作させるため、マイクひ゛命令アドレス情
報８ｔ−出力する。制御記憶部ｌの出力である制御信号
ｌＯは、マイクロプログラムによシ適当に出力され、外
部から読み出された命令を命令レジスタ３に格納する＠
その後、制御回路２は、命令レジスタ３に保持されてい
る命令ごとにある定まったマイクロ命令アドレス情報８
を出力し、レジスタ群５、演算回路６等を適当に制御し
ながら各命令の動作を行なう。この場合ある命令に対し
、制御回路２から出力されるマイクロ命令アドレス情報
８は一定でｓｂ、制御記憶ｌの内容も固定であるため、
ある１つの命令に対するマイクロプロセッサの動作社、
ある固定されたものになる。このため、従来のマイクロ
プロセッサは一つの・固定された命令セットしか実行で
きず・異なった機種のプログラムが使用゛できないとい
った欠点があった。
この命令全命令レジスタ３に格納するためのマイクロプ
ログラムを動作させるため、マイクひ゛命令アドレス情
報８ｔ−出力する。制御記憶部ｌの出力である制御信号
ｌＯは、マイクロプログラムによシ適当に出力され、外
部から読み出された命令を命令レジスタ３に格納する＠
その後、制御回路２は、命令レジスタ３に保持されてい
る命令ごとにある定まったマイクロ命令アドレス情報８
を出力し、レジスタ群５、演算回路６等を適当に制御し
ながら各命令の動作を行なう。この場合ある命令に対し
、制御回路２から出力されるマイクロ命令アドレス情報
８は一定でｓｂ、制御記憶ｌの内容も固定であるため、
ある１つの命令に対するマイクロプロセッサの動作社、
ある固定されたものになる。このため、従来のマイクロ
プロセッサは一つの・固定された命令セットしか実行で
きず・異なった機種のプログラムが使用゛できないとい
った欠点があった。
本発明の目的は、このような欠点を除去し、複数の命令
セラトラ実行可能なマイクロプロセッサ全提供すること
である◎ この目的を達成するために、本発明によるマイクロプロ
セッサは読み出し専用の制御記憶部と、読み出し、書き
込みの両方を可能とし九制御記憶部及びこの読み出し、
書き込みの可能な制御記憶部に対し、外部から情報を転
送する手段を備えることにより構成される。
セラトラ実行可能なマイクロプロセッサ全提供すること
である◎ この目的を達成するために、本発明によるマイクロプロ
セッサは読み出し専用の制御記憶部と、読み出し、書き
込みの両方を可能とし九制御記憶部及びこの読み出し、
書き込みの可能な制御記憶部に対し、外部から情報を転
送する手段を備えることにより構成される。
次に、図面を参照して本発明をより詳細に説明する。第
２図社、本発明のマイクロプロセッサの一実施例を示す
内部部分ブロック図であシ、】は読み出し専用の制御記
憶部、２はマイクロプログラムの制御回路、３は外部か
ら読み出された命令を保持する命令レジスタ、１１は読
み出し、書き込みを可能とした制御記憶部でデータバス
９とも接続されている。１２は、制御記憶部１１に情報
を書き込む時にアドレス情報を与えるためのカウンタ、
１３はカウンタ１２の出力１５と、制御回路２から出力
されるマイクロ命令アドレス情報を切替えるためのマル
チプレクサで、書き込みを行なうための制御信号１８に
よシ切シ替えられるａ１４は、制御記憶部ｌの出力１６
制御記憶部１１の出力１７’ｅ切シ替えるためのマルチ
プレクサで、制御回路２の出力信号１９によυ切〕替え
られ、制御信号１８及び制御信号ｌＯに伝えられる。そ
の他の部分は、第１図の従来のマイクロプロセッサと同
様である。
２図社、本発明のマイクロプロセッサの一実施例を示す
内部部分ブロック図であシ、】は読み出し専用の制御記
憶部、２はマイクロプログラムの制御回路、３は外部か
ら読み出された命令を保持する命令レジスタ、１１は読
み出し、書き込みを可能とした制御記憶部でデータバス
９とも接続されている。１２は、制御記憶部１１に情報
を書き込む時にアドレス情報を与えるためのカウンタ、
１３はカウンタ１２の出力１５と、制御回路２から出力
されるマイクロ命令アドレス情報を切替えるためのマル
チプレクサで、書き込みを行なうための制御信号１８に
よシ切シ替えられるａ１４は、制御記憶部ｌの出力１６
制御記憶部１１の出力１７’ｅ切シ替えるためのマルチ
プレクサで、制御回路２の出力信号１９によυ切〕替え
られ、制御信号１８及び制御信号ｌＯに伝えられる。そ
の他の部分は、第１図の従来のマイクロプロセッサと同
様である。
このような構成とすれば、マルチプレクサ】４を制御記
憶部ｌ側にした状態で制御信号１０及び１８を適当に出
力することによシ、制御記憶部１１に外部からの情報を
書き込むことが可能となる。このような構成となったマ
イクロプロセッサにおいて、制御記憶部ｌの円には、外
部から情報を読み出し、制御記憶部】１へ書き込、んだ
後、マルチプレクサ１４を制御記憶部１１側に切替える
ようなマイクロプログラムを構成しておけば、外部から
読み込んだ情報を制御記憶としてマイクロプロセッサが
動作することになシ、外部から与える情報を適当に変更
することによシ、命令レジスタ３の内容が同一でも異な
った動作を行なわせることが可能となる。また、プログ
ラム実行の途中で制御記憶を書き込みたい場合には、制
御記憶部ｌを動作させるようなマイクロプログラムをあ
らかじめ、外部から与えておけばよい０
憶部ｌ側にした状態で制御信号１０及び１８を適当に出
力することによシ、制御記憶部１１に外部からの情報を
書き込むことが可能となる。このような構成となったマ
イクロプロセッサにおいて、制御記憶部ｌの円には、外
部から情報を読み出し、制御記憶部】１へ書き込、んだ
後、マルチプレクサ１４を制御記憶部１１側に切替える
ようなマイクロプログラムを構成しておけば、外部から
読み込んだ情報を制御記憶としてマイクロプロセッサが
動作することになシ、外部から与える情報を適当に変更
することによシ、命令レジスタ３の内容が同一でも異な
った動作を行なわせることが可能となる。また、プログ
ラム実行の途中で制御記憶を書き込みたい場合には、制
御記憶部ｌを動作させるようなマイクロプログラムをあ
らかじめ、外部から与えておけばよい０
第１図は従来のマイクロプロセッサの内部ブロック図、
第２図は本発明の一実施例による内部ブロック図である
◎ １・・・・・・読み出し専用制御記憶部、２・・・・・
・マイクロプログラム制御回路、３・・・・・・命令レ
ジスタ、４・・・・・・アドレスレジスタ、５・・・・
・・レジスタ群、６・・・・・・演算回路、７・・・・
・・命令レジスタ出力信号、８・・・・・・マイクロ命
令アドレス情報、９・・・・・・データバス、１０・・
・・・・制御信号、１１・曲・読み出し、書き込み可能
な制御記憶部、１２・・団・カウンタ、１３・１４・・
・・・・マルチプレクサ、１５・・・・・・書き込みア
ドレス情報、１６．１７・・団・制御記憶出力、１８・
・・・・・書き込み信号、１９・・・・・・制御記憶部
ｌ側え信号、２０・・・・・・マルチプレクサ出力。 ｈ ｆ 図 わ ？ 図
第２図は本発明の一実施例による内部ブロック図である
◎ １・・・・・・読み出し専用制御記憶部、２・・・・・
・マイクロプログラム制御回路、３・・・・・・命令レ
ジスタ、４・・・・・・アドレスレジスタ、５・・・・
・・レジスタ群、６・・・・・・演算回路、７・・・・
・・命令レジスタ出力信号、８・・・・・・マイクロ命
令アドレス情報、９・・・・・・データバス、１０・・
・・・・制御信号、１１・曲・読み出し、書き込み可能
な制御記憶部、１２・・団・カウンタ、１３・１４・・
・・・・マルチプレクサ、１５・・・・・・書き込みア
ドレス情報、１６．１７・・団・制御記憶出力、１８・
・・・・・書き込み信号、１９・・・・・・制御記憶部
ｌ側え信号、２０・・・・・・マルチプレクサ出力。 ｈ ｆ 図 わ ？ 図
Claims (1)
- 読み出し専用の制御記憶部と、読み出し書き込みを可能
とした制御記憶部と、この読み出し書き込み可能な制御
記憶に対し、外部から情報を転送する手段とを備えるこ
とを特徴とするマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58191842A JPS6083141A (ja) | 1983-10-14 | 1983-10-14 | マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58191842A JPS6083141A (ja) | 1983-10-14 | 1983-10-14 | マイクロプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6083141A true JPS6083141A (ja) | 1985-05-11 |
Family
ID=16281420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58191842A Pending JPS6083141A (ja) | 1983-10-14 | 1983-10-14 | マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6083141A (ja) |
-
1983
- 1983-10-14 JP JP58191842A patent/JPS6083141A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5933553U (ja) | プロセツサ | |
| US5018098A (en) | Data transfer controlling apparatus for direct memory access | |
| JPS5917458B2 (ja) | 情報処理方式内のマイクロプログラムを記録し遂行する方法と装置 | |
| JPH0218729B2 (ja) | ||
| JPH0222413B2 (ja) | ||
| JP2731618B2 (ja) | エミュレータ | |
| JPS6218934B2 (ja) | ||
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPH0155504B2 (ja) | ||
| JPH0778730B2 (ja) | 情報処理装置 | |
| JPH0561659B2 (ja) | ||
| JPH0239812B2 (ja) | ||
| JPS6226729B2 (ja) | ||
| JPS638937A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS59173822A (ja) | バスモニタシステム | |
| JPS6146857B2 (ja) | ||
| JPS6250854B2 (ja) | ||
| JPS6051735B2 (ja) | 中央処理装置 | |
| JPS62221030A (ja) | マイクロプログラム制御方式 | |
| JPH02183330A (ja) | データ処理装置 | |
| JPS59116856A (ja) | マイクロプログラム制御デ−タ処理方式 | |
| JPS59231651A (ja) | マイクロプログラム制御型デ−タ処理装置 | |
| JPH0738156B2 (ja) | マイクロ命令制御装置 | |
| JP2000056991A (ja) | マルチタスク機能を備えたマイクロコンピュ―タプログラマブルコントロ―ラ及びその制御方法 | |
| JPS5932044A (ja) | 多重マイクロプログラム制御装置 |