JPS6083298A - 消去可能読出し専用記憶素子 - Google Patents
消去可能読出し専用記憶素子Info
- Publication number
- JPS6083298A JPS6083298A JP58191617A JP19161783A JPS6083298A JP S6083298 A JPS6083298 A JP S6083298A JP 58191617 A JP58191617 A JP 58191617A JP 19161783 A JP19161783 A JP 19161783A JP S6083298 A JPS6083298 A JP S6083298A
- Authority
- JP
- Japan
- Prior art keywords
- storage area
- standard
- memory cell
- cell array
- additional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（２１）発明の技術分野
本発明は齋替え可能の読出し専用記憶素子（Ｅ−ＦＲＯ
Ｍ）の改良に関する。
Ｍ）の改良に関する。
（ｂｌ 技術の背景
ｌｌＰＲＯＭは胱出し専用記憶素子（ＲＯＭ）の動作電
源をオフとしても記憶する情報を損失することなく繰返
し固定記憶素子として使用出来る他、一旦記憶したデー
タを消去するに規定景の紫外線照射お↓びデータ書込み
に通常の動作用電源５ボルト（Ｖ）とは異なる高電圧例
えば２０〜３０Ｖによる駆動手段を８鼎とするが、同一
記憶内容のＲＯＭを大量に使用する場合には問題となら
ない注文イエ様品におけるマスク代金や初期ロットの納
期に対するマスク式ＲＯＭの弱点を細う手段として一記
憶内容当りのロット個舷が少い場合に用いる品種と゛し
て誉替え機能をもつ第１図のＮｉＯ８によるフローテン
グアバランシェ（ＦＡＭＯ８）構造によりメモリセルを
実現したＥＰＲＯＭが賞用されている。
源をオフとしても記憶する情報を損失することなく繰返
し固定記憶素子として使用出来る他、一旦記憶したデー
タを消去するに規定景の紫外線照射お↓びデータ書込み
に通常の動作用電源５ボルト（Ｖ）とは異なる高電圧例
えば２０〜３０Ｖによる駆動手段を８鼎とするが、同一
記憶内容のＲＯＭを大量に使用する場合には問題となら
ない注文イエ様品におけるマスク代金や初期ロットの納
期に対するマスク式ＲＯＭの弱点を細う手段として一記
憶内容当りのロット個舷が少い場合に用いる品種と゛し
て誉替え機能をもつ第１図のＮｉＯ８によるフローテン
グアバランシェ（ＦＡＭＯ８）構造によりメモリセルを
実現したＥＰＲＯＭが賞用されている。
１ｃｉｌ 従来技術と問題点
ａ＋！ ２図は従来における消去可能読出し専用記憶素
子（ＥＰＲＯＭ）のブロック図を示す。１はメモリセル
アレイ、２はカラムゲート、３は出力バッファ、４はロ
ウデコーダ、５はカラムデコーダ、６は制御回路、Ａａ
−にはアドレス入力端子、１１０ｏ〜ｍ、−１はデータ
入出力端子、Ｃ８はチップセシタト悟号端子、ＯＥはア
ウトイネーブル端子、ＰＧＭは書込みイネーブル娼子、
Ｖｃｃは動作電圧入力螺子、Ｖｐｐは書込み電圧入力甥
子およびＧＮＤは接地端子である１、 近年半導体素子特にメモリ素子は集積技術の発達に伴い
大容量化され、従来１６キロビツト（Ｋｂ）〜３２ｋｂ
レベルであったＦ ＡＭＯＳによるＥ）’ＲＯＭも近年
６４ｋｂから更に２５６ｋｂ容量品が提供されるように
なった。ＦＡＭＯ８によるＥＰＲＯＭけその構造上初期
および消去状態はオフによるオール”１″として’ｏ”
ｉｔｕ込む形で提供されるが大容量化に従ってその消去
および書込み時間が増加するので効率の良い処理手段が
期待されている。通常紫外線を照射して行う該ＥＰＲＯ
Ｍにおける書込データの消去は最小必要量の７ワツト秒
／平方センチメートル（Ｗ Ｓ ／ｒ、ｒＡ ）で充分
であるが個片のバラツキを充分にカバー−ｊ″るには例
えば１５ ＷＳ Ａｙｌ ’に適用する。個片によって
はその１７２以下の照射量で周込データの消去が実現す
るので容易に短縮出来るが個片相互１すよび同一個片に
おいてもメモリセルイ好にその電極や半導体形成におけ
る層構成膜厚寸法のバラツキを伴うのでＥＰＲＯＭ＋７
）個片毎に書込データ消去の紫外綴照合量を８波最小点
に設定することは困難であった。
子（ＥＰＲＯＭ）のブロック図を示す。１はメモリセル
アレイ、２はカラムゲート、３は出力バッファ、４はロ
ウデコーダ、５はカラムデコーダ、６は制御回路、Ａａ
−にはアドレス入力端子、１１０ｏ〜ｍ、−１はデータ
入出力端子、Ｃ８はチップセシタト悟号端子、ＯＥはア
ウトイネーブル端子、ＰＧＭは書込みイネーブル娼子、
Ｖｃｃは動作電圧入力螺子、Ｖｐｐは書込み電圧入力甥
子およびＧＮＤは接地端子である１、 近年半導体素子特にメモリ素子は集積技術の発達に伴い
大容量化され、従来１６キロビツト（Ｋｂ）〜３２ｋｂ
レベルであったＦ ＡＭＯＳによるＥ）’ＲＯＭも近年
６４ｋｂから更に２５６ｋｂ容量品が提供されるように
なった。ＦＡＭＯ８によるＥＰＲＯＭけその構造上初期
および消去状態はオフによるオール”１″として’ｏ”
ｉｔｕ込む形で提供されるが大容量化に従ってその消去
および書込み時間が増加するので効率の良い処理手段が
期待されている。通常紫外線を照射して行う該ＥＰＲＯ
Ｍにおける書込データの消去は最小必要量の７ワツト秒
／平方センチメートル（Ｗ Ｓ ／ｒ、ｒＡ ）で充分
であるが個片のバラツキを充分にカバー−ｊ″るには例
えば１５ ＷＳ Ａｙｌ ’に適用する。個片によって
はその１７２以下の照射量で周込データの消去が実現す
るので容易に短縮出来るが個片相互１すよび同一個片に
おいてもメモリセルイ好にその電極や半導体形成におけ
る層構成膜厚寸法のバラツキを伴うのでＥＰＲＯＭ＋７
）個片毎に書込データ消去の紫外綴照合量を８波最小点
に設定することは困難であった。
ｆｄ＋ 発明の目的
本発明の目的は従来におけるＦＡＭＯ８によるＥＰＲＯ
Ｍの書込データ消去において紫外線照射における一括規
定針照射と異なり、個片毎に付加したモニタ用小容辻記
憶領域のビットデータを監視しつ＼行う紫外線照射によ
って書込みデータ消去における８閲最小限の照射量検出
を可能とするＥ’−ＰＲＯ，Ｍｋ提供［７ようとするも
のである。。
Ｍの書込データ消去において紫外線照射における一括規
定針照射と異なり、個片毎に付加したモニタ用小容辻記
憶領域のビットデータを監視しつ＼行う紫外線照射によ
って書込みデータ消去における８閲最小限の照射量検出
を可能とするＥ’−ＰＲＯ，Ｍｋ提供［７ようとするも
のである。。
ｔｅｌ 発明の（１ケ成
この目的は、少数のワードおよびビットにメモリセルを
西ｉ’、 ／ｙｌｌ ｌ 、フローテングアパランシイ
咋１；入１杉ＭＯ８（ＦＡＭＯ８ＨＣより構成する消去
可能の読出し専用素子において、標準書込み電圧と標準
動作電圧の組合せによりビットデータを書込み、標準動
作電圧供給下で読出し動作を行い、規定景の紫外線照射
による書込データ消去特性を有するメモリセルプレイと
そのアドレス制御手段よりなるｎワード×ｍピットの標
準記憶領域ならびに該標準記憶領域のビット線と共通の
ビット線を有し、標準書込み電圧と高動作電圧の組合せ
によりビットデータを書込み、高動作電圧供給下で読出
し動作を行い、規定＋α預の紫外線照射による書込デー
タ消去特性を有する付加メモリセルアレイとそのワード
アドレス制御手段よりなる単数または複数ワード×ｍピ
ットの付加記憶領域を有し、付加記憶領域書込モード時
における高動作電圧の印加によって活性化される付加記
憶領域のワードアドレス制御手段は標準記憶領域のアド
レス制御手段に印加されるワードアドレス信号の一部を
並列に共通受信して付加記憶領域のワードアドレスを選
択すると共に該高動作１６圧の印加を検出して標準記憶
領域のアドレス制御手段Ｋｉ−ける信号送出を抑止する
機能をＡ１箱し、標準書込モードにおいて読出し専用系
子ライタより標準記憶領域のアドレス制御手段にブータ
ラ・・よびアドレスを印加して書込むと共に、付加書込
モードにおいて該ライタにより標準記憶領域のアドレス
制御手段にデータおよびア）パレスをならびに付加記１
．な領域のワードアドレス制御］・段にＡ’ｊｈ ’Ｌ
ＩＪ作電圧を印加して任意のデータ金付加配憶領域に沓
込み、標準および付加１ｉＵ２憶領域全同−強度の紫外
１％８！照射により行う書込データ消去において令」刀
Ｏｎ己憶領舅るをアクセスしつ−１）娯射全実行し消去
効果７Ｃ確認することｑ ＩＩ￥倣とする消去可能読出
し専用ｊｊＬｌｘＩ素子を提供すること１・こまって達
成することが出来る。
西ｉ’、 ／ｙｌｌ ｌ 、フローテングアパランシイ
咋１；入１杉ＭＯ８（ＦＡＭＯ８ＨＣより構成する消去
可能の読出し専用素子において、標準書込み電圧と標準
動作電圧の組合せによりビットデータを書込み、標準動
作電圧供給下で読出し動作を行い、規定景の紫外線照射
による書込データ消去特性を有するメモリセルプレイと
そのアドレス制御手段よりなるｎワード×ｍピットの標
準記憶領域ならびに該標準記憶領域のビット線と共通の
ビット線を有し、標準書込み電圧と高動作電圧の組合せ
によりビットデータを書込み、高動作電圧供給下で読出
し動作を行い、規定＋α預の紫外線照射による書込デー
タ消去特性を有する付加メモリセルアレイとそのワード
アドレス制御手段よりなる単数または複数ワード×ｍピ
ットの付加記憶領域を有し、付加記憶領域書込モード時
における高動作電圧の印加によって活性化される付加記
憶領域のワードアドレス制御手段は標準記憶領域のアド
レス制御手段に印加されるワードアドレス信号の一部を
並列に共通受信して付加記憶領域のワードアドレスを選
択すると共に該高動作１６圧の印加を検出して標準記憶
領域のアドレス制御手段Ｋｉ−ける信号送出を抑止する
機能をＡ１箱し、標準書込モードにおいて読出し専用系
子ライタより標準記憶領域のアドレス制御手段にブータ
ラ・・よびアドレスを印加して書込むと共に、付加書込
モードにおいて該ライタにより標準記憶領域のアドレス
制御手段にデータおよびア）パレスをならびに付加記１
．な領域のワードアドレス制御］・段にＡ’ｊｈ ’Ｌ
ＩＪ作電圧を印加して任意のデータ金付加配憶領域に沓
込み、標準および付加１ｉＵ２憶領域全同−強度の紫外
１％８！照射により行う書込データ消去において令」刀
Ｏｎ己憶領舅るをアクセスしつ−１）娯射全実行し消去
効果７Ｃ確認することｑ ＩＩ￥倣とする消去可能読出
し専用ｊｊＬｌｘＩ素子を提供すること１・こまって達
成することが出来る。
ｆｆｌ 発明の実施例
以下図面り該照しつ＼本発明の一実施例について説明す
る。第３Ｖは本発明の一実施例における消去可能読出し
専用素子のプロ、り図を称す。図に分いて１はメモリセ
ルアレイ、２はカラムゲート、３は化７］バッファ、４
ａはローデコーダ、５はカラムゲート、６は制御回路、
７は付加メモリセルアレイ、８は付加制御回路、８０は
演↑γｊ屑幅器、Ａ ａ −ｋ １１．ｔアドレス入力
端子、１１０ｏ −ｒｎ、−１はデータ入出力端子、Ｃ
３ｌｌ−ｉチ′ツブセレクト瑞子、ＯＥけアウトイネー
ブル端子、ＰＧＭｉｊｌ々込み−ｆネーブル端子、ＶＣ
Ｃは動作電圧入力端子、■ＰＰは書込み１ら圧入力端子
、ＧＮＤＩ−、、ｌ：接地人力舖ａ子およびＶＨｙｕＪ
高動作電圧入力端子である。図の枯り！Ｚ部材およびｉ
４ ：Ｆ記号を示す符シじ・で従来のそれと共通の符号
を有するものは従来の構成部材および端子とそれぞれ共
通である。ロウデコ−４゛４ａは従来のロウデコーダ４
０機能に加え、新設のけ加制御回路８からのＶＨｎｌ＃
Ｊ加に伴って受１ｇする抑止１８号に従ってロウアドレ
スによるツー１’線の選択信号を停止する機１正を備え
ている。付加メモリセルアレイ７はＰワードこメでば１
′＝または少数１ノード（例えば３ワードＸｌｎビツト
）からなりそのメでリセル）；ｌ１ｅＱ示省略したが第
１図の７０−テングゲートとｐ形基板およびコントロー
ルケート間に挿入する５ｉ０２により構成される絶縁層
の１［７，みをメモリセルアレイ１におけるそれよりも
製造工程の処理において部分的に例えば３０チ増の厚み
を有するよう形成してあり、メモリセルアレイ１のセル
がドレイン−ソース間電圧ＶＰＰ例えば２１ポル） （
Ｖ）およびコントロールゲート−ソース間にデータ電圧
ＶＣＣ例えば５ｖによって書込まれるのに対し付加メモ
リセルアレイ７１ｄＶｐｐとコントロールゲート間に高
動作電圧ＶＨＨ例えば１０ Ｖ ｆ凹し、消去に要する
最小紫外線照射量も従来の７ Ｗ Ｓ ／ｃａから］
ＯＷＳ／ｃＪに増加する。そのワード線はロウデコーダ
４ａに印加されるアドレスこ＼ではアドレスＡｋによっ
て選択され、ビット線はメモリセルアレイ］と共通に接
続されカラムデコーダ５カラムゲート２によって制御さ
れ、出ノＪバッフプ３を介してｆ−夕を入出力する。従
って付加メモリセルアレイ７におけるＰワードの選択は
ＶＩＩＨによってイネーブルされる付加制御回路８を介
しアドレスＡｆによって、またｍビットの選択はメモリ
セルアレイ１系と共通である。但し付加制御回路８が幅
器８０がＶｕｕをＶｅｃとの電圧を比較してローデコー
ダ４ａの抑止（ｃｌ ＠ を送出する。以上のように構
成されているので読出し専用素子穆−込器（ＲＯＭライ
タ）は第１表のように制御してメモリセルアレイ１のｎ
Ｘｍビットおよび付加メモリセルアレイのｐｘｍビット
にデータを書込みまた畳込データを読出すことが出来る
。尚表中のＨおよびＬはデータの論理値品レベルに準す
るり１１えは２．４ｖ以上および低レベル０．５ｖ以下
である。才たＸ印はＨまたはＬの倒れでも良い、 手段によりｐＸｍ胱出しモードとして第工表の動作電圧
を印加１一つ＼付加メモリセルアレイ７０出カデータを
監視し、紫外線照射を実行する。即ち読出しデータ、の
中”ｏ”ビットが″′１″ビットになることを例えば読
出しデータの各ビットにおける否定信号の論理和が０″
になる時点で照射を停止するように管理ずればメモリセ
ルアレ（１のＶ↓込みデータは付加メモリセルアレイ７
０ｍ込みデータ消去時点におい・Ｃはバラツキを含め充
分消去されており、従来の規定値照射に比較してＰＲ−
ＯＭ個片の消去特性に対応したきめの細い消去管理が出
来る。尚付加メモリセルアレイ７のｐツー１選択におい
てアドレスＡｋによる一括選択としｉｃが８蟹によって
書込みおよび読出し時のアドレス制御に多少手間がか＼
るがＡｋ＋＋Ａｋ−２・・・と複数アドレスによる選択
によって、異なるワード毎に別のデータを書込んでも良
い。
る。第３Ｖは本発明の一実施例における消去可能読出し
専用素子のプロ、り図を称す。図に分いて１はメモリセ
ルアレイ、２はカラムゲート、３は化７］バッファ、４
ａはローデコーダ、５はカラムゲート、６は制御回路、
７は付加メモリセルアレイ、８は付加制御回路、８０は
演↑γｊ屑幅器、Ａ ａ −ｋ １１．ｔアドレス入力
端子、１１０ｏ −ｒｎ、−１はデータ入出力端子、Ｃ
３ｌｌ−ｉチ′ツブセレクト瑞子、ＯＥけアウトイネー
ブル端子、ＰＧＭｉｊｌ々込み−ｆネーブル端子、ＶＣ
Ｃは動作電圧入力端子、■ＰＰは書込み１ら圧入力端子
、ＧＮＤＩ−、、ｌ：接地人力舖ａ子およびＶＨｙｕＪ
高動作電圧入力端子である。図の枯り！Ｚ部材およびｉ
４ ：Ｆ記号を示す符シじ・で従来のそれと共通の符号
を有するものは従来の構成部材および端子とそれぞれ共
通である。ロウデコ−４゛４ａは従来のロウデコーダ４
０機能に加え、新設のけ加制御回路８からのＶＨｎｌ＃
Ｊ加に伴って受１ｇする抑止１８号に従ってロウアドレ
スによるツー１’線の選択信号を停止する機１正を備え
ている。付加メモリセルアレイ７はＰワードこメでば１
′＝または少数１ノード（例えば３ワードＸｌｎビツト
）からなりそのメでリセル）；ｌ１ｅＱ示省略したが第
１図の７０−テングゲートとｐ形基板およびコントロー
ルケート間に挿入する５ｉ０２により構成される絶縁層
の１［７，みをメモリセルアレイ１におけるそれよりも
製造工程の処理において部分的に例えば３０チ増の厚み
を有するよう形成してあり、メモリセルアレイ１のセル
がドレイン−ソース間電圧ＶＰＰ例えば２１ポル） （
Ｖ）およびコントロールゲート−ソース間にデータ電圧
ＶＣＣ例えば５ｖによって書込まれるのに対し付加メモ
リセルアレイ７１ｄＶｐｐとコントロールゲート間に高
動作電圧ＶＨＨ例えば１０ Ｖ ｆ凹し、消去に要する
最小紫外線照射量も従来の７ Ｗ Ｓ ／ｃａから］
ＯＷＳ／ｃＪに増加する。そのワード線はロウデコーダ
４ａに印加されるアドレスこ＼ではアドレスＡｋによっ
て選択され、ビット線はメモリセルアレイ］と共通に接
続されカラムデコーダ５カラムゲート２によって制御さ
れ、出ノＪバッフプ３を介してｆ−夕を入出力する。従
って付加メモリセルアレイ７におけるＰワードの選択は
ＶＩＩＨによってイネーブルされる付加制御回路８を介
しアドレスＡｆによって、またｍビットの選択はメモリ
セルアレイ１系と共通である。但し付加制御回路８が幅
器８０がＶｕｕをＶｅｃとの電圧を比較してローデコー
ダ４ａの抑止（ｃｌ ＠ を送出する。以上のように構
成されているので読出し専用素子穆−込器（ＲＯＭライ
タ）は第１表のように制御してメモリセルアレイ１のｎ
Ｘｍビットおよび付加メモリセルアレイのｐｘｍビット
にデータを書込みまた畳込データを読出すことが出来る
。尚表中のＨおよびＬはデータの論理値品レベルに準す
るり１１えは２．４ｖ以上および低レベル０．５ｖ以下
である。才たＸ印はＨまたはＬの倒れでも良い、 手段によりｐＸｍ胱出しモードとして第工表の動作電圧
を印加１一つ＼付加メモリセルアレイ７０出カデータを
監視し、紫外線照射を実行する。即ち読出しデータ、の
中”ｏ”ビットが″′１″ビットになることを例えば読
出しデータの各ビットにおける否定信号の論理和が０″
になる時点で照射を停止するように管理ずればメモリセ
ルアレ（１のＶ↓込みデータは付加メモリセルアレイ７
０ｍ込みデータ消去時点におい・Ｃはバラツキを含め充
分消去されており、従来の規定値照射に比較してＰＲ−
ＯＭ個片の消去特性に対応したきめの細い消去管理が出
来る。尚付加メモリセルアレイ７のｐツー１選択におい
てアドレスＡｋによる一括選択としｉｃが８蟹によって
書込みおよび読出し時のアドレス制御に多少手間がか＼
るがＡｋ＋＋Ａｋ−２・・・と複数アドレスによる選択
によって、異なるワード毎に別のデータを書込んでも良
い。
（ｇ＋ 発明の詳細
な説明したように従来のＦ ＲＯＭにおける書込データ
消去に際し予裕をもった規定量の紫外線照射に代り、標
準メモリセルアレイに対し標準メモリセルアレイの最小
紫外線照射量よりも書込みデータ消去により大きい有位
差照射量を８替とする付加メモリセルアレイを設け、該
付加メモリセルアレイの書込みデータ金読出し１ｌｉｌ
Ｊ作によりモニタしつ＼紫外線照射を実行して、標準メ
モリセルアレイの書込みデータ消去全確保する１！込デ
ータ消去を効率良〈実施出来る消去可能読出し専用記憶
素子を提供することが出来る。
消去に際し予裕をもった規定量の紫外線照射に代り、標
準メモリセルアレイに対し標準メモリセルアレイの最小
紫外線照射量よりも書込みデータ消去により大きい有位
差照射量を８替とする付加メモリセルアレイを設け、該
付加メモリセルアレイの書込みデータ金読出し１ｌｉｌ
Ｊ作によりモニタしつ＼紫外線照射を実行して、標準メ
モリセルアレイの書込みデータ消去全確保する１！込デ
ータ消去を効率良〈実施出来る消去可能読出し専用記憶
素子を提供することが出来る。
第１図はＭＯＳによるフローテングアバランシェ（ＦＡ
ＭＯ８）による消去可能読出し専用記憶素子（ＥＰＲＯ
Ｍ）の構造図、第２図は従来における消去可能読出し専
用記憶素子（ＥＰＲＯＭ）のブロック図および第３図は
本発明の一実施例における情夫可能読出し専用記憶素子
（ＥＰＲＯＭ）のブロック図を示す。 図において１はメモリセルアレイ、４，４ａｉｌ′１０
ウデコーダ、５はカラムテコーダ、６はｆｌｉ制御回路
、７は付加メモリセルアレイ、８は付加制御回路お牟１
口 を２閣 ケ醐□ ％・ Ｖ０償−ｌ 婆３ 図
ＭＯ８）による消去可能読出し専用記憶素子（ＥＰＲＯ
Ｍ）の構造図、第２図は従来における消去可能読出し専
用記憶素子（ＥＰＲＯＭ）のブロック図および第３図は
本発明の一実施例における情夫可能読出し専用記憶素子
（ＥＰＲＯＭ）のブロック図を示す。 図において１はメモリセルアレイ、４，４ａｉｌ′１０
ウデコーダ、５はカラムテコーダ、６はｆｌｉ制御回路
、７は付加メモリセルアレイ、８は付加制御回路お牟１
口 を２閣 ケ醐□ ％・ Ｖ０償−ｌ 婆３ 図
Claims (1)
- 複数のワード及びビットにメモリセルを配列しフローテ
ングアバランシュ注入形ＭＯＳ （Ｆ ＡＭＯＳ ）に
より１′１す成する消去可能の読出Ｌ２専用素子におい
て、標準書込み電圧と標準動作電圧の絹合せによりビッ
トデータ企φ込み、標準動作電圧供給下で読出し屯１１
作を行い、ｊ、１１．定量の紫外線照射による書込デー
タ消去特性を有するメモリセルアレイとそのアドレス制
御手段」：りなるｎワードＸｍビットの標準記憶領域な
らびに該ね鵬記憶領域のビット線と共通のビット線を有
し、標準書込み電、圧と高動作電圧の組合せによりビッ
トデータを書込み、高動作型Ｕ：１〜給下で読出し動作
を行い、規定＋α量の紫外線照射によるに４込データ消
去特性を有する付加メモリセルアレイとそのワードアド
レス制御手段よりなる単数または複数ワード×ｍビット
の付加記憶領域を有し、付加記憶領域書込モード時にお
ける高動作電圧の印加によって活性化される付加記憶領
域のワードアドレス制御手段は標準記憶領域のアドレス
制御手段に印加されるワードアドレス信号の一部を並列
に共通受信して付加記憶領域のワードアドレスを選択子
ると共に該高動作′電圧の印加を検出して標準記憶領域
のアドレス制＋Ｂｅ手段における信号送出を抑止する機
能を具備し、標準書込モードにおいて読出し専用素子ラ
イタより標準記憶領域のアドレス制御手段にデータおよ
びアドレスを印加して書込むと共に、付加書込モードに
おいて核ライタにより標準記憶領域のアドレス制御手段
にデータおよびアドレスをならびに付加記憶領域のワー
ドアドレス制御手段に高動作電圧を印加して任意のデー
タを付加記憶・領域に書込み、標準および付加記憶領域
を同一強度の紫外線照射により行う書込データ消去Ｖこ
おいて付加記憶領域をアクセスしつＸ照射を実行し消去
効果を確認することを特徴とする消去可能読出し専用記
憶素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58191617A JPS6083298A (ja) | 1983-10-13 | 1983-10-13 | 消去可能読出し専用記憶素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58191617A JPS6083298A (ja) | 1983-10-13 | 1983-10-13 | 消去可能読出し専用記憶素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6083298A true JPS6083298A (ja) | 1985-05-11 |
Family
ID=16277611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58191617A Pending JPS6083298A (ja) | 1983-10-13 | 1983-10-13 | 消去可能読出し専用記憶素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6083298A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0276396U (ja) * | 1988-11-25 | 1990-06-12 |
-
1983
- 1983-10-13 JP JP58191617A patent/JPS6083298A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0276396U (ja) * | 1988-11-25 | 1990-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8023329B2 (en) | Reducing effects of program disturb in a memory device | |
| US8375179B2 (en) | Method for reading a multilevel cell in a non-volatile memory device | |
| US6707714B2 (en) | Read disturb alleviated flash memory | |
| US10359944B2 (en) | Memory devices having distributed controller systems | |
| JP3411186B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2008532199A (ja) | 不揮発性メモリデバイスにおけるマルチレベルプログラミング | |
| KR20100023280A (ko) | 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템 | |
| JP2003123490A (ja) | デュアルバンクフラッシュメモリ装置及び方法 | |
| CN114694724A (zh) | 存储器设备以及存储器设备的操作方法 | |
| JP4373057B2 (ja) | フラッシュメモリ装置用セクター保護回路及び方法 | |
| KR20230041330A (ko) | 비휘발성 메모리 장치에 데이터를 프로그램 및 검증하기 위한 장치 및 방법 | |
| JPH047870A (ja) | 不揮発性半導体記憶装置 | |
| JP4442771B2 (ja) | 記憶装置及びコントローラ | |
| JP2003077289A (ja) | フラッシュメモリ装置用冗長回路及び方法 | |
| JPH11353887A (ja) | 不揮発性半導体記憶装置 | |
| CN120690258A (zh) | 存储器系统及其操作方法、存储装置及其操作方法 | |
| US7272694B2 (en) | Chip protection register lock circuit in a flash memory device | |
| US12340836B2 (en) | Memory device for performing read protection operation of limiting read operation and method of operating the same | |
| US12314568B2 (en) | Memory controller, method of operating the memory controller, and storage device including the memory controller | |
| KR20240165848A (ko) | 셀프 리클레임 동작을 수행하는 저장 장치 및 그것의 리클레임 동작 방법 | |
| JP2025086872A (ja) | メモリ装置およびその動作方法 | |
| US20220189554A1 (en) | Semiconductor memory device and method of operating the same | |
| KR20250148804A (ko) | 메모리 장치 및 이의 동작 방법 | |
| JP2008171565A (ja) | 不揮発性半導体記憶装置 | |
| JPH086919A (ja) | マイクロコンピュータ |