JPS6084073A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS6084073A JPS6084073A JP19322683A JP19322683A JPS6084073A JP S6084073 A JPS6084073 A JP S6084073A JP 19322683 A JP19322683 A JP 19322683A JP 19322683 A JP19322683 A JP 19322683A JP S6084073 A JPS6084073 A JP S6084073A
- Authority
- JP
- Japan
- Prior art keywords
- output
- counter
- address
- written
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する分野〕
本発明は。２値画像の符号化を行なう画像処理装置の改
良に関するものである。
良に関するものである。
従来、２値画像の符号化をソフトウェアで行なう場合に
は符号化に時間金製するため、リアルタイムで行なうこ
とは難しかった。
は符号化に時間金製するため、リアルタイムで行なうこ
とは難しかった。
本発明は上記の問題を解決するために行われたもので、
２値画像の符号化ｔＶアルタイムで行なう画像処理装置
の実現全目的としている。
２値画像の符号化ｔＶアルタイムで行なう画像処理装置
の実現全目的としている。
前記の目的を達成するために、本発明の要旨とするとこ
ろは、２値画像信号において走査方向に隣シ合う２画素
の信号値の組み合わせが、％ ｏ １Ｎ。
ろは、２値画像信号において走査方向に隣シ合う２画素
の信号値の組み合わせが、％ ｏ １Ｎ。
１１ＯＮ、％１１１のときそれぞれ信号値が１となるＹ
ｌ、Ｙ２．Ｙ３出力を発生するデコーダと、前記Ｙ１出
力によシ１をプリセットされ前ＮＩ２ ” ３出力によ
）カウントアツプされるレングスカウンタと、前記Ｙ１
出力によυカウントアツプされるコードアドレスカウン
タと、走査している画素のＸおよびＸ座標を発生するＸ
およびＹアドレスカウンタと、前記コードアドレスカウ
ンタの出力によりアドレス指定されて、前記Ｙ１出力に
よシ前記アドレスカウンタの出力を書き込まれ、前記Ｙ
２出力により前記レングスカウンタの出力が書き込まれ
るコードメモリとを備えたことを特徴とする画像処理装
置に存する。
ｌ、Ｙ２．Ｙ３出力を発生するデコーダと、前記Ｙ１出
力によシ１をプリセットされ前ＮＩ２ ” ３出力によ
）カウントアツプされるレングスカウンタと、前記Ｙ１
出力によυカウントアツプされるコードアドレスカウン
タと、走査している画素のＸおよびＸ座標を発生するＸ
およびＹアドレスカウンタと、前記コードアドレスカウ
ンタの出力によりアドレス指定されて、前記Ｙ１出力に
よシ前記アドレスカウンタの出力を書き込まれ、前記Ｙ
２出力により前記レングスカウンタの出力が書き込まれ
るコードメモリとを備えたことを特徴とする画像処理装
置に存する。
以下図面を用いて本発明の詳細な説明する。
第１図は本発明の一実施例を示す回路構成図である。１
は２値画像信号と画像走査用クロックとを入力し走査方
向に隣シ合９２画素の信号値を内容とする２ビツトのシ
フトレジスタ、２はこのシフトレジスタ１のＱｌおよび
Ｑ２端子から出力される２値信号をそれぞれ人、Ｂ入力
端子に入力し、Ａ、Ｂ入力の組合わせがゝｏｉ’、’ｉ
ｏ’。
は２値画像信号と画像走査用クロックとを入力し走査方
向に隣シ合９２画素の信号値を内容とする２ビツトのシ
フトレジスタ、２はこのシフトレジスタ１のＱｌおよび
Ｑ２端子から出力される２値信号をそれぞれ人、Ｂ入力
端子に入力し、Ａ、Ｂ入力の組合わせがゝｏｉ’、’ｉ
ｏ’。
″１１＃のときそれぞれ信号値が１となるＹｌ。
Ｙ２．Ｙ３出力を発生するデコーダ、３はこのデコーダ
２からのＹ１出力で１をプリセットされＹ３出力でカウ
ントアツプ（数え上げる）されるレングス（長さ）カウ
ンタ、４は前記Ｙ１出力によシカラントアップされるコ
ードアドレスカウンタ、５．６はそれぞれ走査している
画素のＸおよびＸ座標を発生するＸおよびＹアドレスカ
ウンタである。７はコードメモリで、このうち７１は前
記Ｙ１出力により前記Ｙアドレスカウンタ５の内容を書
き込まれるＹ開始アドレス部、７２Ｖｉ同じく前記Ｙ１
出力によシ前記Ｘアドレスカウンタ６の内容を書き込ま
れるＸ開始アドレス部、７３は前記デコーダ２からのＹ
２出力によシ前記レングスカウンタ３の内容が書き込ま
れるレングス部である。
２からのＹ１出力で１をプリセットされＹ３出力でカウ
ントアツプ（数え上げる）されるレングス（長さ）カウ
ンタ、４は前記Ｙ１出力によシカラントアップされるコ
ードアドレスカウンタ、５．６はそれぞれ走査している
画素のＸおよびＸ座標を発生するＸおよびＹアドレスカ
ウンタである。７はコードメモリで、このうち７１は前
記Ｙ１出力により前記Ｙアドレスカウンタ５の内容を書
き込まれるＹ開始アドレス部、７２Ｖｉ同じく前記Ｙ１
出力によシ前記Ｘアドレスカウンタ６の内容を書き込ま
れるＸ開始アドレス部、７３は前記デコーダ２からのＹ
２出力によシ前記レングスカウンタ３の内容が書き込ま
れるレングス部である。
８は前記Ｙ２出力によシ前記コードアドレスカウンタ４
の内容をラッチするコードアドレスラッチ、９は前記コ
ードメモリ７および前記コードアドレスラッチ８の内容
をプロセサ（図には表示せず）などへ伝送するデータバ
スである。
の内容をラッチするコードアドレスラッチ、９は前記コ
ードメモリ７および前記コードアドレスラッチ８の内容
をプロセサ（図には表示せず）などへ伝送するデータバ
スである。
このような構成の画像処理装置の動作について次に説明
する。第２図は上記の画像処理装置において処理される
２値画像の一例を示した説明図である。２値画像の右上
には各画素のＸ座標を、左横には画素のＸ座標を示しで
ある。１ライン目（すなわち第２図でＸ座標が０）の画
素についての２値画像信号がシフトレジスタ１のＤ入力
に加えられる場合の動作を第１表に示す。すなわち走査
クロックに 第１表 動作例 したがってシフトレジスタ１のＱｌ、Ｑ２出力には、
′００＃、％ＱＱ＃、′０１＃、％１１＃・・・・・・
が表われる。これらの出力はデコーダ２のＡ、Ｂ入力と
なり、対応した出力Ｙｌ、Ｙ２．Ｙ３ｔ−発生させる。
する。第２図は上記の画像処理装置において処理される
２値画像の一例を示した説明図である。２値画像の右上
には各画素のＸ座標を、左横には画素のＸ座標を示しで
ある。１ライン目（すなわち第２図でＸ座標が０）の画
素についての２値画像信号がシフトレジスタ１のＤ入力
に加えられる場合の動作を第１表に示す。すなわち走査
クロックに 第１表 動作例 したがってシフトレジスタ１のＱｌ、Ｑ２出力には、
′００＃、％ＱＱ＃、′０１＃、％１１＃・・・・・・
が表われる。これらの出力はデコーダ２のＡ、Ｂ入力と
なり、対応した出力Ｙｌ、Ｙ２．Ｙ３ｔ−発生させる。
Ａ、Ｂ入力（の組み合わせ）が１００＃のときデコーダ
２は何も出力を発生しない。物体を１１Ｎ、背景を％□
Ｎ とするとＡ、Ｂ入力が″に０１′のときは物体の開
始点を示すのでＹ１出力が１とナリ、コードアドレスカ
ウンタ４を１つ進め、Ｘ。
２は何も出力を発生しない。物体を１１Ｎ、背景を％□
Ｎ とするとＡ、Ｂ入力が″に０１′のときは物体の開
始点を示すのでＹ１出力が１とナリ、コードアドレスカ
ウンタ４を１つ進め、Ｘ。
Ｙアドレスカウンタ５．６の内容をコードアドレスカウ
ンタ４の出力によってアドレス指定してコードメモリ７
のＹ開始アドレセ部７１．Ｘ開始アドレス部７２にそれ
ぞれ書き込むとともにレングスカウンタ３を１にプリセ
ットする。Ａ、Ｂ入力が１１１′のときは物体の内部で
あることを示すので、Ｙ３出力が１となり、レングスカ
ウンタ３の内容を１つ進める。Ａ、Ｂ入力が１１０′の
ときは物体の終了点を示しているので、Ｙ２出力が１と
なシレングスカウンタ３の出力をコードメモリ７におけ
るレングス部７３の、コードアドレスカウンタ４の出力
によって指定されるアドレスに書き込まれる。このよう
な処理を繰り返すことによシ、ｚ値画像は′ＩＮの連な
＃）（ラン）の開始アドレスとその長さＫよシ符号化さ
れる。第２図の２値画像例を処理したときのコードメモ
リ７の内容を第２表に示す。１画面の処理が終わるとコ
第２表 コードメモリの内容例 一ドアドレスカウンタ４の内容（１画面圧おけるランの
数）はコードアドレスラッチ８にラッチされる。コード
メモリ７に書き込まれたランの開始アドレスとその長さ
を示す内容およびコードアドレスラッチ８に書き込まれ
た１画面におけるランの数は、データバス９ｔ−介して
プロセサなどに送られ処理される。コードアドレスラッ
チ８の出力が示す１画面におけるランの数は、プロセサ
においてコードメモリの内容に１画面分の区切シラ設け
る。際に役立つ。
ンタ４の出力によってアドレス指定してコードメモリ７
のＹ開始アドレセ部７１．Ｘ開始アドレス部７２にそれ
ぞれ書き込むとともにレングスカウンタ３を１にプリセ
ットする。Ａ、Ｂ入力が１１１′のときは物体の内部で
あることを示すので、Ｙ３出力が１となり、レングスカ
ウンタ３の内容を１つ進める。Ａ、Ｂ入力が１１０′の
ときは物体の終了点を示しているので、Ｙ２出力が１と
なシレングスカウンタ３の出力をコードメモリ７におけ
るレングス部７３の、コードアドレスカウンタ４の出力
によって指定されるアドレスに書き込まれる。このよう
な処理を繰り返すことによシ、ｚ値画像は′ＩＮの連な
＃）（ラン）の開始アドレスとその長さＫよシ符号化さ
れる。第２図の２値画像例を処理したときのコードメモ
リ７の内容を第２表に示す。１画面の処理が終わるとコ
第２表 コードメモリの内容例 一ドアドレスカウンタ４の内容（１画面圧おけるランの
数）はコードアドレスラッチ８にラッチされる。コード
メモリ７に書き込まれたランの開始アドレスとその長さ
を示す内容およびコードアドレスラッチ８に書き込まれ
た１画面におけるランの数は、データバス９ｔ−介して
プロセサなどに送られ処理される。コードアドレスラッ
チ８の出力が示す１画面におけるランの数は、プロセサ
においてコードメモリの内容に１画面分の区切シラ設け
る。際に役立つ。
このような構成の画像処理装置を用いれば、ＴＶカメラ
の映像出力と同期して符号化が行なえるためリアルタイ
ム処理が可能となる。
の映像出力と同期して符号化が行なえるためリアルタイ
ム処理が可能となる。
なお入力２値画像信号としてはＴＶカメラからの出力を
２値化したものでもよいが、あらかじめ画像メモリに蓄
えられたものを読み出して用いても構わない。
２値化したものでもよいが、あらかじめ画像メモリに蓄
えられたものを読み出して用いても構わない。
以上述べたように本発明によれば、２値画像の符号化を
リアルタイムで行なう画像処理装置全簡単な構成で実現
できる。
リアルタイムで行なう画像処理装置全簡単な構成で実現
できる。
第１図は本発明の一実施例を示す回路構成図、第２図は
２値画像の一例を示す説明図である。 ２・・・デコーダ ３・・・レングスカウンタ４・・・
コードアドレスカウンタ ５・・・Ｘアドレスカウンタ
２値画像の一例を示す説明図である。 ２・・・デコーダ ３・・・レングスカウンタ４・・・
コードアドレスカウンタ ５・・・Ｘアドレスカウンタ
Claims (1)
- 【特許請求の範囲】 ２値画像信号において走査方向に隣シ合う２画素の信号
値の組み合わせが％Ｑｘ＃、１１Ｑ＃。 １１１′のときそれぞれ信号値が１となるＹｌ。 ｙ２．ｙ３出力を発生するデコーダと、前記Ｙ１出力に
より１をプリセットされ前記Ｙ３出力によりカウントア
ツプされるレングスカウンタと、前記Ｙ１出力によシカ
ラントアップされるコードアドレスカウンタと、走査し
ている画素のＸおよびｙ座標を発生するＸお↓びＹアド
レスカウンタと、前記コードアドレスカウンタの出力に
よシアドレス指定されて、前記Ｙ１出力によシ前記アド
レスカウンタの出力を書き込まれ、前記Ｙ２出力にょシ
前記レングスカウンタの出力が書き込まれるコードメモ
リとを備えたことを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19322683A JPS6084073A (ja) | 1983-10-14 | 1983-10-14 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19322683A JPS6084073A (ja) | 1983-10-14 | 1983-10-14 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6084073A true JPS6084073A (ja) | 1985-05-13 |
| JPH0135543B2 JPH0135543B2 (ja) | 1989-07-26 |
Family
ID=16304412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19322683A Granted JPS6084073A (ja) | 1983-10-14 | 1983-10-14 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084073A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008198509A (ja) * | 2007-02-14 | 2008-08-28 | Toyokuni Electric Cable Co Ltd | 低圧ケーブルの接続具 |
-
1983
- 1983-10-14 JP JP19322683A patent/JPS6084073A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008198509A (ja) * | 2007-02-14 | 2008-08-28 | Toyokuni Electric Cable Co Ltd | 低圧ケーブルの接続具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0135543B2 (ja) | 1989-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4750212A (en) | Image processing method and apparatus therefor | |
| CA1219057A (en) | Image data compression system | |
| JPH04199981A (ja) | 即時処理型１次元符号器 | |
| JPH07121084B2 (ja) | テレビジョン映像信号特殊効果装置 | |
| JPH088647B2 (ja) | ランレングス符号化法および装置 | |
| JPS6084073A (ja) | 画像処理装置 | |
| JPS5970358A (ja) | 画像縮小拡大装置 | |
| JPS62195979A (ja) | フアクシミリ符号変換装置 | |
| JPS6341271B2 (ja) | ||
| JPS6329472B2 (ja) | ||
| JPS6024776A (ja) | 中間調画像圧縮方式 | |
| JP3227237B2 (ja) | 符号化装置 | |
| JPH0311145B2 (ja) | ||
| JPS6051370A (ja) | 画像情報符号化処理装置 | |
| JPH0145793B2 (ja) | ||
| KR100246374B1 (ko) | 픽셀 데이타의 8x8블럭 변환장치 | |
| JP2746724B2 (ja) | 表示画像の信号処理装置 | |
| JPS63287265A (ja) | 画像処理装置 | |
| JPH0224432B2 (ja) | ||
| JP2506705B2 (ja) | 階層的画像における符号化復号化装置 | |
| JPH037178B2 (ja) | ||
| SU1195344A1 (ru) | УСТРОЙСТВО ДЛЯ"ОТОБРАЖЕНИЯ ГРАФИЧЕСКОЙ ИНФОРМАЦИИ НА ЭКРАНЕ ТЕЛЕВИЗИОННОГО ПРИЕМНИКА | |
| GB2149997A (en) | Image processing method and apparatus therefore | |
| JPS5992674A (ja) | 符号化回路 | |
| JPH0541807A (ja) | 二次元復号化装置 |