JPS6085645A

JPS6085645A - 多重線アツセンブリのデータまたは信号チヤンネルの転送処理装置

Info

Publication number: JPS6085645A
Application number: JP59193789A
Authority: JP
Inventors: ピエール　ブラール; ロジエ　グリウ
Original assignee: Compagnie Industrielle de Telecommunication CIT Alcatel SA; Nokia Inc
Current assignee: Alcatel CIT SA; Nokia Inc
Priority date: 1983-09-14
Filing date: 1984-09-14
Publication date: 1985-05-15
Also published as: FR2551939B1; IN160945B; PL149258B1; DE3471427D1; IE55641B1; FI843569A0; CA1215483A; FI78204B; FI843569L; IE842334L; US4628502A; EP0141956B1; ZA847272B; FR2551939A1; EP0141956A1; FI78204C; AU3301184A; AU564133B2; PL249592A1; JPH0310279B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の技術分野本発明は多重線アッセンブリのデータまたは信号チャン
ネルの転送処理装置に関するものである。

発明の背景と問題点最近の通信網Ｇこおいて、情報はフレームのチャンネル
において連続した符号化パルスの形式で同じ多重線上に
乗せられている。従来においては、フレームは１２５ミ
リ秒の時間幅となっており、かつチャンネルと称する３
２の間隔に分割されている。

多重線は２．０４８Ｍ）Ｉｚで機能し、データおよび信
号はｌチャンネル当り　６４にビットの平均伝送速度と
なヮている。データと信号は、前記多、車線を介して伝
送される他の情報と独立に処理されなければならない。

この処理を行なうために、したがって前記多重線から処
理すべき情報を抽出し、かつ処理後、前記情報を多重線
上に再伝送しなければならない。

前記処理は、多重線が接続されているディジタル局で行
なわれるか、または前記多重線を介して前記ディジタル
局に接続された衛星局内で行なわれる。３−なわち、０
１１記処理はディジタル局、または衛星局に組込まれた
ディジタル命令装置内で行なわれる。例えば、衛星局に
おいては、ディジタル命令装置は、一方では衛星局のア
ッセンブリ、およびアナログ的またはディジタル的な加
入者と前記局を結ぶと共に、他方でばディジタル局結ぶ
連絡線の動作を保証する。ｎ本の多重線アッセンブリの
処理は、ＩＩＤＬＣ＜１１ｉデータレベル制御）と称す
るフレームの形成およびテラセンプリングを行なう直列
通信制御装置によって行なわれる。通信制御装置は多重
線の１チヤンネルで行なわれるが、該チャンネル上の交
換時間幅すべての間に行なわれ、前記制御装置は同じ多
重線の他のチャンネルで行なわれるか、または多重線ア
ッセンブリの他の多重線のいずれかのチャンネルで行わ
れる。

したがって、制御装置に向けるために各多重線のチャン
ネルを抽出し、かつ１つの多重線のチャンネル内で制御
装置によって処理された後、再伝送することが必要であ
る。多重線チャンネルについての前記抽出および送り込
みするための１つの解決策は、ｒｃａｂｌｅ　ｅｔ　Ｔ
ｒａｎｓｍｉｓｓｉｏｎ　（ケーブル及び伝送）　Ｊ　
（１９７８年、４月号Ｎｏ、　２　、　ＰＰ１５２〜１
９１）の「第２の世代のＭＩＣ３０チャンネルＴＨＥ多
電化素子」なる論文に述べられている。この解決策は、
直列および並列のレジスタを利用し、直列通信制御装置
に関連づけることである。例えば、ｎ本の多重線および
ｍ個の制御装置がある場合に、各制御装置は、いずれか
１つの多重線のいずれかのチャンネルに割当られるので
、受信時および送信時に選択を行なうことが可能な機構
の各制御装置に対して直列通信制御装置と（Ｉｌｉｌ々
の装置を構成しているそれに関連した機構のアッセンブ
リを同様に設けなければならない。

関連する機構は、選択すべき多重線の番号および該多重
線上の選択されたチャンネルの番号を受信する８ビツト
レジスタと、ｎ本のうし１本の多重線の選択を行ない制
御装置へ前記選択された多重線を接続するマルチプレク
サと、ｎ本のうち多重線上の制御装置の受信を可能にす
ると共に前記マルチプレクサと同期して監視される多重
分離装置と、それぞれが８ビツト長で前記制御装置に対
して選択されたチャンネルの内容を転送するための２個
のレジスタであって、その第１のレジスタはチャンネル
の時間に対応する時間で２．０４８Ｍビ・ノド７秒のク
ロックでロードされ次いでその内容が６４にビット／秒
の規則的なりロックで制御装置に対して直列に転送され
かつ６４にビット／秒のクロックで制御装置の情報を受
けるようになっており、第２のレジスタはそれぞれ８ビ
ツト長であってかつ並列になっている第１のレジスタか
ら情報を受けそれを２．０４８Ｍビット／秒のクロック
で直列に伝送する第２のレジスタからなる前記２　＋１
ｌｉｌのレジスタを備えている。クロック信号発生装置
は、個々の装置の動作するのに必要な信号を発生ずる。

したがって、個々の装置は比較的大きな数の機構を備え
ており、これによってそれらの組込みに必要な価格およ
びかさが増大してしまう。

発明の目的本発明は、多重線アッセンブリのデータまたは信号チャ
ンネルについての転送と処理の価格とかさを低減させる
ことを目的としている。

また、本発明は、それぞれが２．０４８ｍ１ｚで機能す
るｎ本の多重線アッセンブリのデータまたは信号チャン
ネルおよび６４にビットの伝送速度を有するデータまた
は信号の各チャンネルの情報についての転送およびそれ
ぞれが２．０４８Ｍ１ｌｚで差動しているｎ本の多重線
アッセンブリのデータまたは信号チャンネル及び６４に
ビット／秒の伝送速度を有するデータまたは信号チャン
ネルの情報の転送処理装置であって、ｍ個の直列の通信
制御装置と、クロック装置とを備え、各制御装置は入力
レジスタおよび出力レジスタに関連し、前記入力レジス
タは２．０４８Ｍビット／秒、６４にビット／秒の変更
を行ない、前記出力レジスタは逆クロックの変更を行な
う転送処理装置において該転送処理装置は線を介してｎ
本の多重線の人力に接続されると共にｍ本の入力線に接
続され、かつ出力側が出力線を介し？ｎ本の多重線およ
びｍ本の出力線に接続されかつ空間分割的および時分割
的なスイッチングを行なう接続マトリックスを備え、各
制御装置は入力レジスタおよび出力レジスタに接続され
、各出力レジスタは出力線を介して前記接続マトリック
スの出力に接続され、各出力レジスタは入力線を介して
接続マトリックスの入力に接続され、前記転送処理装置
は更に第１の線上に前記人力レジスタおよび出力レジス
タのそれぞれに複合クロック信号を与え、第２の線上に
制御装置のそれぞれにクロック信号を与え、かつ線を介
して前記接続マトリックスを動作゛４−るのに必要なり
口・ツク信号を与え、多重線のいずれか１チヤンネルは
いかなる出力線の所定の１チヤンネルに接続されており
、該所定のチャンネルは出力線すべてについて同一にな
っており、出力レジスタの内容は人力線の所定の１チヤ
ンネル間に転送され、かつ前記入力線のうらの所定の１
チヤンネルは出力線のうちのい１”れか１線のいかなる
チャンネルにも接続されており、入力線および出力線の
うちの所定の複数のチャンネルは同一になっていること
を特徴とする転送処理装置を提供することを目的として
いる。

発明の実施例次に本発明の実施例について添付図面を参照して説明す
る。

第１図において、本発明の転送処理装置りは、入力端が
多重線（Ｌ１〜Ｌｎ）に接続された人力Ｖｉｌｌａ（Ｌ
ＲＥ１〜ＬＲＢｎ）で構成された入力線（４）を介して
ｎ本の多重線（Ｌ１〜Ｌｎ）に接続されている。上記転
送処理装置りの出力側は、ｎ本の線（ＬＲ３１〜ＬＲ３
ｎ）で構成された出力線（５）を介し−（ｎ　ｌｆｆ１
Ｉのオアゲート（Ｐｘ〜Ｐｎ）の人力に接続されている
。オアゲート（Ｐ１〜Ｐｎ）は入力側がｎ本の多重線（
ＬＥｚ〜ＬＥｎ）に同様にそれぞれ接続されている。該
オアゲート（Ｐｚ〜Ｐｎ）はｎ本の多重線（Ｍ　１〜　
Ｍｎ）に接続されている。

転送処理装置りによって多重線（Ｌ１〜Ｌｎ）のそれぞ
れのデータおよび信号チャンネルを抽出することができ
、他のチャンネルはそれらの他のチャンネルを処理する
ローカル装置に対して向けられている。上記ローカル装
置は、例えば、ディジタル／アナログ変換器のディジタ
ル接続回路網であってもよい。

第２図は、第１図の転送処理装置を示し、参照番号＋１
１は接続マトリックスであり、Ｃ１、Ｃ２・・・・Ｃｍ
は一連の通信制御装置であり、ＲＥｌ。

Ｒｂ２・・・・ＲＥｍは入力レジスタ、Ｒ３ｘ、Ｒ３２
・・・・Ｒ３ｍは出力レジスタ、（２）はクロック装置
、および（３）はバスＢを介して接続マトリックスおよ
び制御装置へ接続されたマルチプレクサである。

該マルチプレクサは、多重線（Ｌ１〜Ｌｎ）（７）チャ
ンネルの抽出、多重線ＣＭ　１〜Ｍｎ）上へ送り込みお
よびｍ（ｌｌｉｌの制御装置の動作に必要な情報を与え
る。

接続マトリックス（１）は、入力側がｎ本の線（ＬＲＦ
、１〜ＬＲＥｎ　）で構成された入力線（４）およびｍ
本の線（６１〜６ｍ）で構成された入力線（６）に接続
されている。上記接続マトリックス（１）は出力側が線
（ＬＲ３１〜ＬＲ３ｎ　）で構成された出力線（５）お
よびｍ本の線（７１〜７ｍ）で構成された出力線（７）
に接続されている。上記７トリックス（１）は、入出力
線間で空間分割および時分割部（チャンネルの交換）を
構成しており、したがって、マトリックス（１）はｎ＋
ｍ入力でｎ＋ｍ出力の周知のスイッチング装置となって
いる。

クロック装置では、入力レジスタ（ＲＥ　１〜ＲＥｍ）
および出力レジスタ（Ｒ３１〜Ｒ３ｌ１１）のそれぞれ
のクロック入力に接続された線（８）上に複合クロック
信号（Ｈｌ）を発生ずる。該複合クロック信号（Ｈｌ）
は、２．０４８Ｍビット／秒の瞬時的伝送速度で入力レ
ジスタのロードおよび６４にビット／秒の平均伝送速度
で、それに６４にビット／秒の平均伝送速度で出力レジ
スタへのロードおよび２．０４８Ｍビット／秒の伝送速
度でその転送によってクロック２．０４８ＭピッＩ・／
秒、６４にビット／秒の変更を可能にする。

第３図は、２．０４８Ｍビット／秒のクロック信号およ
び６４にビット／秒のクロック信号で構成された複合ク
ロック信号（Ｈｌ）を示し、　６４にビット／秒信号は
、１２５ミリ秒の時間間隔において８つの矩形パルス（
Ｆ１〜Ｆθ）ををし、そのはじめの矩形パルスのみが２
．０４８Ｍビット／秒の８つのクロック（４号パルス（
ｈｚ〜ｈｅ）を有している。

クロック装置（２）は、同様に線（９）上に６４にビッ
ト／秒のクロック信号（Ｒ２）を発生ずるが、（Ｒ２）
は受信および送信時に制御信号（Ｃ１〜Ｃｍ）を’！＋
Ｉ御する。第３図に示すクロック信号（Ｒ２）は、複合
クロック信号（Ｈｌ）の６４にビット／秒でクロック信
号に対して位相が僅か進んでいるが、これは一方では接
続マトリックスによって、かつ他方では制御装置によっ
“０課せられる時間的な制約を考慮するためである。

同様に、クロック装置（２）は、線叫上に接続マトリッ
クス（１）の動作に必要なりロック信号を発生する。該
クロック信号は、使用されるマトリックスの動作用の内
部サンプリング信号であって８つの入力を有する接続７
トリックスに対して４．０９６Ｍビット／秒となってい
る前記サンプリング信号と、前記マトリックスの入出力
に接続されたｎ＋ｍ線の周期１２５ミリ秒の同期信号と
で構成されている。

入力レジスタＲＥ＋　、Ｒｂ２　、・・・・ＲＥＩＩｌ
は、その入力側が出力線７ｉ、７２＋・・・・７ｍにそ
れぞれ接続され、かつその出力側が一連の通信制御装置
（０１〜Ｃｍ）にそれぞれ接続されている。

出力レジスタＲ３１，Ｒ３２、・・・・Ｒ３ｍばその入
力端が一連の通信制御装置（Ｃ１〜Ｃｍ）にそれぞれ接
続され、かつその出力側が入力線（６１〜６ｍ）にそれ
ぞれ接続されている。接続マトリックス（１）および一
連の通信制御装置（Ｃｚ〜Ｃｍ）のそれぞれはバスＢに
接続され、それがマイクロプロセッサに接続されている
。

第１図の多重線（Ｉ、１〜Ｌｎ）はそれぞれがフレーム
の３２チヤンネルに含まれる情報を乗せζいる。フレー
ムのチャンネル内に含まれる処理すべきデータは、前記
フレームの他のチャンネルから独立して処理されなけれ
ばならず、前記他のチャンネルはそれらのチャンネルを
処理するローカル装置に向けられる。

接続マトリックス（１１は、マイクロプロセッサ（３）
の命令（制御）によって、出力線（７）を構成している
線７１．７２．　・・・・７ｍのうちのいずれが１線上
で入力線（ＬＲＥ１〜ＬＲＥｎ）を介して接続されてい
る多電線（Ｌ１〜Ｌｎ）のうちのいずれか１線のいずれ
ものチャンネルを接続することができる。同様に、前記
接続マトリックスによって出力線（ＬＲ３１〜ＬＲ３ｎ
）のうちのいずれが１線上で、入力線（６１〜６ｍ）の
うちのいずれか１線のいかなるチャンネルをも接続する
ことが可能である。多重線（Ｌ１〜Ｌｎ）の処理すべき
チャンネルは出力線（７１〜７ｍ）の所定の同じチャン
ネル上に転送される。同様に、出方レジスタ（Ｒ３ｘ〜
Ｒ３ｍ）の情報は、所定かつ同じチャンネル内で人力線
（６１〜６ｍ）上に伝送されるが、前記チャンネルは同
じ、すなわち出刃線（７１〜７ｍ）と同じ番号を有して
いる。このようにして、複合クロック信号（旧）は入出
力レジスタすべてに対して共通となっている。入力線（
６１〜６ｍ）の所定チャンネルは次いで出力線（ＬＲ３
ｚ〜ＬＲ３ｎ　）のうちのいずれかのチャンネルに転送
される。

出力線（７１〜７ｍ）上に表わされた情報は、複合クロ
ック信号（旧）の２．０４８Ｍビット／秒のクロック信
号のパルス（ｈｚ〜ｈｅ、）の命令（制御）のもとて入
力レジスタ（ＲＥ１〜ＲＥｍ）内に直列に入力される。

入力レジスタ中の情報についての制御装置（Ｃ１〜Ｃｍ
）による制御は、６４にビット／秒のクロック信号（Ｈ
２）の立上り（Ｆ１１〜Ｆ１８）で行なわれ、人力レジ
スタ中での直列のシフトは複合クロック信号（Ｈｌ）の
６４にビット／秒のクロック信号の立トリ　（Ｆｘ＝Ｆ
ｓ）で行なわれる。

送信においては、情報はクロック信号（Ｈｌ）のうちの
６４にビット／秒の信Ｓ−の立上り　（Ｆｌ〜Ｆａ）で
出力レジスタ（Ｒ３ｔ〜Ｒ３ｍ）内に直列に入れられ、
次いでクロック信号（Ｈｌ）の２．０４８Ｍビット／秒
のうらのクロック信号のパルス（ｈ１〜ｈｓ）によって
入力線＜６ｔ〜６ｍ）で直列に転送される。

接続マトリックス（１）は、例えばシーメンス社から市
販されている５Ｍ２３３型であってもよく、かつ一連の
通信制御装置（Ｃ１〜Ｃｍ）は例えばＡ、Ｍ、Ｄ社によ
る８５３０型であってもよい。４本の多重線（Ｌｌ、Ｌ
２　、Ｌ３　、Ｌ４　）および（Ｍｔ　、　Ｍ２　。

Ｍ３　、　Ｍ４）の場合には、１つのプリント回路板上
に接続マトリックス（１）、４個の制御装置（Ｃ１〜Ｃ
４）１人力レジスタ（ＲＥｚ〜ＲＥ４　）、出力レジス
タ（Ｒ３ｚ〜Ｒ３４）、およびマイクロプロセッサ（３
）を取付けることが可能である。

発明の効果本発明による転送処理装置は、接続マトリックスが設け
られていることにより、受信上で送信可ループ化が可能
になる、すなわち制御装置の直接再ループ化、あるいは
制御装置間の交差をもつ再ループ化が可能となり、制御
装置により送信された情報は、他の制御装置によってか
つ相互的に受信される。この再ループ化の可能性によっ
て、１つの制御装置の直接的な再ループ化の場合におい
て、その損傷があった場合、該制御装置についてテスト
を行うことが可能となる。すなわち、本発明による装置
によって、制御装置間で交差を有する再ループ化の場合
においζ、制御装置間の対話が可能となり該対話が稼（
８Ｊの際に利用され、高いレヘルの制御装置及び利用装
置の機械的および論理的が実現できる。例えば、第１の
制御装置は通當の役割を果し、かつ第２の制御装置は第
１の制御装置が対話している遠隔局をシミュレートでき
る。

また、接続マトリックス（１）によって、多重線（Ｍ　
１〜Ｍｒ＋）すべてに対して、たはそれらの多重線の１
線に対して、１個の制御装置から発せられた情報を同時
に送信することが同様に可能となる。このような多重線
に接続された局を同期させうる摺部性により、例えは多
重線の交換チャンネルの再初期化の制御、同期時間スト
ロークの発生などの、種々の応用が可能となる。

【図面の簡単な説明】

第１図は多重線への本発明による転送処理装置の接続図
、第２図は第１図の転送処理装置の詳細な図、第３図は
第２図の装置に用いられるクロック信号のタイミング図
、をそれぞれ示す。図中、（１）は接続マトリックス、０１〜Ｃｍは一連の
通信制御装置、ＲＥｘ〜ＲＥｍは入力レジスタ、Ｒ３Ｉ
〜Ｒ３ｍは出力レジスタ、（２）はクロック装置、（３
）はマイクロプロセッサ、（４）は入力線、（５月よ出
力線、を夫々示す。ＦＩＧ、１

Claims

【特許請求の範囲】 ■、　それぞれが２．０４８Ｍｌ１ｚで作動しているｎ
本の多重線（ＬＬ〜Ｌｎ）テラセンブリのデータまたは
信号チャンネル及び６４にビット／秒の伝送速度を有す
るデータまたは信号チャンネルの情報の転送処理装置で
あってｍ個の直列の通信制御装置（Ｃｚ〜Ｃｍ）と、ク
ロック装置（２）とを備え、各制御装置は人力レジスタ
および出力レジスタに関連し、前記入力レジスタは２．
０４８Ｍビット／秒、６４にビット／秒の変更を行ない
、前記出力レジスタは逆クロックの変更を行なう転送処
理装置において、該転送処理装置は線（ＬＲＥｚ〜ＬＲ
Ｅｎ）を介してｎ本の多重線（Ｌ１〜Ｌｎ）の入力に接
続されると共にｍ本の入力線（６１〜６ｍ）に接続され
、かつ出力側が出力線（ＬＲ３１〜ＬＲ３ｎ　）を介し
てｎ本の多重線（Ｍ　１〜Ｍｎ）およびｍ本の出力線（
７１〜７ｍ）に接続されかつ空間分割的および時分割的
なスイッチンクを行なう接続マトリックス（１１を備え
、各制御装置（Ｃｚ〜Ｃｍ）は入力レジスタ（ＲＥ　１
〜ＲＥｍ）および出力レジスタ（Ｒ３ｚ〜Ｒ３ｍ）に接
続され、各出力レジスタは出力線（７１〜７ｍ）を介し
て前記接続マトリックスの出力に接続され、各出力レジ
スタは入力線（６１〜６ｍ）を介して接続マトリックス
の入力に接続され、前記転送処理装置は更に第１の線（
８）上に前記入力レジスタおよび出刃レジスタのそれぞ
れに複合クロック信号（Ｈｌ）を与え、第２の線（９）
上に制御装置のそれぞれにクロック信号（Ｉ（２）を与
え、かっ線ＱＯＩを介して前記接続マトリックスを動作
するのに必要なりロック信号を与え、多重線（Ｌ１〜Ｌ
ｎ）のいずれか１チヤンネルはいかなる出力線（７’　
ｓ〜７ｍ）の所定の１チヤンネルにも接続され、該所定
のチャンネルは出力線すべてについて同一になっており
、出力レジスタの内容は入力線（６１〜６ｍ）の所定の
１チヤンネル間に転送され、かつ前記人力線のうちの所
定の１チヤンネルは出力線（ＬＲ３ｓ〜ＬＲ３ｎ　）の
うちのいずれか１線のいかなるチャンネルにも接続され
ており、入力線（６ｉ〜６ｍ）および出力線（７１〜７
ｍ）のうちの所定の複数のチャンネルは同一になってい
ることを特徴とする上記転送処理装置。２、特許請求の範囲第１項記載の装置におし）で、前記
複合クロック信号（旧）は２．０４８Ｍヒ′・ノド／秒
のクロック信号および６４にビ・ノド７秒のクロック信
号で構成され、　６４にビ・ノド７秒のクロック信号は
１２５マイクロ秒の時間間隔中に８つの矩形波パルスを
有し、その第１のパルスのみ２．０４８Ｍビット／秒の
信号の８つのパルスを有し、かつクロック信号（旧）は
６４にビ・ノド／秒信号であることを特徴とする上記転
送処理装置。３、特許請求の範囲第１項記載の装置におし）で、接続
マトリックス（１）および直列通信制御装置（Ｃ１〜Ｃ
ｍ）はマイクロプロセツサ（３）で制御され、かつ前記
マイクロプロセツサの命令によって接続マトリックスは
１個の制御装置によって発せられた通報をｎ本の出力線
（ＬＲ３工〜ＬＲ３ｎ　）のすべてまたはその一部に伝
送することを特徴とする上記転送処理装置。４、特許請求の範囲第１項記載の装置において、前記接
続マトリックス（１１及び前記直列通信制御装置（Ｃ１
〜Ｃｍ）はマイク１：Ｉプロセツサ（３）によって制御
され、かつ前記マイクロプロセツサーの命令のもとでい
ずれかの２つの制御装置は前記接続マトリックスを介し
てそれらの間に接続され、前記制御装置のうちの一方の
テストを行なうかあるいは前記２つの制御装置間の対話
を可能にすることを特徴とする上記転送処理装置。