JPS608629B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS608629B2 JPS608629B2 JP51020749A JP2074976A JPS608629B2 JP S608629 B2 JPS608629 B2 JP S608629B2 JP 51020749 A JP51020749 A JP 51020749A JP 2074976 A JP2074976 A JP 2074976A JP S608629 B2 JPS608629 B2 JP S608629B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- collector
- diffusion
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 239000012535 impurity Substances 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- RECVMTHOQWMYFX-UHFFFAOYSA-N oxygen(1+) dihydride Chemical compound [OH2+] RECVMTHOQWMYFX-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置に関し、特に三重拡散型トランジ
スタを用いた集積回路に関するものである。
スタを用いた集積回路に関するものである。
従来技術による三重拡散型ＮＰＮトランジスタの断面図
を図１に示す。
を図１に示す。
Ｐ型基板１にＮ型領域２を形成後、各素子間のチャンネ
ル防止用Ｐ型領域３とＰ型ベース領域４を形成する。そ
の後Ｎ＋ェミッタ領域５とＮ＋コレクタコンタクト領域
６を作る。この従来技術の三重拡散型トランジス外こお
いては、トランジスタの飽和抵抗が通常のＮ十埋込み層
を有するェピタキシャル成長を行ったトランジスタに比
し２倍〜３折音〜大きくなるという非常に重大な欠点を
有している。
ル防止用Ｐ型領域３とＰ型ベース領域４を形成する。そ
の後Ｎ＋ェミッタ領域５とＮ＋コレクタコンタクト領域
６を作る。この従来技術の三重拡散型トランジス外こお
いては、トランジスタの飽和抵抗が通常のＮ十埋込み層
を有するェピタキシャル成長を行ったトランジスタに比
し２倍〜３折音〜大きくなるという非常に重大な欠点を
有している。
このため大電流の流れるトランジスタあるいは集積回路
に使用するためにはトランジスタの形状を大きくしなけ
ればならない。従って集積回路の設計製造に関し重大な
る障害となっている。また、従来技術の三重拡散型トラ
ンジスタの飽和抵抗を低下させるためには、Ｎ型コレク
タ領域２の不純物濃度をあげ横方向の抵抗を減らせばよ
いが、Ｎ型コレクタ領域２の不純物濃度をあげると、Ｐ
型ベース領域４とＮ型コレクタ領域２の間の逆耐圧が低
下し、製造困難となり歩蟹低下を起こす。また接合容量
も増大し、スイッチングスピードが遅くなり、トランジ
スタ、集積回路の高速性が失われるという欠点を有して
いる。本発明は上記欠点をなくし、なおかつ三重拡散型
トランジスタおよび集積回路の利点を失わない半導体装
置を提供するものである。
に使用するためにはトランジスタの形状を大きくしなけ
ればならない。従って集積回路の設計製造に関し重大な
る障害となっている。また、従来技術の三重拡散型トラ
ンジスタの飽和抵抗を低下させるためには、Ｎ型コレク
タ領域２の不純物濃度をあげ横方向の抵抗を減らせばよ
いが、Ｎ型コレクタ領域２の不純物濃度をあげると、Ｐ
型ベース領域４とＮ型コレクタ領域２の間の逆耐圧が低
下し、製造困難となり歩蟹低下を起こす。また接合容量
も増大し、スイッチングスピードが遅くなり、トランジ
スタ、集積回路の高速性が失われるという欠点を有して
いる。本発明は上記欠点をなくし、なおかつ三重拡散型
トランジスタおよび集積回路の利点を失わない半導体装
置を提供するものである。
本発明の特徴はＮ型コレクタ領域の拡散プロフィールが
従来技術と異っていることである。
従来技術と異っていることである。
図２に従釆技術のＮ型コレクタ領域の不純物拡散プロフ
ィールを示す。図３には本発明によるＮ型コレクタ領域
の不純物拡散プロフィールを示す。これは表面濃度Ｎｓ
ＮのＮ型不純物拡散プロフィールを表面濃度ＮＳｐのＰ
型不純物拡散プロフィールで補償したもので、従来の拡
散プロフィールと異なり、実効的なＮ型不純物プロフィ
ールは実線の如く、表面よりある深さ入った個所に実効
最大不純物濃度を有する。即ち、Ｎ型領域の表面部分を
Ｐ型不純物で補償し表面から所望の部分だけをＮ−領域
にしたものである。このため、Ｎ＋埋込み層を作りェピ
タキシャル成長したものと同様の特徴をもつようになり
トランジスタの飽和抵抗を小さくすることが可能となり
、なおかつトランジスタのコレクタベース間の寄生容量
の減少と逆耐圧の増大となり、トランジスタおよび集積
回路のスイッチング速度の高速性が得られ、また製造の
容易性が得られる。次に実際の製造法と実施例を図４に
示す。Ｐ型基板１（不純物濃度１ぴ４〜１び６個／塊）
にリン（Ｐ）あるいはヒ素（Ａｓ）、アンチモン（Ｓｂ
）などのＮ型不純物を１び２〜１び６個／ｃ確イオンィ
ンプランテーションあるいは熱拡散し（同図ａ）、ホウ
素（Ｂ）、ガリウム（Ｇａ）などのＰ型不純物を１ぴ２
〜１び６個／水イオンィンプランテ−ションあるいは熱
拡散する（同図ｂ）。その後熱処理を行ない、同図ｃの
如くなる。この時の拡散プロフィールは図３の如くなり
、実効表面濃度は１び５〜１び７個／が実効最大不純物
濃度は表面より０．５仏〜４ムで１び６〜１び８個／地
となる。Ｎ型コレクタ領域の接合深さは２〃〜１５仏で
ある。その後、従来の三重拡散型と同様にチャンネル防
止用Ｐ型領域１２Ｐ型ベース領域１３をつくり、Ｎ＋ェ
ミツタ領域１４、Ｎ十コレクタコンタクー・領域１５を
形成する。本発明により製造したトランジスタは飽和抵
抗を従来の三重拡散型トランジスタの飽和抵抗の１０分
の１から２分の１に改善することができる。
ィールを示す。図３には本発明によるＮ型コレクタ領域
の不純物拡散プロフィールを示す。これは表面濃度Ｎｓ
ＮのＮ型不純物拡散プロフィールを表面濃度ＮＳｐのＰ
型不純物拡散プロフィールで補償したもので、従来の拡
散プロフィールと異なり、実効的なＮ型不純物プロフィ
ールは実線の如く、表面よりある深さ入った個所に実効
最大不純物濃度を有する。即ち、Ｎ型領域の表面部分を
Ｐ型不純物で補償し表面から所望の部分だけをＮ−領域
にしたものである。このため、Ｎ＋埋込み層を作りェピ
タキシャル成長したものと同様の特徴をもつようになり
トランジスタの飽和抵抗を小さくすることが可能となり
、なおかつトランジスタのコレクタベース間の寄生容量
の減少と逆耐圧の増大となり、トランジスタおよび集積
回路のスイッチング速度の高速性が得られ、また製造の
容易性が得られる。次に実際の製造法と実施例を図４に
示す。Ｐ型基板１（不純物濃度１ぴ４〜１び６個／塊）
にリン（Ｐ）あるいはヒ素（Ａｓ）、アンチモン（Ｓｂ
）などのＮ型不純物を１び２〜１び６個／ｃ確イオンィ
ンプランテーションあるいは熱拡散し（同図ａ）、ホウ
素（Ｂ）、ガリウム（Ｇａ）などのＰ型不純物を１ぴ２
〜１び６個／水イオンィンプランテ−ションあるいは熱
拡散する（同図ｂ）。その後熱処理を行ない、同図ｃの
如くなる。この時の拡散プロフィールは図３の如くなり
、実効表面濃度は１び５〜１び７個／が実効最大不純物
濃度は表面より０．５仏〜４ムで１び６〜１び８個／地
となる。Ｎ型コレクタ領域の接合深さは２〃〜１５仏で
ある。その後、従来の三重拡散型と同様にチャンネル防
止用Ｐ型領域１２Ｐ型ベース領域１３をつくり、Ｎ＋ェ
ミツタ領域１４、Ｎ十コレクタコンタクー・領域１５を
形成する。本発明により製造したトランジスタは飽和抵
抗を従来の三重拡散型トランジスタの飽和抵抗の１０分
の１から２分の１に改善することができる。
更にベース・コレク夕間の逆耐圧、接合容量もェピタキ
シャル成長を行ったトランジスタと同程度にできる。本
発明を使用することにより、従来三重拡散では設計製造
不可能であった大電流を流すトランジスタ、集積回路の
設計製造を可能ならしめるものである。
シャル成長を行ったトランジスタと同程度にできる。本
発明を使用することにより、従来三重拡散では設計製造
不可能であった大電流を流すトランジスタ、集積回路の
設計製造を可能ならしめるものである。
また本発明は上記と反対導電型においても同様に適用で
きる。
きる。
図１は従来技術による三重拡散型トランジスタの断面図
、図２は従来技術によるＮ型コレクタ領域のＮ型不純物
の拡散プロフィールを示す曲線図、図３は本発明による
Ｎ型コレクタ領域の実効的Ｎ型不純物の拡大プロフィー
ルを示す曲線図、図４は本発明による三重拡散型トラン
ジスタの製法と実施例を示す断面図である。 １・・・・・・Ｐ型半導体基板、２・・・・・・Ｎ型コ
レクタ領域、３・・・・・・チャンネル防止用Ｐ型領域
、４・・・・・・Ｐ型ベース領域、５・・・・・・Ｎ十
ェミッ夕領域、６・・・…Ｎ＋コレクタコンタクト領域
、７・・・・・・酸化膜、８，８′・・・・・・Ｎ型領
域、９・・・・・・酸化膜、１０・・・・・・酸化膜の
開孔、１１・・・・・・Ｐ型不純物（Ｎ型領域を補償す
るため）、１１′・・・・・・Ｎ型領域中のＰ型不純物
により補償された領域、１２・・・・・・チャンネル防
止用Ｐ型領域、１３・・・・・・Ｐ型ベース領域、１４
・・・．・．Ｎ十ェミッタ領域、１５・・・・・・Ｎ＋
コレクタコンタクト領域。 風ｌ 函乙 図る 図４
、図２は従来技術によるＮ型コレクタ領域のＮ型不純物
の拡散プロフィールを示す曲線図、図３は本発明による
Ｎ型コレクタ領域の実効的Ｎ型不純物の拡大プロフィー
ルを示す曲線図、図４は本発明による三重拡散型トラン
ジスタの製法と実施例を示す断面図である。 １・・・・・・Ｐ型半導体基板、２・・・・・・Ｎ型コ
レクタ領域、３・・・・・・チャンネル防止用Ｐ型領域
、４・・・・・・Ｐ型ベース領域、５・・・・・・Ｎ十
ェミッ夕領域、６・・・…Ｎ＋コレクタコンタクト領域
、７・・・・・・酸化膜、８，８′・・・・・・Ｎ型領
域、９・・・・・・酸化膜、１０・・・・・・酸化膜の
開孔、１１・・・・・・Ｐ型不純物（Ｎ型領域を補償す
るため）、１１′・・・・・・Ｎ型領域中のＰ型不純物
により補償された領域、１２・・・・・・チャンネル防
止用Ｐ型領域、１３・・・・・・Ｐ型ベース領域、１４
・・・．・．Ｎ十ェミッタ領域、１５・・・・・・Ｎ＋
コレクタコンタクト領域。 風ｌ 函乙 図る 図４
Claims (1)
- １ 三重拡散型トランジスタを含む半導体装置において
、コレタク領域のコレクタ接合に近接する部分がコレク
タ領域の他の部分に比較して高比抵抗となっていること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51020749A JPS608629B2 (ja) | 1976-02-26 | 1976-02-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51020749A JPS608629B2 (ja) | 1976-02-26 | 1976-02-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52103970A JPS52103970A (en) | 1977-08-31 |
| JPS608629B2 true JPS608629B2 (ja) | 1985-03-04 |
Family
ID=12035826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51020749A Expired JPS608629B2 (ja) | 1976-02-26 | 1976-02-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS608629B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62262459A (ja) * | 1986-05-09 | 1987-11-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH01194364A (ja) * | 1988-01-28 | 1989-08-04 | Nec Corp | 縦型高耐圧半導体装置 |
-
1976
- 1976-02-26 JP JP51020749A patent/JPS608629B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52103970A (en) | 1977-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0315346B2 (ja) | ||
| JP2590295B2 (ja) | 半導体装置及びその製造方法 | |
| KR910006672B1 (ko) | 반도체 집적회로 장치 및 그의 제조 방법 | |
| EP0043007A2 (en) | Saturation-limited bipolar transistor circuit structure and method of making | |
| US3582725A (en) | Semiconductor integrated circuit device and the method of manufacturing the same | |
| JPS608629B2 (ja) | 半導体装置 | |
| US3656034A (en) | Integrated lateral transistor having increased beta and bandwidth | |
| US4446611A (en) | Method of making a saturation-limited bipolar transistor device | |
| JPS61245573A (ja) | 半導体装置 | |
| JPS6298663A (ja) | 半導体集積回路装置 | |
| JPS6241427B2 (ja) | ||
| JP2715494B2 (ja) | 半導体装置の製造方法 | |
| JP2697631B2 (ja) | 半導体装置の製造方法 | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| JPH01244660A (ja) | Ｂｉ−ＣＭＯＳ半導体装置の製造方法 | |
| CA1087321A (en) | Integrated circuit with static induction transistor | |
| JPH0110938Y2 (ja) | ||
| JPH03116774A (ja) | 半導体装置の製造方法 | |
| JP3068510B2 (ja) | 半導体装置 | |
| JPH0575035A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS63107162A (ja) | 縦型ｐｎｐトランジスタ | |
| JPS641933B2 (ja) | ||
| JPH01120060A (ja) | 半導体装置 | |
| JPH04322431A (ja) | 半導体装置及びその製造方法 |