JPS6087663A - サイリスタ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、逆並列接続された１対のサイリスタ（二順
方向過′屯圧が印加された時に、印加された側のサイリ
スタを強制点弧して許容値を越える過電圧を除去する保
護装置（以下１−　ＯＶ　Ｐ回路」という）を備えたサ
イリスタ制御装置に関する。

〔発明の技術的背景〕

無効電力補償装置または系統電圧安定化装置として使用
されるサイリスタ制御り−ｒラフトルサイリスタ装置（
以下「ＴＣＩ（、用サイリスタ装置」という）は、逆並
列接続された１対のサイリスタによって構成される。

第１図は、ＴＣ比用サイリスタ装置を使用したアーク炉
無効ｒａ力補償装置の概略構成を示した図である。ＴＣ
）Ｌ用サイリスタ装置１　ｉｌ　１対のサイリスタｌａ
、ｌｂ　を逆並列接続して構成される。これらのサイリ
スタｌａ、ｉｂ　を位相制御することによりサイリスタ
に直列接続されたりアクドル２に流れる電流を変化させ
て、リアクトル２と並列に接続されている固定客、敵で
あるコンデンサ３との合成無効分を構成し、これによっ
て負荷（アーク炉）４０発生する無効電力を補償する。

サイリスタｌａ、ｌｂには外部からサージ電圧、たとえ
ば開閉サージ電圧が印加されるため過電圧保護用Ｃ：Ｏ
Ｖ　Ｐ回路を設ける場合がある。このＯＶ’Ｐ回路はサ
イリスタｌａ、ｌｂに順方内遊７に圧が印加された時に
サイリスタｌａ、ｌｂの許容電圧値以内シニサイリスタ
を点弧して、許容値を越える過電圧がサイリスタＩ　ａ
　、　１　ｂ（＝印加されるのを防止するための保護回
路である。このＯＶＰ回路を設けるどサイリスタは、印
加される過電圧に協調を取ってその１１列数を決定する
必要がなくなるためサイリスタ直列数の低減が計れるの
で、近年その使用が盛んになってきた。特にＴ　ＣＢ用
サイリスタ装置に使用される逆並列接続サイリスタの場
合には、過電圧の順、逆方向に合イ〕せで逆並列接続さ
１ｌ−ｆｃザイリスタのいずれかを点弧することにより
過電圧の方向を問わずサイリスクを保護することができ
るため、非７１Ｓ’　Ｅ二有効な保護方式として注目さ
れている。

第２図は、０１２回路を設けた逆並列接続されたサイリ
スタ制御装置の構成図を示したものである。過電圧検出
回路５は逆並列（４続されｉｔ　１相分のサイリスタｌ
　ａ　、　ｌ、　ｂのアノード・カソード間に並列に接
続される。

この’）：′％　Ｉ重圧検出回路５の出力信号である過
シ１１圧強制点弧信−号６ａ　、６ｂは順方向過電圧に
対応するゲート回Ｎ７ａ、７ｂへ込ら牙℃乙。ゲート回
路７ａ、７ｂでは、図示しない制御装置からの位相制御
Ｃ二よる正規のゲート信号８ａ　、８ｂとこのメ）電圧
強制点弧信号６ａ、６１）との論理和をオｒ回路９によ
り）Ｉｙ、す、それをパルスγング］０で増幅してす・
１リスタｌａまたは１ｂのゲートへ点弧制御パルスとし
゛〔与えるように４．′ｆｔ成されている。な、ｔ−５
過電圧強制点弧信号ｂ　ａ　ｒ　６　ｂは、サイリスタ
ｌａ。

１ｂに印加される輸屯圧の極性に比、じていずれか一方
が出力される様になっている。

このようにＴＣＲ用サーすリスタ装置＋、；（ＯＶ　Ｐ
　回路を設置することは、過電圧保護上非常ｆ二有効で
あるが、ｏｖｐｌ！！１銘が動作するタイミングによっ
てはサイリスタｌａ、ｌｂのターンオフＣ二手具合が生
ずる場合がある。

〔背景技術の問題点〕

第３図は、　ｆ（４２図Ｃ二示した従来のサイリスク制
御装置の動作を説明するための各部の電圧及び電流波形
な水（、、たものである。なお以下の説明においては１
相分の動作について睨明するが、多相交流の他の相につ
いての動作も同様である。

ザイリスタ装置りＣ＝屯圧１１が印加されており、各号
イリスタｌａ、ｌｂｌ’一点弧＋Ｉｉｉ　ａ’＋＋パル
ス１２ｇ。

１２Ｉ）が与えられた場合には、サイリスク電流１３が
流れ、との時サイリスタｌａ、ｌｂのアノード・カソー
ドｉｓＪの電圧波形１４がイ！Ｉられる。今時ム１１　
ｔ、において何らかの原因で印加電圧１１が上昇し、Ｏ
ＶＰ回路が動作して強制点例パルス１５がイこ生し［Ｉ
相すイリスタが点弧した場合には、サイリスタ電流ｊ３
け時刻ｔ４まで流れつづｔする。一方Ｘ相サイリスタに
は時刻ｔ３で正規の点弧制御パルスが送られてくるが、
逆相（Ｕ相）が通１゛ｂ、中であるため点弧制御パルス
はすぐＣ二はサイリスタへ送られず、時刻ｔ４になって
Ｘ相に順方向電圧が印加された時点で始めて点弧制御パ
ルスが出力されＸ相すイリスタが点弧する。−ｊ役に高
圧−Ｉトイリスク装置−（’　ｆよこのようにゲーｔ・
＋−勺えられろ点弧い・ｊＪ　ｉ卸パルスをり゛イリス
タの印加電圧状況（−あイ）せて制御］１Ｊする′にめ
のゲート回ｔ６が設けられ′Ｃいるのが一汁ノノａでジ
）る。

ココテ、　（、）　Ｖ　Ｐ　回ｐＨ４７５：　、＋ｌ１
ｌｌ　作（、７，、−５＝ｔ４　ｉ−、ｃ、　（）　（
ＩＪ　。

りのターンオフを考えてみると、【Ｊ相−’）　、（Ｉ
Ｊ　、人りは時刻ｔ、からｔ、までの区間ｒなゎちＸ　
Ａｎ−Ｉｒ′イリスタがオンしているＪｉ旧：ｆｊ、Ｉ
ｍ　Ｘ相・リーイ１１−スタグ）　ｌ１１ｉ７方向電圧
１；テ【下を逆圧としてターンメツし、ｃ二いるこ七が
わかろ。したがってｒ＋：；　；ｔ３１［ｔ４がＣコｔ
ｄ−Ｑの１ｌテ間が知くて、必要とされるサイリスタの
ターノＡ−フタイムを確保できない場合１−ｉｉ　Ｕ　
ＩＪ　ｌ−（１７，夕ｌ：ｔ　り−ンオフでき・Ｊ″、
１ｊテ刻重、で順方向電圧１６が印Ｄｊ１されると電圧
破りを起こすという次点を４１しでいた。

斤お、サイリスタ電流Ｉ３の波形１４’ｌ中（二点線で
示した波形１７は、ＯＶ　Ｐ回ｒ３カリリ作し４い時の
正規のサイリスク電流である。また波形Ｉ８は同様（−
圧力ｔ＋、のアノード・カソード間電圧をｙｊくしたも
のである〇 一般にサイリスクｆ′ｉ逆１ｉ圧が印加されないと、そ
のターンオフタイムは２倍から５倍にのびてしまうとい
う特徴をもっている。そのため上述したよう（二逆相の
サイリスタの順方向電圧降下（たかだか１ｖ〜２Ｖ）を
逆電圧としてターンオフする場合も、サイリスタの必要
とするターンオフタイムは通常時のそれより数倍長く必
要となる。したがってＯＶＰ回路動作後の逆相通電期間
である時刻ｔ４からｔ、までの間にターンオフできない
可能性がある。さらに、Ｕ相のＯｖＰ回路が動作する可
能性のある期間は、入相サイリスタがターンオフした時
刻ｔｘからＵ相に正規の点弧制御パルスが出る時刻ｔ、
までの期間である。仮に最大進み無効電力を発生すべく
入相の位相を最大にしぼった場合を考えるとＸ＠璽二は
パルスが出ず従って入相は入相しそのためＵ相のＯｖＰ
回路の動作する可能性は時刻ｔ。からｔ２までとなる。

従って時刻ｔ。でＵ相ＯＶＰが動作した場合ｔ、からｔ
、の時間は０となる。

このように、ＴＣＲ用サイリスタ装置にＯＶＰ回路を設
けた場合には、０ＶＰｌｉ路の動作するタイミング及び
ＯＶＰ動作後の逆相の運転状況≦二よ〔発明の目的〕 この発明の目的は、ＯＶ　Ｉ）回路を備えた’ｌ’　Ｃ
Ｂ用サイリスタ装置において、０ｖＰＩＩ！回路動作時
にサイリスタの破壊をおこさないサイリスタ制御装置を
提供するにある。

〔発明の概要〕

この発明では上記目的を達成するために、逆並列接続し
た１対のサイリスタ（１順方向過電圧が印加された時、
印加された側のサイリスタを強制点□弧して許容値を越
える過電圧を除去する保護回路を備えたサイリスタ制御
装置において１点弧制御パルス用位相制御信号が最大し
ぼり指令の場合にもあらかじめ定められた最大遅れ位相
角において必ずパルスを出すγリミット回路と、前記保
護回路からの強制点弧信号に対応して動作し、１択方向
過電圧の印加されたサイリスタと逆相（二あるサイリス
タに伝達される点弧制御パルスを少なくとも１サイクル
だけＪＭするパルスロック回路とを設けたことを特徴と
する。

〔発明の実施例〕

第４図は、この発明の一実施例を示す回路図である。な
お第２図に示したと同一部分Ｉ：は同一符号を付してそ
の説明を省略する。制御装置１９の無効電力制御回路加
にて１発生無効′屯力を補償するために必要なりアクド
ル電流に対応し、位相制御回路２１　＋二て位相制御さ
れた点弧制御パルスはγリミット回路乙に入力される。

ここでは１位相制御回路２１がリアクトル電流をしぼり
極端な場合パルスを出さない様に位相制御した場合であ
っても。

あらかじめ定められた最大遅れ位相角（γ角）で必４″
パルスを出す様になっている。このように制御された点
弧制御パルス８ａ、８ｂは、ゲート回路７ａ　、７ｂに
送られ通常はパルスロック回路お（後述）、オア回路９
を通りパルスアンプ１０を介して点弧制御パルスとして
サイリスタｌａ、ｌｂへ送られる。

サイリスタに過′猷圧が印加した場合には、過電圧検出
回路５にて検出され極性判別されて過電圧強制点弧信号
６ａ又け６ｂとして順方向過電圧に対応するゲート回路
７ａ、又は７ｂへ送ら」する。

ゲート回路７ａ、又は７ｂでは、過’（ｉｆｆ、圧検出
信号６ａ、又は６ｂを受けると、オア回路９を通して過
電圧強制点弧パルスを出すと同時に紡相１１１［のパル
スロック回路乙により逆相側の正規の点弧制御パルス８
ａ、又は８ｂを少なくとも１サイクルたけロックし、正
規の点弧制御パルスによる運転を停止させる。その後パ
ルスロック回％　２：３　ｎロックを解除し、位相制御
回路２１による正規の点弧制御パルス８ａ、又は８ｂで
の運転に復帰する。

第５図は第４図に示す回路の動作を説明するための波形
図で、印加電圧１１、Ｕ相及び入相点弧制御パルス１２
ａ’、１２ｂ、Ｕ相→ノイリスタ電流１３、Ｕ相すイリ
スタアノード・カソード間電圧１４の波形をそれぞれ示
し℃いる。Ｕ相側の点弧制御パルス冴を出した後、急激
で大きな無効電力変動がちり、それを補償すべく制御回
路が極限まで位相をしはった場合、従来ならは入相点弧
制御パルスは欠相する。

ところが、本発明によるγリミット回路によりあらかじ
め定められた最大遅れ位相角（γ角）で点弧制御パルス
５が出力される。これによりサイリスタ電流は必ず時刻
ｔＸまで流れる。従つ−ＣＵ相側ＯＶＰ回路の動作可能
範囲はｔＸ力）らｔ２までの９１間となる。ｔ、とｉｔ
Ｕ相における正規の点弧制御パルスの出力される時刻で
ある。

仮に時刻ｔＸで０ｖＰｌ路が動作し過電圧強制点弧パル
ス１５が出力されたとすると、サイリスタ電流は時刻ｔ
、まで流れる。

Ｕ相ＯＶ　Ｐ　ｌｕＪ路が動作したため、Ｘ相パルスロ
ック回路によりＸ相正規点弧制御パルスは最低１サイク
ルはロックされるため欠相する。九このため、Ｕ相すイ
リスタｌ二は時刻１４からｔ。までの期間逆圧ｎが印加
されるためサイリスタは確実にターンオフすることがで
きる。

従って、サイリスタに必要なターンオフタイムなｔ４か
ら１６の期間で確保できるように、最悪ケースのＯＶ　
Ｐ　ｌ！！Ｊ％動作時刻ｔｘを決めｔＸを確保するよう
に最“大遅れ位相角（ｒ角）を決める事ができる。

Ｘ相パルスロック回路は第５図ではｌサイクルだりパル
スをロックしその銑ロックを１悼除するので、次サイク
ルでは、正規点弧制御パルス２８による運転に復帰する
。

〔発明の効果〕

以上実施例について詳細に説明したように、この発明で
は位相制御信号が最大しぼり指令の局舎でもあらかじめ
定められた最大遅れ位相角（γ角）で必ずパルスを出す
γリミット回路と、　ＯＶ　Ｌ’回回路動作−正規の点
弧制御パルスを少なくともｌサイクルだけ遮断するため
のパルスロック回Ｆ６を設けたので、サイリスタに何ら
グノージを与えることなく　！ｉｒａ実にターンオフさ
せることができ、しめ）も運転を止めることのない高倍
ネ１度の→ノ゛イリスタ制御装置を提供することができ
るという利点がある。

さらに、ｒリミット回路を設けることにより通常の運転
においては毎サイクル必ずし■相側とＸ　ａ側の電流が
流れ片側だけの通電という状態をさけることができるた
め、リアクトルが偏磁しにくくなるという効果も生ずる
。

【図面の簡単な説明】

第１図は、サイリスタ制御リアクトル用サイリスタ装置
を使用したアーク炉無効電力補償装置の構成図、第２図
は従来のサイリスタ制御装置の構成を示す回路図、ｆ３
３囚は第２図の動作を説明する各種波形図、第４図は、
この発明の一実施例を示すサイリスタ制御装置の回路図
、第５図Ｆｉ第４図の回路動作を説明するための各種波
形図である。 １９・・・制御製置　」・・・無効電力制御回路２１・
・・位相制部器［２２・・・ｒ　リミット回路器・・・
パルスロック回路。 （７３１７）代理人弁理士　則近憲佑（ばか１名）第１
図 第２図 第３図 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 逆並列接続した１対のサイリスタに順方向過電圧が印加
   された時、印加された側のサイリスタを強制点弧して許
   容値を越える過電圧を除去する保護回路を備えたサイリ
   スタ制御装置において。 点弧制御パルス用位相制御信号が最大しぼり指令の場合
   にも、あらかじめ定められた最大遅れ位相角（Ｔ角と呼
   ぶ）において点弧制御パルスを出すγリミット回路と、
   前記保護回路からの強制点弧信号に応答して動作し、順
   方向過電圧の印加されたサイリスタと逆相にあるサイリ
   スタに伝達される点弧制御パルスを少なくとも１サイク
   ルだけ遮断するパルスロック回路とを設けたことを特徴
   とするサイリスタ制御装置。