JPS6089112A - トランジスタ増幅回路 - Google Patents

トランジスタ増幅回路

Info

Publication number
JPS6089112A
JPS6089112A JP58198127A JP19812783A JPS6089112A JP S6089112 A JPS6089112 A JP S6089112A JP 58198127 A JP58198127 A JP 58198127A JP 19812783 A JP19812783 A JP 19812783A JP S6089112 A JPS6089112 A JP S6089112A
Authority
JP
Japan
Prior art keywords
transistor
current
circuit
current source
differential pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58198127A
Other languages
English (en)
Other versions
JPH0252884B2 (ja
Inventor
Koichi Sakai
弘一 酒井
Jun Takahashi
純 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP58198127A priority Critical patent/JPS6089112A/ja
Publication of JPS6089112A publication Critical patent/JPS6089112A/ja
Publication of JPH0252884B2 publication Critical patent/JPH0252884B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はオフセット電圧の発生を防止する為の高い入力
インピーダンス特性を有するトランジスタ増幅回路に関
する。
第1図は本出願人が特願昭57−99047号によって
開示した差動増幅回路である。斯る差動増幅器20fd
電流源用トランジスタT23とトランジスタT2. 、
 T、2からなる差動対とダイオードD23とトランジ
スタT2□からなる能動負荷回路から形成されている。
無信号時に信号入力側のトランジスタT21のエミッタ
・ベース間にオフセット電流が流れるが、トランジスタ
差動対を形成するトランジスタと同一の電気的特性を有
するトランジスターT25に電流源用トランジスタT2
4を介してトランジスタT21に流れる電流と等価の電
流Iが供給さ■ れる。従って、トランジスタT2.のベース電流7がダ
イオード22とトランジスタT26’ HT2Bから形
成されたカレントミラー回路21に流し込まれる。ダイ
オードD22に略ベース電流1と等しい電流が流れ、ト
ランジスタT26 、 T2.にコレクタ電流アが流れ
得る状態となる。尚、ダイオードD21には定電流Iが
流れるようになされ、ダイオードD21とトランジスタ
T23 、 T24はカレントミラー回路から形成され
ている。そして、トランジスタT23は2Iの電流が流
れる。また、抵抗R1,R2は基準電圧源回路22であ
る。
このように、無信号時はトランジスタ差動対の夫々のト
ランジスタT21.T2□からユに等しいβ 電流が引き込まれ、トランジスタ差動対の負荷に流れる
電流を等しくしてオフセットを消去している。
然し乍ら、増幅回路20が動作状態にあるときは、トラ
ンジスタ差動対の夫々のベース・エミッタ間電圧が異な
る為にン夫々のベース電流に比例してオフセット電流も
変化し、その変動分の電流上△■が抵抗R2に流れ込み
、入力端子4の電位は変動する。従って、低電#、電圧
で使用する場合や、或いは高精度な装置に用いられる場
合、または斯る差動増幅器を比較器等に用いた場合は基
準電圧源の電位が変動して好ましくない。
本発明は上述に鑑みなされたもので、その主な目的はオ
フセット電圧を消去するトランジスタ増幅回路を提供す
るにある。
1030目的は入力インピーダンスの高いトランジスタ
増幅回路を提供するにある。
更にまた池の目的はトランジスタ差動対に夫々流れるベ
ース電流部によって異なるオフセット成分をも除去して
オフセットの発生を防止するトランジスタ増幅回路を提
供するにある。
本発明のトランジスタ増幅回路は、無信号時のみならず
、動作時に於てもトランジスタ差動対の夫々に流れるベ
ース電流に、よるベース・エミッタ間電圧の差によって
生じる電位差、所謂信号入力端子間の電位差がオフセッ
トとして発生するのを防止するものである。
以下、本発明に依るトランジスタ増幅回路に就いて第2
図及び第3図に基づき説明する。
第2図に於て、l、2は電源電圧供給用の端子、3.4
が信号入力端子、5が出力端子である。7は差動増幅器
であって、電流源用トランジスタT3トランジスタT1
.T2からなる差動対、ダイオードD4 とトランジス
タT4 及びT、、 ’re を含む能動負荷回路8か
ら形成されている。9乃至13はカレントミラー回路等
を形成する電流源回路であシ、ダイオードD1とトラン
ジスタ’rs 、 ’rt。
もカレントミラー回路を形成している。また、トランジ
スタ’rs 、 7.3はトランジスタT、、T。
からなる差動対と同等の電気的特性を翁するトランジス
タで形成される。
本発明のトランジスタ差動増幅回路の動作に就いて説明
する。差動増幅器7のトランジスタ差動対は電流源用ト
ランジスタT3を介して定電流Iが供給され、トランジ
スタT、、T2に夫々コレクタ電流1.、I2が流れて
いる。無信号時は理想的にはコレクタ電流11 と12
は竹しい。一方能動負荷回路7がカレントミラー回路を
形成しているので、トランジスタT2のコレクタVIL
流I2もトランジスタTI のコレクタVT、 l’r
c、 I t と等しい電流が流れようとするので、そ
の差分(hI+)の電流モ△ノが出力として現われる。
次に、差動増幅器7に付設された電流源回路の詳細な説
明に入る。トランジスタT7とダイオードD2からなる
カレントミラー回路9のバイアス側が能動負荷回路8の
トランジスタT11 のコレクタに接続され、トランジ
スタTI のコレクタ電流11と同等の電流がトランジ
スタTs によってカレントミラー回路9から引き込ま
れる。従って、トランジスタT7のミラー′M、流11
 がトラ/ジスl りT8 を介してjの?Jt流がカレントミラー回路I
Oに流れ込む。そして、トランジスタT9によル、I。
トランジスタT1のベース側から略jの電流を引き込む
。同、βはトランジスタT8の電流増幅率であり、トラ
ンジスタT1 、 T2 、 Ttaも電気的特性がト
ランジスタT8と等しい。一方、能動負荷回路8のトラ
ンジスタT6は電流源用トランジスタTsoからIl 
の電流を引き込む。また、トランジスタT1oを介して
′F14 流IがトランジスタT6Eカレントミラー回
路11に流れ込むので、カレントミラー回路11にはそ
の差分の電流I2が流れ込む。そして、ダイオードD6
とトランジスタT1□からなるカレントミラー回路12
から1□の■2 ■、流を引き込み、トランジスタT13を介してjの電
流がカレントミラー回路13に流れ込む。従つ2 て、トランジスタT2のベース側カーらフの′電流がカ
レントミラー回路13に引き込まれる。倣って、トラン
ジスタ差動対のトランジスタT1.T2の夫々のベース
側からベース電流に等しい電流が引き込まれる為に動作
状態であっても(aめて高い精度で袖旧が可能である。
従って、無信号時或いは動作時のオフセットの発生を完
全に阻止できるのみならず、2乃至3ボルトの低電源電
圧で使用するトランジスタ増幅回路としても極めて好適
である。まだ、本発明のトラ/′)スタ増幅回路を比較
器として用いた場合でも、基準電圧源にオフセットを発
生させる異常な電流が流れ込むことがなく信頼性の高い
比較器を提供できる。更にまた、その入力インピーダン
スは唖めて高いものとなる特長を有する。
第3図は本発明のトランジスタ増幅回路の曲の実施例で
あるが、熱論、第2図実施例と逆極性のトランジスタを
用いたとしても、同様な概念に基づいてオフセットの消
去が可能であることは言うまでもない。また、同一機能
の部分には同一符号を記した。
尚、第2図及び第3図に於て、一般にダイオードDI 
%D7は、ダイオード接続されたトランジスタによって
形成されるのが通常である。
【図面の簡単な説明】
第1図は従来のトランジスタ増幅回路の回路図、第2図
は本発明に係るトランジスタ増幅回路の一実施例を示す
回路図、第3図は本発明に係るトランジスタ増幅回路の
曲の実施例を示す回路図である。 7:差動増幅器、 8:能動負荷回路。 9乃至13F電流源回路 特詐出齢人 東光株式会社 第 1 図

Claims (5)

    【特許請求の範囲】
  1. (1)第1の電流源用トランジスタとトランジスタ差動
    対と第1と第2のトランジスタを含む能動負荷回路から
    形成された差動増幅回路、該第1のトランジスタに電流
    を流し込む第1の電流源回路、該トランジスタ差動対を
    形成するトランジスタと電気的特性の等しい第3のトラ
    ンジスタを介して該第1の電流源回路から電流を引き込
    む第2の電流源回路、該第1の電流源用トランジスタに
    流れる電流と等しい電流を該能動負荷回路の第2のトラ
    ンジスタと第3の電流源回路に流し込む第2の電流源用
    トランジスタ、該第3の電流源回路に該能動負荷回路に
    流れる電流と等しい電流が引き込まれる第4の電流源回
    路、第6のトランジスタを介して該第4の電流源回路か
    ら、電流を引き込む第5の電流源回路、該トランジスタ
    差動対の一方のトランジスタのベースから該第2の電流
    源回路に、該トランジスタ差動対の他方のトランジスタ
    差動対スから該第5の電流源回路に該トランジスタ差動
    対の夫々のトランジスタに流れるベース電流と等価の電
    流を引き込むことによって、該トランジスタ差動対の夫
    々のト′う/ジスタから該能動負荷回路に流れる負荷電
    流を等しくなしオフセットの発生を防止したことを特徴
    とするトランジスタ増幅回路。
  2. (2)第3と第4のトランジスタがトランジスタ差動対
    を形成するトランジスタの電気的特性と等しい特性を具
    えた特許請求の範囲第1項記載のトランジスタ増幅回路
  3. (3)第1と第2のトランジスタを具えた能動負荷回路
    がカレントミラー回路である特許請求の範囲第1項記載
    のトランジスタ増幅回路。
  4. (4) 第1と第2の電流源用ト2/ジスタ挨ダイオー
    ドと共にカレントミラー回路で形成された特許請求の範
    囲第1項記載のトランジスタ増幅回路。
  5. (5)第1乃至第5の電流源回路の夫々がカレントミラ
    ー回路を形成した特許請求の範囲第1項記載のトランジ
    スタ増幅回路。
JP58198127A 1983-10-21 1983-10-21 トランジスタ増幅回路 Granted JPS6089112A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58198127A JPS6089112A (ja) 1983-10-21 1983-10-21 トランジスタ増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58198127A JPS6089112A (ja) 1983-10-21 1983-10-21 トランジスタ増幅回路

Publications (2)

Publication Number Publication Date
JPS6089112A true JPS6089112A (ja) 1985-05-20
JPH0252884B2 JPH0252884B2 (ja) 1990-11-15

Family

ID=16385897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58198127A Granted JPS6089112A (ja) 1983-10-21 1983-10-21 トランジスタ増幅回路

Country Status (1)

Country Link
JP (1) JPS6089112A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169521U (ja) * 1986-04-15 1987-10-27

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620378U (ja) * 1992-05-01 1994-03-15 武 腰塚 クレ−ン用フック

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169521U (ja) * 1986-04-15 1987-10-27

Also Published As

Publication number Publication date
JPH0252884B2 (ja) 1990-11-15

Similar Documents

Publication Publication Date Title
EP0072589A2 (en) Current stabilizing arrangement
JPS60205618A (ja) カスコード接続電流源回路配置
JPH0770935B2 (ja) 差動電流増幅回路
US4005371A (en) Bias circuit for differential amplifier
JPS6089112A (ja) トランジスタ増幅回路
US5155429A (en) Threshold voltage generating circuit
JPH09105763A (ja) コンパレータ回路
US4983863A (en) Logarithmic amplification circuit for obtaining output voltage corresponding to difference between logarithmically amplified values of two input currents
US5764105A (en) Push-pull output circuit method
JPS59115618A (ja) バイポーラlsi
JPH06169225A (ja) 電圧電流変換回路
US5506536A (en) Differential amplifier with exponential gain characteristic
JPH0241925Y2 (ja)
JP3518138B2 (ja) 電圧検出回路
JP3058998B2 (ja) 半導体集積回路装置
JP2545374B2 (ja) 定電流源回路を有する差動増幅回路
EP0332714A1 (en) Temperature compensated current source
JP3161929B2 (ja) 電圧変換回路
JPH0151207B2 (ja)
KR950003354B1 (ko) 저 오프셋 레벨 쉬프트 증폭기
JP2901441B2 (ja) 緩衝増幅器
JPS61157175A (ja) ペデスタル・クランプ回路
JPS5916311B2 (ja) 比較回路
JPH04183007A (ja) バッファ回路
JPH04278611A (ja) 定電流回路