JPS6089208A - 制御回路試験方法 - Google Patents
制御回路試験方法Info
- Publication number
- JPS6089208A JPS6089208A JP58197424A JP19742483A JPS6089208A JP S6089208 A JPS6089208 A JP S6089208A JP 58197424 A JP58197424 A JP 58197424A JP 19742483 A JP19742483 A JP 19742483A JP S6089208 A JPS6089208 A JP S6089208A
- Authority
- JP
- Japan
- Prior art keywords
- input
- test
- control circuit
- circuit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、データ処理部(以下CPUと称す)を含む各
種制御回路のハードウェア試験方法に関し、特に、対象
回路に特別な試験用入出力端子あるいはインタフェース
を設けることなく試験を行なう方法に関する。
種制御回路のハードウェア試験方法に関し、特に、対象
回路に特別な試験用入出力端子あるいはインタフェース
を設けることなく試験を行なう方法に関する。
最近、自動車その他各種の機器の制御機構にはマイクロ
コンピュータを用いた制御方式が大幅に導入されつつあ
シ、それとともに組み込まれる制御回路の試験方法が重
要な問題となっている。
コンピュータを用いた制御方式が大幅に導入されつつあ
シ、それとともに組み込まれる制御回路の試験方法が重
要な問題となっている。
一般に1機器組み込み型の専用制御回路は、汎用的なコ
ンソール手段をもたず、その入出力インタフェースは、
七ンザや操作スイッチ等からの入力とアクチュエータ等
への制御出力および試験用出力のだめの端子で占められ
ている。
ンソール手段をもたず、その入出力インタフェースは、
七ンザや操作スイッチ等からの入力とアクチュエータ等
への制御出力および試験用出力のだめの端子で占められ
ている。
第1図は、基本的な制御回路を示す従来例回路図であり
1図中、1は制御回路、2はCPU、3は操作スイッチ
およびセンザ用入力端子、4は増幅器やA/D変換器等
を含む入力回路、5は入力5Z−)、6は通常出力ポー
ト、7はアクチュエータ駆動回路等の通常出力回路、8
はアクチュエータへの通常出力端子、9は試験用出力ボ
ート。
1図中、1は制御回路、2はCPU、3は操作スイッチ
およびセンザ用入力端子、4は増幅器やA/D変換器等
を含む入力回路、5は入力5Z−)、6は通常出力ポー
ト、7はアクチュエータ駆動回路等の通常出力回路、8
はアクチュエータへの通常出力端子、9は試験用出力ボ
ート。
10は試験用出力回路、11は試験用出力端子を示す。
通常、CPUの出力ポート数には一定の制約があり、試
験用出力が十分な数だけ取シ出せない場合が多く、その
ため、入力回路4の増幅器やA/D変換器などを個々に
試験することが困難であり。
験用出力が十分な数だけ取シ出せない場合が多く、その
ため、入力回路4の増幅器やA/D変換器などを個々に
試験することが困難であり。
また図示の方法では、出力回路7を試験することができ
ないという欠点がある。
ないという欠点がある。
本発明の目的は、試験専用の入出力インタ7工−スを十
分に設けることができない制御回路において、自在に試
験を可能にする手段を提供することにあり、そのため、
制御回路内のCP U機能を利用して試験用プログラム
を組み込んでおき、これを、操作スイッチ等の入力の通
常起シ得ない組み合わせ状態を設定することにょシ呼び
出し、任意の内部回路の試験を実行させて、その試験結
果は1通常出力を利用して読み出せるようにするもので
ある。
分に設けることができない制御回路において、自在に試
験を可能にする手段を提供することにあり、そのため、
制御回路内のCP U機能を利用して試験用プログラム
を組み込んでおき、これを、操作スイッチ等の入力の通
常起シ得ない組み合わせ状態を設定することにょシ呼び
出し、任意の内部回路の試験を実行させて、その試験結
果は1通常出力を利用して読み出せるようにするもので
ある。
本発明の構成は、それにより複数の操作スイッチと、こ
の操作スイッチからの信号により所定の制御を行うデー
タ処理部と、該データ処理部からの制御信号を出力する
制御出力端子とを有する制御回路において、前記データ
処叩部、複数の操作スイッチの操作状態を検出し、特殊
な操作状態が検出されたとき、前記制御回路を試験状態
に設定し、制御回路内の試験対象部分の動作状態を示す
信号を制御出力端子に送出することを%徴としている。
の操作スイッチからの信号により所定の制御を行うデー
タ処理部と、該データ処理部からの制御信号を出力する
制御出力端子とを有する制御回路において、前記データ
処叩部、複数の操作スイッチの操作状態を検出し、特殊
な操作状態が検出されたとき、前記制御回路を試験状態
に設定し、制御回路内の試験対象部分の動作状態を示す
信号を制御出力端子に送出することを%徴としている。
以下に1本発明の詳細を実施例にしたがって説明する。
第2図は1本発明の1実施例の構成図であり。
第1図に示した制御回路を本発明にもとづいて改良した
ものである。
ものである。
第2図において、1は制御回路、2′はCPU。
3は操作スイッチおよびセンサ用入力端子、4は増幅器
やA/D変換器等を含む入力回路、5は入力ボート、6
は通常出力ポート、7はアクチュエータ駆動回路等の通
常出力回路、8はアクチュエータへの通常出力端子、1
2α、12A・・・・・・は操作スイッチ、13α、1
3b・・・・・・はセンサ、14は入力処理部、15は
制御処理部、16は入力信号記憶部、17は試験処理部
、1Bは表示器を表わす。
やA/D変換器等を含む入力回路、5は入力ボート、6
は通常出力ポート、7はアクチュエータ駆動回路等の通
常出力回路、8はアクチュエータへの通常出力端子、1
2α、12A・・・・・・は操作スイッチ、13α、1
3b・・・・・・はセンサ、14は入力処理部、15は
制御処理部、16は入力信号記憶部、17は試験処理部
、1Bは表示器を表わす。
本実施例回路が第1図の回路と基本的に相違する点は1
本実施例回路内のCP U 2’が通常モードと試験モ
ードの2つのモードをもち、入力端子に接続されている
操作スイッチ12cL、12h・・・を通常行なわない
特殊な方法で操作(以後、非通常的操作と呼ぶ)するこ
とにより、試験モードが設定され、試験データは1通常
出力回路ツに結合された表示回路又は、モータ制御回路
に接続された表示器18により表示され、特別な試験用
のボート、出力回路は使用されないことである。
本実施例回路内のCP U 2’が通常モードと試験モ
ードの2つのモードをもち、入力端子に接続されている
操作スイッチ12cL、12h・・・を通常行なわない
特殊な方法で操作(以後、非通常的操作と呼ぶ)するこ
とにより、試験モードが設定され、試験データは1通常
出力回路ツに結合された表示回路又は、モータ制御回路
に接続された表示器18により表示され、特別な試験用
のボート、出力回路は使用されないことである。
上記した操作スイッチ12α、12hの非通常的操作と
は、操作スイッチ12i、12b・・・について指定さ
れた操作方法以外の操作を行なうことであり、たとえは
本来操作スイッチが択一的に操作されるものである場合
に、2個あるいは3個の操作スイッチを、同時に2重あ
るいは3重操作することにより、CPU2’に識別させ
、試験モードを設定させるようにする。
は、操作スイッチ12i、12b・・・について指定さ
れた操作方法以外の操作を行なうことであり、たとえは
本来操作スイッチが択一的に操作されるものである場合
に、2個あるいは3個の操作スイッチを、同時に2重あ
るいは3重操作することにより、CPU2’に識別させ
、試験モードを設定させるようにする。
第3図に、自動車の窓のup/dowル (昇降)制御
回路の例を示す。図中、1は制御回路、1日は表示器、
19はttpスイッチ、20はdowny、イッチ、2
1はモータ電流検出信号入力、22けup制御リレー、
23はdovun 制御卸リレー、24はモータ制(財
)回路、25はモータである。
回路の例を示す。図中、1は制御回路、1日は表示器、
19はttpスイッチ、20はdowny、イッチ、2
1はモータ電流検出信号入力、22けup制御リレー、
23はdovun 制御卸リレー、24はモータ制(財
)回路、25はモータである。
図示の回路は+ u、7’スイツチ19あろいけdow
nスイッチ20のいずれか一方を操作することにより、
制(2)回路lがそれを検出して、モータfffU #
回路24のリレー22あるいは23の一方を、駆動し。
nスイッチ20のいずれか一方を操作することにより、
制(2)回路lがそれを検出して、モータfffU #
回路24のリレー22あるいは23の一方を、駆動し。
モータ制御回路24を介してモ〜り25を指示にしたが
って正または逆に回転させ、窓f +Lp /do+o
nさせるものである。またモータ電流検出信号は。
って正または逆に回転させ、窓f +Lp /do+o
nさせるものである。またモータ電流検出信号は。
窓に手をはさ“まれた場合の安全制御に使用され。
モータ電流が過大になったときモータ駆動を停止させる
。
。
この回路の場合、uPスイッチ19およびd o +/
Jqスイッチ20を同時に操作すれば、上記した非通学
的操作となシ、制御回路1はこの状態を検出して試験モ
ードを設定する。試験モードにおいては。
Jqスイッチ20を同時に操作すれば、上記した非通学
的操作となシ、制御回路1はこの状態を検出して試験モ
ードを設定する。試験モードにおいては。
たとえばそのときのモータ電流検出信号値が表示器1日
に2進表示される。
に2進表示される。
再び第2図に戻、D、CPU2’の改良された機能につ
いて説明する。CP U 2’において、入力処理部1
4は、入力ボート5へ入力された操作スイッチ12α、
12b、・・・の状態信号およびセンサ13α、13h
、・・・からの信号の入力処理を行ない、入力信号記憶
部16に格納する。CP U 2’は9通常モ −ド状
態にあり、制御処理部15が動作し、入力信号記憶部1
6に格納されている入力信号にもとづいて所定の制御出
力信号を生成し。
いて説明する。CP U 2’において、入力処理部1
4は、入力ボート5へ入力された操作スイッチ12α、
12b、・・・の状態信号およびセンサ13α、13h
、・・・からの信号の入力処理を行ない、入力信号記憶
部16に格納する。CP U 2’は9通常モ −ド状
態にあり、制御処理部15が動作し、入力信号記憶部1
6に格納されている入力信号にもとづいて所定の制御出
力信号を生成し。
通常出力ポートロへ出力する。
ここで、操作スイッチ12α、12b、・・・の非通帛
操作が行なわれると、入力処理部]、4はこれを識別し
1通常モードを試験モードに切替える。
操作が行なわれると、入力処理部]、4はこれを識別し
1通常モードを試験モードに切替える。
試験モード状態では、制御処理部150代りに試験処理
部17が起動され、入力信号記1.tよ部16に格納さ
れている入力信号のうちの所定のものを読み出して9通
常出力ポートロへ出力する。
部17が起動され、入力信号記1.tよ部16に格納さ
れている入力信号のうちの所定のものを読み出して9通
常出力ポートロへ出力する。
入力信号が複数ある場合の試験対象の指定は、非通常的
吸作の回数により、あるいは、非+q常的操作可能な操
作スイッチの組み合わせが複数ある場合には、その選択
により行なうことができる。なお試、験モードを終了さ
せる場合にも同様な方法を適用することができる。
吸作の回数により、あるいは、非+q常的操作可能な操
作スイッチの組み合わせが複数ある場合には、その選択
により行なうことができる。なお試、験モードを終了さ
せる場合にも同様な方法を適用することができる。
なお2表示器18には、簡単なLED回路が使用できる
。又、この例の様に、特別に制御回路内に表示器18
f 設置tjることなく、アクチュエータへの通′1+
δ出力端子8を使用し、外部にアクチュエータの替わり
として接続して、試験を行なうこともできる。
。又、この例の様に、特別に制御回路内に表示器18
f 設置tjることなく、アクチュエータへの通′1+
δ出力端子8を使用し、外部にアクチュエータの替わり
として接続して、試験を行なうこともできる。
以上のように1本発明によれば、制御回路の入出力端子
数を増加させることなく内部機能の試験が可能となシ、
そのために特別な回路を付加する必要がない。また通常
モードと試験モードとの切替えが容易であり、保守をい
つでも行なうことができる効果がある。
数を増加させることなく内部機能の試験が可能となシ、
そのために特別な回路を付加する必要がない。また通常
モードと試験モードとの切替えが容易であり、保守をい
つでも行なうことができる効果がある。
第1図は従来の制御回路の構成図、第2図は本発明の1
実施例の構成図、第3図は窓のす/down制御回路の
例の構成図である。 図中、1は制御回路、2′はCPU、4は入力回路、5
は入力ポート、6は通常用カポ−F 、7は通常出力回
路、12αおよび12hは操作スイッチ、13αおよび
13bはセンサ、14は入力処理部、15は制御処理部
、16は入力信号記憶部。 17は試験処理部、18は表示器を表わす。 特許出願人 洛士通株式会社
実施例の構成図、第3図は窓のす/down制御回路の
例の構成図である。 図中、1は制御回路、2′はCPU、4は入力回路、5
は入力ポート、6は通常用カポ−F 、7は通常出力回
路、12αおよび12hは操作スイッチ、13αおよび
13bはセンサ、14は入力処理部、15は制御処理部
、16は入力信号記憶部。 17は試験処理部、18は表示器を表わす。 特許出願人 洛士通株式会社
Claims (1)
- 【特許請求の範囲】 複数の操作スイッチと、この操作スイッチからの信号に
よシ所定の制御を行うデータ処理部と該データ処理部か
らの制御信号を出力する制御出力端子とを有する制御回
路において、前記データ処理部は、複数の操作スイッチ
の操作状態を検出し。 特殊な操作状態が検出されんとき、前記制御回路を試験
状態に設定し、制御回路内の試験対象部分の動作状態を
示す信号を制御出方端子に送出することを特徴とする制
御回路試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58197424A JPS6089208A (ja) | 1983-10-21 | 1983-10-21 | 制御回路試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58197424A JPS6089208A (ja) | 1983-10-21 | 1983-10-21 | 制御回路試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6089208A true JPS6089208A (ja) | 1985-05-20 |
Family
ID=16374286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58197424A Pending JPS6089208A (ja) | 1983-10-21 | 1983-10-21 | 制御回路試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6089208A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0256032A (ja) * | 1988-08-20 | 1990-02-26 | Fujitsu Ltd | データ処理装置の自己テスト方式 |
-
1983
- 1983-10-21 JP JP58197424A patent/JPS6089208A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0256032A (ja) * | 1988-08-20 | 1990-02-26 | Fujitsu Ltd | データ処理装置の自己テスト方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311138A (en) | Device for monitoring the functon of an electric load, its drive and the associated connections | |
| JP2018518857A (ja) | 車両の電子制御システムに冗長性を付与する方法及び装置 | |
| US4945540A (en) | Gate circuit for bus signal lines | |
| JPS588005B2 (ja) | 自己検査読み出し・書き込み回路 | |
| US6462557B1 (en) | System for the complete diagnosis of a driver | |
| JPS6089208A (ja) | 制御回路試験方法 | |
| JP2621481B2 (ja) | 駆動回路の診断方式 | |
| JP3716796B2 (ja) | 車両用故障診断装置 | |
| US6618634B1 (en) | Microcomputer system using repeated reset to enter different operating modes and method to do the same | |
| US4499580A (en) | Output check apparatus for electrophotographic copier | |
| JP2861595B2 (ja) | 冗長化cpuユニットの切り替え制御装置 | |
| JPH05101228A (ja) | アナログ入力カードシステム | |
| JPH08278924A (ja) | アダプタ診断システム | |
| JP2836038B2 (ja) | 鉄道車両用制御装置 | |
| JPH06202889A (ja) | 多重入出力回路系の故障検出装置 | |
| JPH0751630Y2 (ja) | 二重化システム | |
| JPS61286770A (ja) | 故障診断装置 | |
| JP2531615B2 (ja) | 集積回路 | |
| JP2833787B2 (ja) | 半導体集積回路 | |
| JPS61107436A (ja) | 電子機器の異常診断装置 | |
| JPS60243731A (ja) | 磁気デイスク制御装置の自己診断装置 | |
| JP2000311539A (ja) | 車載スイッチ故障診断装置 | |
| JPS62188933A (ja) | 自動車用制御装置の自己診断装置 | |
| JPH0695767A (ja) | 電源制御組織 | |
| JPH01101478A (ja) | 集積回路 |