JPH01101478A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH01101478A JPH01101478A JP62258376A JP25837687A JPH01101478A JP H01101478 A JPH01101478 A JP H01101478A JP 62258376 A JP62258376 A JP 62258376A JP 25837687 A JP25837687 A JP 25837687A JP H01101478 A JPH01101478 A JP H01101478A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- signal
- output
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路に係わり、例えば半導体集積
回路内の入力回路および出力回路の機能についてそれぞ
れ試験を行う集積回路に関する。
回路内の入力回路および出力回路の機能についてそれぞ
れ試験を行う集積回路に関する。
半導体集積回路は、コンビ二一夕を初め多くの電子機器
に論理素子あるいは記憶素子として用いられている。こ
のうち、論理素子は、レベルが“１”あるいは“０”の
電気信号を用いて所定の論理演算を行うようになってＣ
する。従って、コンビコータが演算を正確に行うために
は、論理素子が論理演算を正確に実行する必要がある。
に論理素子あるいは記憶素子として用いられている。こ
のうち、論理素子は、レベルが“１”あるいは“０”の
電気信号を用いて所定の論理演算を行うようになってＣ
する。従って、コンビコータが演算を正確に行うために
は、論理素子が論理演算を正確に実行する必要がある。
そこで、論理素子が正確な論理演算を行うために、半導
体集積回路の入力回路および出力回路の機能について試
験が行われている。この試験を行う場合は、試験用の信
号を入力回路に入力し、入力回路から半導体集積回路の
所定の内部回路に送り、ここから出力される信号を検出
するようになっている。試験用の信号は、′ｌ”あるい
は“０″のデータを任意の順番に、例えば“１０１００
１・・・・・・ｌ”のように配列されており、パターン
化されている。これらパターン化された信号を用いて試
験を行った結果、すべてのパターンについて出力信号の
状態が正常であると検出されると、集積回路の入出力回
路の機能は正常な状態であることが保証される。
体集積回路の入力回路および出力回路の機能について試
験が行われている。この試験を行う場合は、試験用の信
号を入力回路に入力し、入力回路から半導体集積回路の
所定の内部回路に送り、ここから出力される信号を検出
するようになっている。試験用の信号は、′ｌ”あるい
は“０″のデータを任意の順番に、例えば“１０１００
１・・・・・・ｌ”のように配列されており、パターン
化されている。これらパターン化された信号を用いて試
験を行った結果、すべてのパターンについて出力信号の
状態が正常であると検出されると、集積回路の入出力回
路の機能は正常な状態であることが保証される。
しかしながら、最゛近、半導体集積回路の回路設計技術
が向上するに伴って、その集積度が高くなっている。こ
れにより、入力回路に設けられた入力端子に対応した内
部回路が複雑になり、これらの内部回路がそれらの入力
端子にそれぞれ１対１に対応しない場合がある。すなわ
ち、内部回路によっては、その障害によって他の入力端
子にも影響を与えることがある。
が向上するに伴って、その集積度が高くなっている。こ
れにより、入力回路に設けられた入力端子に対応した内
部回路が複雑になり、これらの内部回路がそれらの入力
端子にそれぞれ１対１に対応しない場合がある。すなわ
ち、内部回路によっては、その障害によって他の入力端
子にも影響を与えることがある。
例えば、出力された信号が異常であると検知されたとき
、入力端子に障害があるかまたはそれに対応した内部の
回路に障害があるか判断することができない場合がある
。従って、障害のある入力端子に対応する内部回路を発
見することが困難になるという問題がある。
、入力端子に障害があるかまたはそれに対応した内部の
回路に障害があるか判断することができない場合がある
。従って、障害のある入力端子に対応する内部回路を発
見することが困難になるという問題がある。
そこで本発明の目的は、半導体集積回路の回路構成が複
雑になっても、その入力回路および出力回路の試験を容
易に行うことができる集積回路を提供することにある。
雑になっても、その入力回路および出力回路の試験を容
易に行うことができる集積回路を提供することにある。
本発明は、（ｉ）外部から与えられた信号を入力する入
力回路と、（ｉｉ ）この入力回路に入力した信号を他
の装置に出力する出力回路と、（ｉｉｉ ）入力回路の
機能および出力回路の機能についての試験を行うために
入力回路に入力された試験信号を記憶する試験信号記憶
手段と、（ｉｖ ）入力回路に入力された試験信号を出
力回路に伝送するかまたはそれを試験信号記憶手段に記
憶させるかのいずれかを選択する第１の選択手段と、（
ｖ）入力回路に入力された試験信号を出力回路に伝送す
るかまたは記憶手段に記憶された試験信号を出力回路に
出力させるかのいずれかを選択する第２の選択手段とを
集積回路に具備させる。
力回路と、（ｉｉ ）この入力回路に入力した信号を他
の装置に出力する出力回路と、（ｉｉｉ ）入力回路の
機能および出力回路の機能についての試験を行うために
入力回路に入力された試験信号を記憶する試験信号記憶
手段と、（ｉｖ ）入力回路に入力された試験信号を出
力回路に伝送するかまたはそれを試験信号記憶手段に記
憶させるかのいずれかを選択する第１の選択手段と、（
ｖ）入力回路に入力された試験信号を出力回路に伝送す
るかまたは記憶手段に記憶された試験信号を出力回路に
出力させるかのいずれかを選択する第２の選択手段とを
集積回路に具備させる。
ここで、集積回路内の入力回路の試験を行う場合は、信
号記憶手段に記憶された信号を読み出すことによって、
その信号のレベルを検出して試験を行ってもよい。集積
回路内の入力回路の試験あるいは出力回路の試験を適宜
行うために、第１の選択手段と第２の選択手段とをそれ
ぞれ切り換える切換手段を集積回路に具備してもよい。
号記憶手段に記憶された信号を読み出すことによって、
その信号のレベルを検出して試験を行ってもよい。集積
回路内の入力回路の試験あるいは出力回路の試験を適宜
行うために、第１の選択手段と第２の選択手段とをそれ
ぞれ切り換える切換手段を集積回路に具備してもよい。
すなわち本発明は、集積回路内の入力回路について試験
を行う場合は、セレクタ等の第１の選択手段で入力され
た信号をフリップフロップ等の信号記憶手段に一時記憶
することができるため、ここから信号を読み出すことに
よってそのレベルを検出することができる。集積回路内
の出力回路について試験を行う場合は、セレクタ等の第
２の選択手段で信号記憶手段に記憶された信号を読み出
し、これを出力端子に出力させることによって信号のレ
ベルを検出することができる。
を行う場合は、セレクタ等の第１の選択手段で入力され
た信号をフリップフロップ等の信号記憶手段に一時記憶
することができるため、ここから信号を読み出すことに
よってそのレベルを検出することができる。集積回路内
の出力回路について試験を行う場合は、セレクタ等の第
２の選択手段で信号記憶手段に記憶された信号を読み出
し、これを出力端子に出力させることによって信号のレ
ベルを検出することができる。
従って、２つの選択手段が集積回路に設けられたので、
通常の入出力制御を行う回路系統から集積回路内の入出
力回路の試験を行う回路系統に容易に切り換えることが
できる。
通常の入出力制御を行う回路系統から集積回路内の入出
力回路の試験を行う回路系統に容易に切り換えることが
できる。
以下実施例につき本発明の詳細な説明する。
第１図は、本発明の一実施例における集積回路の主要な
部分を表わしたものである。集積回路１１には、入力端
子１２、出力端子１３および切換信号入力端子１４がそ
れぞれ設けられている。試験を行う場合には、入力端子
１２は、集積回路Ｌ１の入力バッファの試験を行うため
の信号を入力し、出力端子１３は、出力バッファの試験
を行った結果を出力するようになっている。さらに、切
換信号入力端子１４は、入力バッファ試験あるいは出力
バッファ試験をそれぞれ行うために回路系統を切り換え
る信号（切換手段）を入力する端、子である。
部分を表わしたものである。集積回路１１には、入力端
子１２、出力端子１３および切換信号入力端子１４がそ
れぞれ設けられている。試験を行う場合には、入力端子
１２は、集積回路Ｌ１の入力バッファの試験を行うため
の信号を入力し、出力端子１３は、出力バッファの試験
を行った結果を出力するようになっている。さらに、切
換信号入力端子１４は、入力バッファ試験あるいは出力
バッファ試験をそれぞれ行うために回路系統を切り換え
る信号（切換手段）を入力する端、子である。
入力端子１２側にはセレクタ１５が設けられており、こ
の入力側にはフリップフロップ１６が接続され、この出
力側にはフリップフロップ１７が接続されている。セレ
クタ１５では、入力された信号を出力端子１３に送るか
あるいはフリップフロップ１６に一時記憶させるかを切
換信号入力端子１４から送られてきた信号に応じて切り
換えるようになっている。出力端子１３側にはセレクタ
１８が接続されている。セレクタ１８では、フリップフ
ロップ１７から出力された信号を出力端子１３に送るか
または入力端子１２に入力された信号を出力端子１３に
送るかを切り換えることになっている。
の入力側にはフリップフロップ１６が接続され、この出
力側にはフリップフロップ１７が接続されている。セレ
クタ１５では、入力された信号を出力端子１３に送るか
あるいはフリップフロップ１６に一時記憶させるかを切
換信号入力端子１４から送られてきた信号に応じて切り
換えるようになっている。出力端子１３側にはセレクタ
１８が接続されている。セレクタ１８では、フリップフ
ロップ１７から出力された信号を出力端子１３に送るか
または入力端子１２に入力された信号を出力端子１３に
送るかを切り換えることになっている。
試験を行わない場合は、入力端子１２に入力された信号
がセレクタ１５を介してフリップフロップ１７に供給さ
れる。供給された信号は、フリップフロップ１７に一時
記憶された後、フリップフロップ１７の出力側に接続さ
れたセレクタ１９に入力される。この信号はセレクタ１
９から出力され、所定の出力端子（図示せず）に送られ
る。
がセレクタ１５を介してフリップフロップ１７に供給さ
れる。供給された信号は、フリップフロップ１７に一時
記憶された後、フリップフロップ１７の出力側に接続さ
れたセレクタ１９に入力される。この信号はセレクタ１
９から出力され、所定の出力端子（図示せず）に送られ
る。
本実施例による集積回路の動作を、（ｉ）集積回路の入
力バッファ試験時、（ｉｉ ）集積回路の出力バッファ
試験時の２つの場合に分けて説明する。
力バッファ試験時、（ｉｉ ）集積回路の出力バッファ
試験時の２つの場合に分けて説明する。
（ｉ）入力バッファ試験時
集積回路１１の入力バッファ、試験を行う場合、レベル
が“０”あるいは“ｌ”で表わされる入力バッファ試験
用信号２１が入力端子１２から入力され、セレクタ１５
に送られる。切換信号入力端子１４から切換信号（切換
手段）２２が供給される。切換信号２２はセレクタ１５
をオンし、セレクタ１８をオフするといった制御信号で
ある。切換信号２２がセレクタ１５に入力すると、これ
がオンすることによって入力バッファ試験用信号２１が
フリップフロップ１６に送られる。フリップフロップ１
６に送られた大力バッファ試験用信号２１がここに入力
され、これを読み出すことによってそのレベルが０”あ
るいは１″であるかを検出する。ことができる。
が“０”あるいは“ｌ”で表わされる入力バッファ試験
用信号２１が入力端子１２から入力され、セレクタ１５
に送られる。切換信号入力端子１４から切換信号（切換
手段）２２が供給される。切換信号２２はセレクタ１５
をオンし、セレクタ１８をオフするといった制御信号で
ある。切換信号２２がセレクタ１５に入力すると、これ
がオンすることによって入力バッファ試験用信号２１が
フリップフロップ１６に送られる。フリップフロップ１
６に送られた大力バッファ試験用信号２１がここに入力
され、これを読み出すことによってそのレベルが０”あ
るいは１″であるかを検出する。ことができる。
切換信号２２がセレクタ１５に入力されないとき、セレ
クタ１５はオフ状態になっており、入力バッファ試験用
信号２１はセレクタ１５を介してフリップフロップ１７
に一時記憶される。−時記憶された入力バッファ試験用
信号２１は、フリップフロップ１７から出力され、セレ
クタ１９を介して集積回路１１０図示しない内部回路に
送られる。
クタ１５はオフ状態になっており、入力バッファ試験用
信号２１はセレクタ１５を介してフリップフロップ１７
に一時記憶される。−時記憶された入力バッファ試験用
信号２１は、フリップフロップ１７から出力され、セレ
クタ１９を介して集積回路１１０図示しない内部回路に
送られる。
（ｉｉ ）出力バッファ試験時
切換信号入力端子１４から入力された切換信号（切換手
段）２３がセレクタ１５に入力されると、セレクタ１８
をオンさせると共にセレクタ１５をオフさせる。切換信
号２３がセレクタ１８に入力されると、フリップフロッ
プ１７に記憶されていた入力バッファ試験用信号２１が
出力バッファ試験用信号２４としてここから出力され、
出力端子１３に供給される。出力端子１３に供給された
出力バッファ試験用信号２４は、ここから出力されるこ
とによってそのレベルが検出される。
段）２３がセレクタ１５に入力されると、セレクタ１８
をオンさせると共にセレクタ１５をオフさせる。切換信
号２３がセレクタ１８に入力されると、フリップフロッ
プ１７に記憶されていた入力バッファ試験用信号２１が
出力バッファ試験用信号２４としてここから出力され、
出力端子１３に供給される。出力端子１３に供給された
出力バッファ試験用信号２４は、ここから出力されるこ
とによってそのレベルが検出される。
このように本発明では、集積回路の内部回路にセレクタ
を設けたので、通常の入出力信号の制御を行う回路系統
から入出力回路の試験を行う回路系統に自由自在に切り
換えることができる。こめため、入出力回路の試験を容
易に行うことができる。これに伴って、集積回路の信頼
性が向上するという効果がある。
を設けたので、通常の入出力信号の制御を行う回路系統
から入出力回路の試験を行う回路系統に自由自在に切り
換えることができる。こめため、入出力回路の試験を容
易に行うことができる。これに伴って、集積回路の信頼
性が向上するという効果がある。
第１図は、本発明の一実施例における集積回路の要部の
構成を示したブロック図である。 １２・・・・・・入力端子（入力回路）、１３・・・・
・・出力端子〈出力回路〉、１５・・・・・・セレクタ
（第１の選択手段）、１６．１７・・・・・・フリップ
フロップ（信号記憶手段）、 １８・・・・・・セレクタ（第２の選択手段）。
構成を示したブロック図である。 １２・・・・・・入力端子（入力回路）、１３・・・・
・・出力端子〈出力回路〉、１５・・・・・・セレクタ
（第１の選択手段）、１６．１７・・・・・・フリップ
フロップ（信号記憶手段）、 １８・・・・・・セレクタ（第２の選択手段）。
Claims (1)
- 【特許請求の範囲】 １、外部から与えられた信号を入力する入力回路と、 この入力回路に入力した信号を他の装置に出力する出力
回路と、 前記入力回路および出力回路の機能についての試験を行
うために入力回路に入力された試験信号を記憶する試験
信号記憶手段と、 前記入力回路に入力された試験信号を出力回路に伝送す
るかまたはそれを前記試験信号記憶手段に記憶させるか
のいずれかを選択する第１の選択手段と、 前記入力回路に入力された試験信号を出力回路に伝送す
るかまたは前記記憶手段に記憶された試験信号を出力回
路に出力させるかのいずれかを選択する第２の選択手段 とを具備することを特徴とする集積回路。 ２、試験信号記憶手段に記憶された試験信号を読み出す
ことによって、その試験信号のレベルを検出することを
特徴とする特許請求の範囲第１項記載の集積回路。 ３、第１の選択手段と第２の選択手段とをそれぞれ切り
換える切換手段を具備することを特徴とする特許請求の
範囲第１項記載の集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62258376A JPH01101478A (ja) | 1987-10-15 | 1987-10-15 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62258376A JPH01101478A (ja) | 1987-10-15 | 1987-10-15 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01101478A true JPH01101478A (ja) | 1989-04-19 |
Family
ID=17319385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62258376A Pending JPH01101478A (ja) | 1987-10-15 | 1987-10-15 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01101478A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100237690B1 (ko) * | 1997-06-27 | 2000-03-02 | 윤종용 | 식기세척기용 수납바구니 |
-
1987
- 1987-10-15 JP JP62258376A patent/JPH01101478A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100237690B1 (ko) * | 1997-06-27 | 2000-03-02 | 윤종용 | 식기세척기용 수납바구니 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880014482A (ko) | 반도체 집적회로 장치 | |
| JPH02181677A (ja) | Ｌｓｉのテストモード切替方式 | |
| JP2521774B2 (ja) | メモリ内蔵型論理ｌｓｉ及びそのｌｓｉの試験方法 | |
| US6028443A (en) | Test circuit for semiconductor integrated logic circuit using tristate buffers allowing control circuit for tristate to be tested | |
| KR20000011768A (ko) | 자기테스트장치를갖춘집적회로 | |
| CN217506058U (zh) | 一种继电器切换次数检测装置 | |
| JP2833787B2 (ja) | 半導体集積回路 | |
| JPH0992787A (ja) | 半導体装置 | |
| JPS5816542A (ja) | 半導体集積回路 | |
| KR0184154B1 (ko) | 원칩 마이크로 컴퓨터 | |
| JP2877505B2 (ja) | Ｌｓｉ実装ボード及びデータ処理装置 | |
| JPS61286770A (ja) | 故障診断装置 | |
| KR100213266B1 (ko) | 테스트 회로를 갖는 반도체장치 | |
| JPH04128666A (ja) | 半導体集積回路 | |
| JPH03165279A (ja) | 半導体記憶装置のテスト回路 | |
| JPH01267475A (ja) | 論理集積回路 | |
| JPS60221841A (ja) | テストの容易な集積回路 | |
| JPH04332884A (ja) | プログラマブルロジックデバイス | |
| JPS62203324A (ja) | チツプ品名判別回路内蔵の集積回路 | |
| JPH0484783A (ja) | 半導体集積回路の試験方式 | |
| JPH06324111A (ja) | 半導体集積回路 | |
| JPH08286942A (ja) | 半導体回路装置 | |
| JPH0413737B2 (ja) | ||
| KR19990004874A (ko) | 반도체 메모리 소자의 테스트 장치 | |
| JPS61234376A (ja) | 信号試験回路 |