JPS6089873A - エラ−訂正方法 - Google Patents
エラ−訂正方法Info
- Publication number
- JPS6089873A JPS6089873A JP58197365A JP19736583A JPS6089873A JP S6089873 A JPS6089873 A JP S6089873A JP 58197365 A JP58197365 A JP 58197365A JP 19736583 A JP19736583 A JP 19736583A JP S6089873 A JPS6089873 A JP S6089873A
- Authority
- JP
- Japan
- Prior art keywords
- error
- flag
- data
- error correction
- error flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、例えばディ、ジタルオーディオ信号を記録
再生する時に適用されるエラー訂正方法に関する。
再生する時に適用されるエラー訂正方法に関する。
［背景技術とその問題点Ｊ
ディジタルオーディオ信号に用いられるエラー訂正方法
のひとつとして、ｃＲｃコードによりエラーを検出し、
１ピツトでもエラーの時には、エラー検出の対象とされ
る系列に含まれる全てのシンボルにエラーフラッグを付
け、これにより全てのシンボルをイレージヤしたのちク
ロスインターリーブ符号により訂正するものがある。し
たがって、本当は、エラーデータでないにも拘らず、エ
ラーデータと共通のＣＲＣ系列にあるために、エラーデ
ータと判断されるデータが生じる。このようなデータが
訂正によりまる時は、問題ないが、訂正できない場合に
は、正しいデータを捨てて補間により得られたデータを
用いるために、再生音の劣化が生じる。
のひとつとして、ｃＲｃコードによりエラーを検出し、
１ピツトでもエラーの時には、エラー検出の対象とされ
る系列に含まれる全てのシンボルにエラーフラッグを付
け、これにより全てのシンボルをイレージヤしたのちク
ロスインターリーブ符号により訂正するものがある。し
たがって、本当は、エラーデータでないにも拘らず、エ
ラーデータと共通のＣＲＣ系列にあるために、エラーデ
ータと判断されるデータが生じる。このようなデータが
訂正によりまる時は、問題ないが、訂正できない場合に
は、正しいデータを捨てて補間により得られたデータを
用いるために、再生音の劣化が生じる。
また、エラー訂正符号化がなされたデータを伝送する１
時には、ブロック毎に区切られ、ブロック毎に同期信号
及びアドレスが伺加される。この同期信号及びアドレス
にエラーがある場合には、そのブロックの全てのデータ
が無効とされる。しかし、同期信号及びアドレスにエラ
ーがなく、ブロック内の一部のデータが誤っている時に
は、ブロック内に他の正しいデータがあるにも拘らず、
全てイレージヤ−している。したがって、上述と同様に
、再生音の劣化が生じる。
時には、ブロック毎に区切られ、ブロック毎に同期信号
及びアドレスが伺加される。この同期信号及びアドレス
にエラーがある場合には、そのブロックの全てのデータ
が無効とされる。しかし、同期信号及びアドレスにエラ
ーがなく、ブロック内の一部のデータが誤っている時に
は、ブロック内に他の正しいデータがあるにも拘らず、
全てイレージヤ−している。したがって、上述と同様に
、再生音の劣化が生じる。
「発明の目的Ｊ
したがって、この発明の目的は、エラー検出符号の系列
に含まれるデータの１部にエラーがあるために、本来は
、正しいにも拘らずエラーデータと判断する問題点が解
決されたエラー訂正方法の提供を目的とするものである
。
に含まれるデータの１部にエラーがあるために、本来は
、正しいにも拘らずエラーデータと判断する問題点が解
決されたエラー訂正方法の提供を目的とするものである
。
この発明の他の目的は、同期信号、アドレスデータなど
ディジタル情報信号以外のディジタル信号のエラーとデ
ィジタル情報信号のエラーとを区別することができるエ
ラーフラッグを形成し、正しいデータを有効に利用する
ことができるようにしたエラー訂正方法の提供を目的と
するものである。
ディジタル情報信号以外のディジタル信号のエラーとデ
ィジタル情報信号のエラーとを区別することができるエ
ラーフラッグを形成し、正しいデータを有効に利用する
ことができるようにしたエラー訂正方法の提供を目的と
するものである。
「発明の概要」
この発明は、エラー訂正符号系列を形成する複数シンボ
ルの各シンボルに対してポインタイレージヤのだめのエ
ラー検出符号の符号化がなされたディジタル情報信号の
エラー訂正方法である。この発明は、エラー検出符号に
よるエラー検出を行ない第１のエラーフラッグを生成す
るステップと、エラー訂正符号系列に関してシンドロー
ムを生成するステップと、シンドロームが０となるエラ
ー訂正符号系列に含まれる第１のエラーフラッグを第２
のエラーフラッグに変更するステップと、データがエラ
ーでない可能性が高い場合に第２のエラーフラッグをク
リアするステップと、第１又は第２のエラーフラッグが
付加されたシンボルのエラー訂正を行なうステップとか
らなるものである。
ルの各シンボルに対してポインタイレージヤのだめのエ
ラー検出符号の符号化がなされたディジタル情報信号の
エラー訂正方法である。この発明は、エラー検出符号に
よるエラー検出を行ない第１のエラーフラッグを生成す
るステップと、エラー訂正符号系列に関してシンドロー
ムを生成するステップと、シンドロームが０となるエラ
ー訂正符号系列に含まれる第１のエラーフラッグを第２
のエラーフラッグに変更するステップと、データがエラ
ーでない可能性が高い場合に第２のエラーフラッグをク
リアするステップと、第１又は第２のエラーフラッグが
付加されたシンボルのエラー訂正を行なうステップとか
らなるものである。
この発明は、まだ、第１及び第２のエラーフラッグに加
えて、ディジタル情報信号以外のディジタル信号のエラ
ー検出を行ない、第３のエラーフラッグを形成するもの
である。第３のエラーフラッグに関しては、エラーフラ
ッグの変更及びクリアを行なわないものである。
えて、ディジタル情報信号以外のディジタル信号のエラ
ー検出を行ない、第３のエラーフラッグを形成するもの
である。第３のエラーフラッグに関しては、エラーフラ
ッグの変更及びクリアを行なわないものである。
「実施例」
以下、図面を参照してこの発明の一実施例について説明
する。この一実施例は、完結形のクロスインターリーブ
符号を用いる場合にこの発明を適用したものである。
する。この一実施例は、完結形のクロスインターリーブ
符号を用いる場合にこの発明を適用したものである。
第１図は、この発明な適用することができるエラー訂正
符号の構成の一例を示すものである。このエラー訂正符
号は、第１図Ａに示すように、例えばオーディオＰＣＭ
信号のｎワードとエラー訂正杓号の２ワードの冗長デー
タ（以下、Ｐ）ぐリテイ及びＱパリティと称する）との
ｔｌ（ｎ＋２）ワードを横方向に１７１個並べ、縦方向
の（ｎ＋２）ワードごとにエラー検出用のｒビットのＣ
ＲＣコードを付加した２次元配列を有している。この（
ｎ＋２ ）ワードのデータ及びこのデータに関するＣＲ
Ｃコードに対して第１図Ｂにも示すように、ブロック同
期信号及びブロックアドレスが付加され、この１ブロツ
クごとに順に記録される。
符号の構成の一例を示すものである。このエラー訂正符
号は、第１図Ａに示すように、例えばオーディオＰＣＭ
信号のｎワードとエラー訂正杓号の２ワードの冗長デー
タ（以下、Ｐ）ぐリテイ及びＱパリティと称する）との
ｔｌ（ｎ＋２）ワードを横方向に１７１個並べ、縦方向
の（ｎ＋２）ワードごとにエラー検出用のｒビットのＣ
ＲＣコードを付加した２次元配列を有している。この（
ｎ＋２ ）ワードのデータ及びこのデータに関するＣＲ
Ｃコードに対して第１図Ｂにも示すように、ブロック同
期信号及びブロックアドレスが付加され、この１ブロツ
クごとに順に記録される。
回転ヘッドを用いて、ビデオ信号及びこのビデオ信号に
関連するオーディオＰＣＭ信号を磁気テープに記録する
場合には、サンシリング周波数が２ｆＨ（但し、ｆＨ：
水平周波数）とされ、１ワードが８ビツトとされる。Ｎ
ＴＳＣ方式の時には、１フイールドで１０５０ワードと
なり、（ｎ＝８．ｍ＝１３２）と選ばれる。この場合、
（８Ｘ１３２＝１０５６ワード）となり、６ワ一ド分の
データとしては、コントロールデータが挿入される。Ｃ
ＣＩＲ方式の時では、（ｎ＝ｓ、ｍ＝１ｓ７）とされ机
ＣＲＣコードのビット数ｒは、例えば１６ビツトどされ
る。また ｐ ｙ４リテイ系列は、オーディオＰＣＭ信
号の８ワードとパリティワードＰとの計９ワードからな
るもので、この９ワードの間の距離は、１４４ブロツク
の均等又は６箇所が１５ブロツクで２箇所が１４ブロツ
クとされる。また、Ｑパリティ系列は、オーディオＰＣ
Ｍ信号の８ワードとパリテイワー）′Ｐと７′ｅｌＪテ
イワードＱとの計１０ワードからなるもので、この１０
ワードの間の距離は、１２ブロツクの均等にされる。Ｑ
パリティ系列内にパリティワードＰが含まれているので
、このパリティワードＰは、Ｑパリティ系列によるエラ
ー訂正によってエラー訂正されつる。
関連するオーディオＰＣＭ信号を磁気テープに記録する
場合には、サンシリング周波数が２ｆＨ（但し、ｆＨ：
水平周波数）とされ、１ワードが８ビツトとされる。Ｎ
ＴＳＣ方式の時には、１フイールドで１０５０ワードと
なり、（ｎ＝８．ｍ＝１３２）と選ばれる。この場合、
（８Ｘ１３２＝１０５６ワード）となり、６ワ一ド分の
データとしては、コントロールデータが挿入される。Ｃ
ＣＩＲ方式の時では、（ｎ＝ｓ、ｍ＝１ｓ７）とされ机
ＣＲＣコードのビット数ｒは、例えば１６ビツトどされ
る。また ｐ ｙ４リテイ系列は、オーディオＰＣＭ信
号の８ワードとパリティワードＰとの計９ワードからな
るもので、この９ワードの間の距離は、１４４ブロツク
の均等又は６箇所が１５ブロツクで２箇所が１４ブロツ
クとされる。また、Ｑパリティ系列は、オーディオＰＣ
Ｍ信号の８ワードとパリテイワー）′Ｐと７′ｅｌＪテ
イワードＱとの計１０ワードからなるもので、この１０
ワードの間の距離は、１２ブロツクの均等にされる。Ｑ
パリティ系列内にパリティワードＰが含まれているので
、このパリティワードＰは、Ｑパリティ系列によるエラ
ー訂正によってエラー訂正されつる。
゛ この一実施例は、上述のようなりロスインターリー
ブ符号化がなされたもののエラー訂正にこの発明を適用
したものである。この一実施例は、Ｐパリティ系列又は
Ｑパリティ系列内で１ワードエラーまで訂正することが
できる能力のエラー訂正符号例えば、単純パリティ符号
を用いている。また、この−実施例及び後述の一実施例
において、エラーが有ることを示すエラーフラッグとし
て、少なくとも２ビツトであって、３通りの情報を示す
ものが用いられる。つまり、エラー検出は、ブロック同
期信号、ブロックアドレス及びデータの夫々に、ついて
々され、ブロック同期信号又はブロックアドレスにエラ
ーが有ると判別された場合、デー久のエラーの有無と無
関係にエラーフラッグＦＡを付け、データをイレージヤ
即ち全ビットが００ものをメモリに書込み、データのみ
のエラーの場合には、エラーフラッグＦＢを伺け、この
データをメモリに書込むようになされる。ブロック同期
信号又はブロックアドレスを正しく抽出できないブロッ
クのデータは、エラー訂正に利用することができないの
で、イレージヤされると共に、このことを示すエラーフ
ラッグＦＡが伺けられる。エラーフラッグＦ３が付けら
れたデータについては、シンドロームがＯの時には、本
当は、正しいデータの可能性が高いものと判断し、エラ
ー訂正の処理において、エラーフラッグＦＣに変更する
。そして、このエラーフラッグＦＣカ付けられたデータ
に関して、本当に正しいかどうかがチェックされ、正し
い時には、エラーフラッグＦＣをクリアする。
ブ符号化がなされたもののエラー訂正にこの発明を適用
したものである。この一実施例は、Ｐパリティ系列又は
Ｑパリティ系列内で１ワードエラーまで訂正することが
できる能力のエラー訂正符号例えば、単純パリティ符号
を用いている。また、この−実施例及び後述の一実施例
において、エラーが有ることを示すエラーフラッグとし
て、少なくとも２ビツトであって、３通りの情報を示す
ものが用いられる。つまり、エラー検出は、ブロック同
期信号、ブロックアドレス及びデータの夫々に、ついて
々され、ブロック同期信号又はブロックアドレスにエラ
ーが有ると判別された場合、デー久のエラーの有無と無
関係にエラーフラッグＦＡを付け、データをイレージヤ
即ち全ビットが００ものをメモリに書込み、データのみ
のエラーの場合には、エラーフラッグＦＢを伺け、この
データをメモリに書込むようになされる。ブロック同期
信号又はブロックアドレスを正しく抽出できないブロッ
クのデータは、エラー訂正に利用することができないの
で、イレージヤされると共に、このことを示すエラーフ
ラッグＦＡが伺けられる。エラーフラッグＦ３が付けら
れたデータについては、シンドロームがＯの時には、本
当は、正しいデータの可能性が高いものと判断し、エラ
ー訂正の処理において、エラーフラッグＦＣに変更する
。そして、このエラーフラッグＦＣカ付けられたデータ
に関して、本当に正しいかどうかがチェックされ、正し
い時には、エラーフラッグＦＣをクリアする。
この一実施例について第２図を参照して更に詳述する。
第２図において、垂直方向の破線ＩＡ。
ＩＢ、ＩＣ，ＩＤは、ＣＲＣ系列を夫々示し、Ｘ印は、
各系列中に含まれる本当のエラーワードである。第２図
において、斜めの線２Ａ及び２Ｂは、Ｐパリティ系列を
夫々示し、斜めの線３Ａ、３ＢがＱパリティ系列を夫々
示す。ＣＲＣコードのエラー検出は、１ブロツクごとに
なされるので、たとえ、１系列中に１ワード或いは２ワ
ードのエラーワードが含まれる図示の例では、そのブロ
ックの全てのワードがエラーと判定されてしまう。した
がって、Ｐパリティ系列及びＱパリティ系列の夫夫が１
ワードエラーまでエラー訂正できる時には、従来のよう
に、１種類のエラーフラッグしか伺加しないと、第２図
において、黒いドツトで示されるように、Ｐパリティ系
列及びＱパリティ系列の夫々において２ワードエラーが
生じ訂正不可能となる。
各系列中に含まれる本当のエラーワードである。第２図
において、斜めの線２Ａ及び２Ｂは、Ｐパリティ系列を
夫々示し、斜めの線３Ａ、３ＢがＱパリティ系列を夫々
示す。ＣＲＣコードのエラー検出は、１ブロツクごとに
なされるので、たとえ、１系列中に１ワード或いは２ワ
ードのエラーワードが含まれる図示の例では、そのブロ
ックの全てのワードがエラーと判定されてしまう。した
がって、Ｐパリティ系列及びＱパリティ系列の夫夫が１
ワードエラーまでエラー訂正できる時には、従来のよう
に、１種類のエラーフラッグしか伺加しないと、第２図
において、黒いドツトで示されるように、Ｐパリティ系
列及びＱパリティ系列の夫々において２ワードエラーが
生じ訂正不可能となる。
この一実施例では、エラーフラッグＦＢカ付ケられてメ
モリに書込まれたデータに関し、Ｐパリティ系列又はＱ
パリティ系列の夫々にエラーフラッグ数が２個の場合に
、シンドロームの計算結果が００場合に、エラーフラッ
グＦＢをＦＣに変更又はエラーフラッグＦＣのクリアを
行なう。Ｐパリティ系列の場合で、シンドロームＯの時
に、エラーフラッグをＦＢからＦＣに変更し、Ｑパリテ
ィ系列の場合で、シンドローム０の時に、エラーフラッ
グＦＣをクリアする。このような処理を行なうことによ
って、第２図において、黒いドツトが付されたワードの
エラーフラッグは、最終的にクリアされ、正しいものと
判断され、このワ・−ドは、データの再生に利用される
。したがって、エラー訂正が不可能なため補間処理を受
けるワード数を減少させることができ、実質的にエラー
訂正能力の向上を図ることができる。
モリに書込まれたデータに関し、Ｐパリティ系列又はＱ
パリティ系列の夫々にエラーフラッグ数が２個の場合に
、シンドロームの計算結果が００場合に、エラーフラッ
グＦＢをＦＣに変更又はエラーフラッグＦＣのクリアを
行なう。Ｐパリティ系列の場合で、シンドロームＯの時
に、エラーフラッグをＦＢからＦＣに変更し、Ｑパリテ
ィ系列の場合で、シンドローム０の時に、エラーフラッ
グＦＣをクリアする。このような処理を行なうことによ
って、第２図において、黒いドツトが付されたワードの
エラーフラッグは、最終的にクリアされ、正しいものと
判断され、このワ・−ドは、データの再生に利用される
。したがって、エラー訂正が不可能なため補間処理を受
けるワード数を減少させることができ、実質的にエラー
訂正能力の向上を図ることができる。
第３図は、この発明の一実施例を実施するだめの構成の
一例を示す。再生されたデータは、データＲＡＭ１１及
び同期信号央ニック回路１２に供給される。同期信号チ
ェック回路１２は、再生データかう所定のピットパター
ンのブロック同期信号が正しく抽出されたかどうかをチ
ェックするものである。再生データは、同期信号チェッ
ク回路１２の次にアドレスチェック回路１３に供給され
、ブロックアドレスが正しく再生データから分離された
かどうかが調べられる。アドレスチェック回路１３０次
にＣＲＣチェック回路１４により、再生データにエラー
が有るかどうかが調べられる。
一例を示す。再生されたデータは、データＲＡＭ１１及
び同期信号央ニック回路１２に供給される。同期信号チ
ェック回路１２は、再生データかう所定のピットパター
ンのブロック同期信号が正しく抽出されたかどうかをチ
ェックするものである。再生データは、同期信号チェッ
ク回路１２の次にアドレスチェック回路１３に供給され
、ブロックアドレスが正しく再生データから分離された
かどうかが調べられる。アドレスチェック回路１３０次
にＣＲＣチェック回路１４により、再生データにエラー
が有るかどうかが調べられる。
アドレスチェック回路１３は、再生データから分離され
たブロックアドレスの変化が規則性を有している場合例
えば１ステツプずつ変化している場合に、ブロックアド
レスの分離が正しくされたものと判定する。この規則性
から外れるブロックアドレスは、エラーと判断される。
たブロックアドレスの変化が規則性を有している場合例
えば１ステツプずつ変化している場合に、ブロックアド
レスの分離が正しくされたものと判定する。この規則性
から外れるブロックアドレスは、エラーと判断される。
同期信号チェック回路１２又はアドレスチェック回路１
３の何れか一方においてエラーが検出される時には、そ
のブロックのワードに関してエラーフラッグＦＡが付け
られると共に、データＲＡＭ１１には、このワー１が書
込まれない。ＣＲＣチェック回路１４からのエラーフラ
ッグＦＢがＲＡＭタイミング発生回路１５に供給され、
フラッグＲＡＭ１６に書込まれる。初期設定は、データ
ＲＡＭ１１の内容が全て０とされると共に、フラッグＲ
ＡＭ１６に全てのワードに関してエラーフラッグＦＡが
書込まれる。そして、エラーが検出されない時では、デ
ータＲＡＭ１１に再生データが書込まれると共に、フラ
ッグＲＡＭ１６．の対応するアドレスのエラーフラッグ
ＦＡがクリア即ちエラーフラッグのビットとして全て０
が書込まれる。また、ブロック同期信号又はブロックア
ドレスにエラーが有る時には、データＲＡＭ１１及びフ
ラッグＲＡＭ１６の両者への書込が禁止される。更に、
データのエラーが検出された時には、データＲＡＭ１１
に再生データが書込まれると共に、フラッグＲＡＭ１６
の対応するアドレスにエラーフラッグＦＢが書込まれる
。
３の何れか一方においてエラーが検出される時には、そ
のブロックのワードに関してエラーフラッグＦＡが付け
られると共に、データＲＡＭ１１には、このワー１が書
込まれない。ＣＲＣチェック回路１４からのエラーフラ
ッグＦＢがＲＡＭタイミング発生回路１５に供給され、
フラッグＲＡＭ１６に書込まれる。初期設定は、データ
ＲＡＭ１１の内容が全て０とされると共に、フラッグＲ
ＡＭ１６に全てのワードに関してエラーフラッグＦＡが
書込まれる。そして、エラーが検出されない時では、デ
ータＲＡＭ１１に再生データが書込まれると共に、フラ
ッグＲＡＭ１６．の対応するアドレスのエラーフラッグ
ＦＡがクリア即ちエラーフラッグのビットとして全て０
が書込まれる。また、ブロック同期信号又はブロックア
ドレスにエラーが有る時には、データＲＡＭ１１及びフ
ラッグＲＡＭ１６の両者への書込が禁止される。更に、
データのエラーが検出された時には、データＲＡＭ１１
に再生データが書込まれると共に、フラッグＲＡＭ１６
の対応するアドレスにエラーフラッグＦＢが書込まれる
。
１フィールド分のオーディオＰＣＭデータ（、（ｎ＋２
）Ｘｍ）がデータＲＡＭ１１に書込まれると共に、上述
のエラー検出がなされると、エラー訂正動作がなされる
。つまり°、第４図に示すフローチャートにおいて初期
設定のステップ３１．エラー検出のステップ３２及び判
定ステップ３３が終丁すると、エラー訂正のステップ３
４に移る。エラニック回路１２．アドレスチェック回路
１３及びＣＲＣチェック回路１４の何れによってもエラ
ーが検出されない時には、ステップ４４及び４５で示す
ように、フラッグＲＡＭ１６のエラーフラッグＦＡツク
回路１３の判定結果が正しくて、ＣＲＣチェック回路１
４によりエラー有りと検出されたデータは、データＲＡ
Ｍ１１に書込まれると共に、ステラ１２又はアドレスチ
ェック回路１３の何れかの検出結果がエラーの時には、
データＲＡＭ１１及びフラッグＲＡＭ１６が初期設定の
ままとされる。
）Ｘｍ）がデータＲＡＭ１１に書込まれると共に、上述
のエラー検出がなされると、エラー訂正動作がなされる
。つまり°、第４図に示すフローチャートにおいて初期
設定のステップ３１．エラー検出のステップ３２及び判
定ステップ３３が終丁すると、エラー訂正のステップ３
４に移る。エラニック回路１２．アドレスチェック回路
１３及びＣＲＣチェック回路１４の何れによってもエラ
ーが検出されない時には、ステップ４４及び４５で示す
ように、フラッグＲＡＭ１６のエラーフラッグＦＡツク
回路１３の判定結果が正しくて、ＣＲＣチェック回路１
４によりエラー有りと検出されたデータは、データＲＡ
Ｍ１１に書込まれると共に、ステラ１２又はアドレスチ
ェック回路１３の何れかの検出結果がエラーの時には、
データＲＡＭ１１及びフラッグＲＡＭ１６が初期設定の
ままとされる。
エラー訂正は、破線で夫々囲んで示すデコード回路１７
及びエラーフラッグチェック回路２０によってなされる
。デコード回路１７は、データＲＡＭ１１から読出され
た１個のパリティ系列のデータ即ちｎワーｒのＰＣＭデ
ータと１ワードのパリティデータを（ｍｏ４．２）の加
算を行なうことによりシンドロームを発生し、シンドロ
ームが０かどうかを示す信号を発生するシンドローム計
算回路１８と、エラーフラッグをポインタとして１ワー
ドエラーまでの訂正を行ない訂正後のデータをデータＲ
ＡＭ１１に書込むエラー訂正回路１９とからなる。エラ
ーフラッグチェック回路２０は、フラッグ数チェック回
路２１とフラッグランクチェック回路２２とエラーフラ
ッグ生成回路２３とから構成され、これらの回路は、フ
ラッグＲＡＭ１６から読出されたエラーフラッグを処理
し、処理後のエラーフラッグをフラッグＲＡＭ１６に書
込む。
及びエラーフラッグチェック回路２０によってなされる
。デコード回路１７は、データＲＡＭ１１から読出され
た１個のパリティ系列のデータ即ちｎワーｒのＰＣＭデ
ータと１ワードのパリティデータを（ｍｏ４．２）の加
算を行なうことによりシンドロームを発生し、シンドロ
ームが０かどうかを示す信号を発生するシンドローム計
算回路１８と、エラーフラッグをポインタとして１ワー
ドエラーまでの訂正を行ない訂正後のデータをデータＲ
ＡＭ１１に書込むエラー訂正回路１９とからなる。エラ
ーフラッグチェック回路２０は、フラッグ数チェック回
路２１とフラッグランクチェック回路２２とエラーフラ
ッグ生成回路２３とから構成され、これらの回路は、フ
ラッグＲＡＭ１６から読出されたエラーフラッグを処理
し、処理後のエラーフラッグをフラッグＲＡＭ１６に書
込む。
第４図のフローチャートで示すように、エラー訂正のス
テップ３４は、１フィールド分のデータに関してなされ
ると共に、Ｐパリティ系列を用いたＰ復号とＱパリティ
系クリを用いだＱ復号とを複数回行なうものとされてい
る。これは、エラー訂正がされたデータを用いて次のエ
ラー訂正を行なうことにより、エラー訂正能力を向上さ
せるためである。例えば、第１回目のＰ復号、第１回目
のＱ復号、第２回目のＰ復号、第２回目のＱ復号。
テップ３４は、１フィールド分のデータに関してなされ
ると共に、Ｐパリティ系列を用いたＰ復号とＱパリティ
系クリを用いだＱ復号とを複数回行なうものとされてい
る。これは、エラー訂正がされたデータを用いて次のエ
ラー訂正を行なうことにより、エラー訂正能力を向上さ
せるためである。例えば、第１回目のＰ復号、第１回目
のＱ復号、第２回目のＰ復号、第２回目のＱ復号。
第３回目のＰ復号の計５回の復号を順次行なうようにな
される。第４図における判定ステップ３５は、各々の復
号ステップの終了を検出するだめのもので、判定ステッ
プ３６は、一連のエラー訂正動作の終了を検出するだめ
のものである。第６図は、Ｐ復号又はＱ復号の１個のパ
リティ系列に関スルエラー訂正動作のフローチャートを
示すものである。
される。第４図における判定ステップ３５は、各々の復
号ステップの終了を検出するだめのもので、判定ステッ
プ３６は、一連のエラー訂正動作の終了を検出するだめ
のものである。第６図は、Ｐ復号又はＱ復号の１個のパ
リティ系列に関スルエラー訂正動作のフローチャートを
示すものである。
第６図において、５１で示すように、エラーフラッグ数
チェック回路２１によるチェック動作がなされる。１個
のパリティ系列内のエラーフラッグ数が１個の時には、
エラー訂正がなされ（ステップ５２）、このエラーフラ
ッグ数がＯ又は３個以上の時には、エラーフラッグの変
更又はクリア動作がなされない（ステップ５３）。エラ
ー訂正動作のステップ５２は、データのエラー訂正とそ
のデータと対応するエラーフラッグのクリアの動作との
両者を含むものである。エラーフラッグ数が２個の時に
は、フラッグランクチェック回路２２によって、２個の
うちで１個でもエラーフラッグＦＡで・あるかどうかが
判定されるｌ （ステップ５４）。この判定ステップ５
４により、エラーフラッグＦＡであることが分かると、
エラーフラッグの変更又はクリアを行なわないステップ
５３になり、エラーフラッグＦＡでない時には、シンド
ローム計算回路１８からの信号によって、シンドローム
が０かどうかが調べられる（ステップ５５）。
チェック回路２１によるチェック動作がなされる。１個
のパリティ系列内のエラーフラッグ数が１個の時には、
エラー訂正がなされ（ステップ５２）、このエラーフラ
ッグ数がＯ又は３個以上の時には、エラーフラッグの変
更又はクリア動作がなされない（ステップ５３）。エラ
ー訂正動作のステップ５２は、データのエラー訂正とそ
のデータと対応するエラーフラッグのクリアの動作との
両者を含むものである。エラーフラッグ数が２個の時に
は、フラッグランクチェック回路２２によって、２個の
うちで１個でもエラーフラッグＦＡで・あるかどうかが
判定されるｌ （ステップ５４）。この判定ステップ５
４により、エラーフラッグＦＡであることが分かると、
エラーフラッグの変更又はクリアを行なわないステップ
５３になり、エラーフラッグＦＡでない時には、シンド
ローム計算回路１８からの信号によって、シンドローム
が０かどうかが調べられる（ステップ５５）。
シンドロームがＯでない時には、処理動作な行なわない
ステップ５３となり、シンドロームが００時には、次の
判定ステップ５６に移る。この判定ステップ５６は、フ
ラッグランクチェック回路２２によってなされるもので
、２個のエラーフラッグの何れか一方がＦＢであるか、
又は共にＦＣであるかを調べるものである。
ステップ５３となり、シンドロームが００時には、次の
判定ステップ５６に移る。この判定ステップ５６は、フ
ラッグランクチェック回路２２によってなされるもので
、２個のエラーフラッグの何れか一方がＦＢであるか、
又は共にＦＣであるかを調べるものである。
エラーフラッグがＦ３の時には、現在デコード中の系列
がＰパリティ系列がどうがが調べられる（ステツ７°５
７）。Ｐパリティ系列の時には、フラッグＦＢがフラッ
グＦ（に変更される（ステップ５８）。
がＰパリティ系列がどうがが調べられる（ステツ７°５
７）。Ｐパリティ系列の時には、フラッグＦＢがフラッ
グＦ（に変更される（ステップ５８）。
Ｐパリティ系列でない時は、処理動作を行なわないステ
ップ５３となる。判定ステツノ５６において、２個のエ
ラーフラッグが共にＦＣの時には、次に、現在デコード
中の系列がＰパリティ系列がどうかが調べられる（ステ
ップ５９）。Ｐパリティ系列の時には、処理動作を行な
わないステップ５３となり、Ｐパリティ系列でない時即
ちＱパリティ系列の時には、エラーフラッグがクリアさ
れる（ステップ６０）。エラーフラッグのランクの変更
とエラーフラッグのクリアとは、エラーフラッグ生成回
路２３においてなされる。現在デコーｒ中のものがＰパ
リティ系列かＱパリティ系列かは、復号が何回目かどう
かを調べることが分かり、この判定は、エラーフラッグ
生成回路２３においてなされる。
ップ５３となる。判定ステツノ５６において、２個のエ
ラーフラッグが共にＦＣの時には、次に、現在デコード
中の系列がＰパリティ系列がどうかが調べられる（ステ
ップ５９）。Ｐパリティ系列の時には、処理動作を行な
わないステップ５３となり、Ｐパリティ系列でない時即
ちＱパリティ系列の時には、エラーフラッグがクリアさ
れる（ステップ６０）。エラーフラッグのランクの変更
とエラーフラッグのクリアとは、エラーフラッグ生成回
路２３においてなされる。現在デコーｒ中のものがＰパ
リティ系列かＱパリティ系列かは、復号が何回目かどう
かを調べることが分かり、この判定は、エラーフラッグ
生成回路２３においてなされる。
上述のエラー訂正動作を（（ｎ＋２）Ｘ＋ηワード〕の
データについて延べ５回にわたって行なうことにより、
エラー訂正ができないワード数を減少させることができ
る。、エラー訂正の動作が全て終了した後に、エラーフ
ラッグＦＡ、ＦＢ又はＦＣが伺いているオーディオＰＣ
Ｍ信号は、図示せずも、次段のエラー補間処理を受ける
。
データについて延べ５回にわたって行なうことにより、
エラー訂正ができないワード数を減少させることができ
る。、エラー訂正の動作が全て終了した後に、エラーフ
ラッグＦＡ、ＦＢ又はＦＣが伺いているオーディオＰＣ
Ｍ信号は、図示せずも、次段のエラー補間処理を受ける
。
この発明の他の実施例について説明する。他の実施例は
、オーディオＰＣＭ信号のみならずＣＲＣコードもデー
タＲＡＭに取り込み、Ｐ復号及びＱ復号を複数回繰り返
す際に、ＣＲＣによるエラー検出も複数回行なうように
したものである。例えば、第１回目のＣＲＣによるエラ
ー検出を行ない、第１回目のＰ復号及びＱ復号を行ない
、次に第２回目のＣＲＣによるエラー検出を行ない、次
に第２回目のＰ復号及びＱ復号を行なう。エラーフラッ
グとして、ＦＡ、ＦＢ、ＦＣの３種類を用い、エラーフ
ラッグＦ’ＢからＦＣへの変更並び５エラーフラツグＦ
Ｃのクリアを行なうことは、前述の一実施例と同様であ
る。
、オーディオＰＣＭ信号のみならずＣＲＣコードもデー
タＲＡＭに取り込み、Ｐ復号及びＱ復号を複数回繰り返
す際に、ＣＲＣによるエラー検出も複数回行なうように
したものである。例えば、第１回目のＣＲＣによるエラ
ー検出を行ない、第１回目のＰ復号及びＱ復号を行ない
、次に第２回目のＣＲＣによるエラー検出を行ない、次
に第２回目のＰ復号及びＱ復号を行なう。エラーフラッ
グとして、ＦＡ、ＦＢ、ＦＣの３種類を用い、エラーフ
ラッグＦ’ＢからＦＣへの変更並び５エラーフラツグＦ
Ｃのクリアを行なうことは、前述の一実施例と同様であ
る。
この他の実施例のエラー訂正動作について第７図を参照
して説明する。電７図において、垂直方向の破線ＩＥ、
ＩＦ、ＩＧ、ＩＨの夫々は、ＣＲＣコードのエラー検出
の系列を示し、斜めの線２Ｃ。
して説明する。電７図において、垂直方向の破線ＩＥ、
ＩＦ、ＩＧ、ＩＨの夫々は、ＣＲＣコードのエラー検出
の系列を示し、斜めの線２Ｃ。
２Ｄ、２Ｅは、Ｐパリティ系列を示し、斜めの線３Ｃ，
３Ｄ 、３Ｅは、Ｑパリティ系列を示している。第７図
において、Ｘ及び三角形のドツトで示すワードが本当の
エラーワードを表し、四角形のドツト、白いドツト、黒
いドツトは、エラーワードでないが、エラー検出によっ
てエラーフラッグが付くものを表している。
３Ｄ 、３Ｅは、Ｑパリティ系列を示している。第７図
において、Ｘ及び三角形のドツトで示すワードが本当の
エラーワードを表し、四角形のドツト、白いドツト、黒
いドツトは、エラーワードでないが、エラー検出によっ
てエラーフラッグが付くものを表している。
第１回目のＱ復号により、Ｑパリティ系列３Ｃの１ワー
ドエラーである三角形のドツト掟で示すエラーワードが
訂正される。また、前述の一実施例と同様の処理によっ
て、Ｑパリティ系列３Ｄ及び３Ｅ中の黒いドツトで示ず
２ワードのエラーフラッグがクリアされる。また、四角
形のドツト及び白い円形のドツトで示すワードは、Ｐパ
リティ系列２Ｃに他に本当のエラーワードがないために
、前述の一実施例の処理によって、エラーフラッグがＦ
ＢからＦＣへ変換される。
ドエラーである三角形のドツト掟で示すエラーワードが
訂正される。また、前述の一実施例と同様の処理によっ
て、Ｑパリティ系列３Ｄ及び３Ｅ中の黒いドツトで示ず
２ワードのエラーフラッグがクリアされる。また、四角
形のドツト及び白い円形のドツトで示すワードは、Ｐパ
リティ系列２Ｃに他に本当のエラーワードがないために
、前述の一実施例の処理によって、エラーフラッグがＦ
ＢからＦＣへ変換される。
したがって、ＣＲＣによるエラー検出を繰り返すと、系
列１Ｅがエラー無しと判定されるので、四角形のドツト
で示すワードのエラーフラッグＦＣをクリアする。これ
によって、Ｐパリティ系列２Ｃには、白い円形ドツトで
示ず１ワードがエラーとして残る状態となり、したがっ
て、この１ワードエラーを訂正することができる。
列１Ｅがエラー無しと判定されるので、四角形のドツト
で示すワードのエラーフラッグＦＣをクリアする。これ
によって、Ｐパリティ系列２Ｃには、白い円形ドツトで
示ず１ワードがエラーとして残る状態となり、したがっ
て、この１ワードエラーを訂正することができる。
この発明は、クロスインターリーブ符号でない場合にも
適用することができる。例えば、１個のエラー訂正符号
系列で、２ワードエラーまで訂正可能なリードソロモン
符号を用いる場合にこの発明を適用した更に他の実施例
について説明する。
適用することができる。例えば、１個のエラー訂正符号
系列で、２ワードエラーまで訂正可能なリードソロモン
符号を用いる場合にこの発明を適用した更に他の実施例
について説明する。
第８図は、この発明の更に他の実施例の構成を示すもの
である。再生データが同期信号チェック回路１２．アド
ンスチェック回路１３及びＣＲＣチェック回路１４によ
りエラー検出され、同期信号及びブロックアドレスの一
方又は両者がエラーの場合には１．データがイレージヤ
されると共に、エラーフラッグＦＡが付けられる。デー
タＲＡＭＩＩのデータを用いて処理を行なうデコード回
路６１が設けられ、このデコード回路６１のシンドロー
ム計算回路６２によってシンドロームが０かどうか調べ
られ、デコード回路６１のエラー訂正回路６３によって
、リードソロモン符号のエラー訂正がなされる。
である。再生データが同期信号チェック回路１２．アド
ンスチェック回路１３及びＣＲＣチェック回路１４によ
りエラー検出され、同期信号及びブロックアドレスの一
方又は両者がエラーの場合には１．データがイレージヤ
されると共に、エラーフラッグＦＡが付けられる。デー
タＲＡＭＩＩのデータを用いて処理を行なうデコード回
路６１が設けられ、このデコード回路６１のシンドロー
ム計算回路６２によってシンドロームが０かどうか調べ
られ、デコード回路６１のエラー訂正回路６３によって
、リードソロモン符号のエラー訂正がなされる。
フラッグＲＡＭ１６のエラーフラッグを処理するエラー
フラッグチェック回路６４が設けられる。
フラッグチェック回路６４が設けられる。
エラーフラッグ数チェック回路６５は、１個のリードソ
ロモン符号系列内のエラーフラッグ数が１及び２の場合
、エラーフラッグ数が３の場合、エラーフラッグ数が０
又は４以上の場合を区別するものである。エラーフラッ
グ数が１及び２の時には、リードソロモン符号のエラー
訂正動作がなされる。エラーフラッグ数が０又は４以上
の場合は、エラーフラッグＦＢの変更又はクリア動作を
行なわない。エラーフラッグ数が３の時で、且つエラー
フラッグランクチェック回路６６により、エラーフラッ
グがＦＢと判定される時には、／ンドローム計算回路６
２でなされたシンドロームが０であることを条件として
、エラーフラッグがＦＢからＦＣへ変更される。このエ
ン−フラッグの変更は、エラーフラッグ生成回路６７に
おいてなされる。
ロモン符号系列内のエラーフラッグ数が１及び２の場合
、エラーフラッグ数が３の場合、エラーフラッグ数が０
又は４以上の場合を区別するものである。エラーフラッ
グ数が１及び２の時には、リードソロモン符号のエラー
訂正動作がなされる。エラーフラッグ数が０又は４以上
の場合は、エラーフラッグＦＢの変更又はクリア動作を
行なわない。エラーフラッグ数が３の時で、且つエラー
フラッグランクチェック回路６６により、エラーフラッ
グがＦＢと判定される時には、／ンドローム計算回路６
２でなされたシンドロームが０であることを条件として
、エラーフラッグがＦＢからＦＣへ変更される。このエ
ン−フラッグの変更は、エラーフラッグ生成回路６７に
おいてなされる。
エラー訂正及びエラーフラッグのチェックは、クロスイ
ンターリーブ符号でないため、繰り返さ剋ない。また、
データＲＡＭ１１から読出されたデータが値予測回路６
８及び比較回路６９に供給される。この値予測回路６８
は、オーディオＰＣＭ信号の時系列上で現在のデータの
前後に位置するデータに基いて、予測値の上限及び下限
の夫々の値を発生して比較回路６９に供給する。比較回
路６９は、この予測値の範囲内にオーディオＰＣＭデー
タが含まれているかどうかを判断する。予測値の範囲内
に含まれるオーディオＰＣＭデータは、正しいデータの
可能性が高いと判断され、この正しい可能性が高いと判
断されたオーディオＰＣＭデータに関するエラーフラッ
グＦＣがエラーフラッグ生成回路６７においてクリアさ
れる。このエラーフラッグのクリアは、次段のエラー補
間回路の人力段において行なうようにしても良い。
ンターリーブ符号でないため、繰り返さ剋ない。また、
データＲＡＭ１１から読出されたデータが値予測回路６
８及び比較回路６９に供給される。この値予測回路６８
は、オーディオＰＣＭ信号の時系列上で現在のデータの
前後に位置するデータに基いて、予測値の上限及び下限
の夫々の値を発生して比較回路６９に供給する。比較回
路６９は、この予測値の範囲内にオーディオＰＣＭデー
タが含まれているかどうかを判断する。予測値の範囲内
に含まれるオーディオＰＣＭデータは、正しいデータの
可能性が高いと判断され、この正しい可能性が高いと判
断されたオーディオＰＣＭデータに関するエラーフラッ
グＦＣがエラーフラッグ生成回路６７においてクリアさ
れる。このエラーフラッグのクリアは、次段のエラー補
間回路の人力段において行なうようにしても良い。
この発明では、エラー検出符号として、ＣＲＣ符号以外
に、単純パリテ゛イ符号、隣接符号な“どを用いること
ができる。また、この発明では、エラー訂正符号として
、同様に、隣接符号などのものを用いることができる。
に、単純パリテ゛イ符号、隣接符号な“どを用いること
ができる。また、この発明では、エラー訂正符号として
、同様に、隣接符号などのものを用いることができる。
更に、ブロックアドレスのエラー検出をデータと別個の
エラー検出符号により行なうようにしても良い。この発
明は、ディジタルオーディオ信号以外のディジタル情報
信号例えばディジタルビデオ信号の伝送に適用できるこ
とは勿論である。
エラー検出符号により行なうようにしても良い。この発
明は、ディジタルオーディオ信号以外のディジタル情報
信号例えばディジタルビデオ信号の伝送に適用できるこ
とは勿論である。
「発明の効果」
この発明に依れば、エラー検出系列に１シンボルでもエ
ラーであると、その系列に含まれるンンポルを全てエラ
ーとしてイレージヤするのと異なり、本来圧しいデータ
が失なわれる割合を低減することができる。したがって
、この発明が適用されたオーディオＰＣＭ記録再生機は
、エラー訂正が不可能なために補間に移されるデータを
少なくすることができ、高品質のオーディオ再生を行な
うことができる。
ラーであると、その系列に含まれるンンポルを全てエラ
ーとしてイレージヤするのと異なり、本来圧しいデータ
が失なわれる割合を低減することができる。したがって
、この発明が適用されたオーディオＰＣＭ記録再生機は
、エラー訂正が不可能なために補間に移されるデータを
少なくすることができ、高品質のオーディオ再生を行な
うことができる。
第１図はこの発明を適用することができるエラー訂正符
号の一例の説明に用いる路線図、第２図はこの発明の一
実施例の説明に用いる路線図、第３図はこの発明の一実
施例のブロック図、第４図。 第５図及び第６図はこの発明の一実施例の動作説明に用
いるフローチャート、第７図はこの発明の他の実施例の
動作説明に用いる路線図、第８図はこの発明の更に他の
実施例のブロック図である。 １１・・・・・・・・・データＲＡＭ、１２・・・・・
・・・・同期信号チェック回路、１３・・・・・・・・
・アドレスチェック回路、１４・・・・・・ＣＲＣチェ
ック回路、１６・・・・叩・フラッグＲＡＭ。 １７．６１・・・・・・・・・デコード回路、２０．６
４・・・・曲・エラーフラッグチェック回路。 代理人 杉 浦 正 知 第１図 第２図
号の一例の説明に用いる路線図、第２図はこの発明の一
実施例の説明に用いる路線図、第３図はこの発明の一実
施例のブロック図、第４図。 第５図及び第６図はこの発明の一実施例の動作説明に用
いるフローチャート、第７図はこの発明の他の実施例の
動作説明に用いる路線図、第８図はこの発明の更に他の
実施例のブロック図である。 １１・・・・・・・・・データＲＡＭ、１２・・・・・
・・・・同期信号チェック回路、１３・・・・・・・・
・アドレスチェック回路、１４・・・・・・ＣＲＣチェ
ック回路、１６・・・・叩・フラッグＲＡＭ。 １７．６１・・・・・・・・・デコード回路、２０．６
４・・・・曲・エラーフラッグチェック回路。 代理人 杉 浦 正 知 第１図 第２図
Claims (3)
- （１） エラー訂正符号系列を形成する複数シンボルの
各７ンボルに対してポインタイレージヤのだめのエラー
検出符号の符号化がなされたディジタル情報信号のエラ
ー訂正方法に、おいて、上記エラー検出符号によるエラ
ー検出を行ない第１のエラーフラッグを生成するステッ
プと、上記エラー訂正符号系列に関してシンドロームを
生成するステップと、 上記シンドロームがＯとなるエラー訂正符号系列に含ま
れる上記第１のエラーフラッグを第２のエラーフラッグ
に変更するステップと、データがエラーでない可能性が
高い場合に上記第２のエラーフラッグをクリアするステ
ップと、上記第１又は第２のエラーフラッグが付加され
たシンボルのエラー訂正を行なうステップとからなるこ
とを特徴とするエラー訂正方法。 - （２） エラー訂正符号系列を形成する複数シンボルの
各シンボルに対してポインタイレージヤのだめのエラー
検出符号の符号化がなされたディジタル情報信号のエラ
ー訂正方法において、 上記ディジタル情報信号のエラー検出を行ない第１のエ
ラーフラッグを生成するステップと、上記ディジタル情
報信号に付加されたこのディジタル情報信号以外のディ
ジタル信号のエラー検出を行ない第３のエラーフラッグ
を生成するステップと、 上記エラー訂正符号系列に関してシンドロームを生成す
るステップと、 上記シンドロームがＯとなるエラー訂正符号系列に含ま
れる上記第１のエラーフラッグを第２のエラーフラッグ
に変更するステップと、データがエラーでない可能性が
高い場合に上記第２のエラーフラッグをクリアするステ
ップと、上記第１．第２又は第３のエラーフラッグが付
加すれたシンボルのエラー訂正を行なうステップと からなることを特徴とするニジ−訂正方法。 - （３）特許請求の範囲第２項記載のエラー訂正方法にお
いて、 上記第３のエラーフラッグ及びイレージヤデータをメモ
リに初期設定し、上記ディジタル情報信号以外のディジ
タル信号のエラーが検出される時に、上記メモリへの上
記ディジタル情報信号及びエラーフラッグの書込みを禁
止することにより上記第３のエラーフラッグを生成する
ことを特徴とするエラー訂正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58197365A JPH0634313B2 (ja) | 1983-10-21 | 1983-10-21 | エラ−訂正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58197365A JPH0634313B2 (ja) | 1983-10-21 | 1983-10-21 | エラ−訂正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6089873A true JPS6089873A (ja) | 1985-05-20 |
| JPH0634313B2 JPH0634313B2 (ja) | 1994-05-02 |
Family
ID=16373277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58197365A Expired - Lifetime JPH0634313B2 (ja) | 1983-10-21 | 1983-10-21 | エラ−訂正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0634313B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6295773A (ja) * | 1985-10-22 | 1987-05-02 | Sony Corp | 誤り訂正方法 |
| JPS62102486A (ja) * | 1985-10-29 | 1987-05-12 | Matsushita Electric Ind Co Ltd | Ｐｃｍ記録再生装置 |
| JPS62119773A (ja) * | 1985-11-19 | 1987-06-01 | Sanyo Electric Co Ltd | 誤り訂正方法 |
| JPS62185282A (ja) * | 1986-02-12 | 1987-08-13 | Mitsubishi Electric Corp | 情報記憶装置 |
| JPS63144466A (ja) * | 1986-12-05 | 1988-06-16 | Nec Corp | 誤り訂正装置 |
| JPS63164079A (ja) * | 1986-12-25 | 1988-07-07 | Mitsubishi Electric Corp | 情報記憶装置 |
| JPS6449178A (en) * | 1987-08-20 | 1989-02-23 | Pioneer Electronic Corp | Dai modulating circuit |
| JPH01124158A (ja) * | 1987-11-09 | 1989-05-17 | Nec Corp | 光ディスク処理装置 |
| WO1995016990A1 (en) * | 1993-12-18 | 1995-06-22 | Sony Corporation | Data reproducing device and data recording medium |
| CN119322700A (zh) * | 2024-09-20 | 2025-01-17 | 紫光闪芯科技(成都)有限公司 | 闪存纠错方法、装置、介质及ssd设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS522289A (en) * | 1975-06-24 | 1977-01-08 | Hitachi Ltd | Method of manufacturing insulation gate-type semiconductor integration circuit device |
| JPS558624A (en) * | 1978-06-30 | 1980-01-22 | Toshiba Corp | Signal recording and reproducing system |
| JPS5610531A (en) * | 1979-07-06 | 1981-02-03 | Teijin Ltd | Selectively ion-permeable composite membrane and production thereof |
-
1983
- 1983-10-21 JP JP58197365A patent/JPH0634313B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS522289A (en) * | 1975-06-24 | 1977-01-08 | Hitachi Ltd | Method of manufacturing insulation gate-type semiconductor integration circuit device |
| JPS558624A (en) * | 1978-06-30 | 1980-01-22 | Toshiba Corp | Signal recording and reproducing system |
| JPS5610531A (en) * | 1979-07-06 | 1981-02-03 | Teijin Ltd | Selectively ion-permeable composite membrane and production thereof |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6295773A (ja) * | 1985-10-22 | 1987-05-02 | Sony Corp | 誤り訂正方法 |
| JPS62102486A (ja) * | 1985-10-29 | 1987-05-12 | Matsushita Electric Ind Co Ltd | Ｐｃｍ記録再生装置 |
| JPS62119773A (ja) * | 1985-11-19 | 1987-06-01 | Sanyo Electric Co Ltd | 誤り訂正方法 |
| JPS62185282A (ja) * | 1986-02-12 | 1987-08-13 | Mitsubishi Electric Corp | 情報記憶装置 |
| JPS63144466A (ja) * | 1986-12-05 | 1988-06-16 | Nec Corp | 誤り訂正装置 |
| JPS63164079A (ja) * | 1986-12-25 | 1988-07-07 | Mitsubishi Electric Corp | 情報記憶装置 |
| JPS6449178A (en) * | 1987-08-20 | 1989-02-23 | Pioneer Electronic Corp | Dai modulating circuit |
| JPH01124158A (ja) * | 1987-11-09 | 1989-05-17 | Nec Corp | 光ディスク処理装置 |
| WO1995016990A1 (en) * | 1993-12-18 | 1995-06-22 | Sony Corporation | Data reproducing device and data recording medium |
| US6308004B2 (en) | 1993-12-18 | 2001-10-23 | Sony Corp | System for storing and reproducing multiplexed data |
| US6314234B1 (en) | 1993-12-18 | 2001-11-06 | Sony Corporation | System for storing and reproducing multiplexed data |
| US6504994B2 (en) | 1993-12-18 | 2003-01-07 | Sony Corporation | Data reproduction apparatus and data storage medium |
| CN119322700A (zh) * | 2024-09-20 | 2025-01-17 | 紫光闪芯科技(成都)有限公司 | 闪存纠错方法、装置、介质及ssd设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0634313B2 (ja) | 1994-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4881232A (en) | Method and apparatus for error correction | |
| US4760576A (en) | Error correction method | |
| EP0094671B1 (en) | Method for data transmission | |
| JPH0770177B2 (ja) | ディジタル信号再生装置 | |
| JPS62192977A (ja) | デ−タ記録装置 | |
| JPS62177768A (ja) | エラ−訂正装置 | |
| JPS6187277A (ja) | Ｐｃｍ信号再生方法及び装置 | |
| EP0317197A2 (en) | Error detection and correction method | |
| JPH0634313B2 (ja) | エラ−訂正方法 | |
| EP0146637B1 (en) | Method of detecting error | |
| EP0185425B1 (en) | Method of, and device for, decoding a repeatedly accesible information stream which is protected by a symbol-correction code | |
| US4912695A (en) | Method for recording information including error information on a disk | |
| JPH11297000A (ja) | データ生成方法及びデータ生成装置 | |
| JP2664267B2 (ja) | 符号誤り訂正装置 | |
| JPS61237523A (ja) | 誤り訂正方法 | |
| JP2006191378A (ja) | 誤り訂正装置、再生装置及び再生方法 | |
| JP3653315B2 (ja) | エラー訂正方法及びエラー訂正装置 | |
| JP2872342B2 (ja) | 誤り訂正装置 | |
| JPH0557671B2 (ja) | ||
| JPH0557672B2 (ja) | ||
| JPH0756735B2 (ja) | 誤り訂正符号の復号方法 | |
| JPH0563862B2 (ja) | ||
| JPS6187278A (ja) | デイジタル信号再生方法 | |
| JPS62120671A (ja) | デ−タの誤り訂正方法 | |
| JPS61237522A (ja) | 誤り訂正方法 |