JPS6091482A - メモリ管理方式 - Google Patents
メモリ管理方式Info
- Publication number
- JPS6091482A JPS6091482A JP58198638A JP19863883A JPS6091482A JP S6091482 A JPS6091482 A JP S6091482A JP 58198638 A JP58198638 A JP 58198638A JP 19863883 A JP19863883 A JP 19863883A JP S6091482 A JPS6091482 A JP S6091482A
- Authority
- JP
- Japan
- Prior art keywords
- data
- cell
- terminal
- section
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/40—Data acquisition and logging
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は、バッフ了メモリのデータの読出し及び書込み
を管理するメモリ管理方式に関する。
を管理するメモリ管理方式に関する。
（ｂ）従来技術と問題点
多数のデータ発生源からのデータを収集するシステム、
例えば端末機群からのデータをセンタに収集するシステ
ムにおいては、センタ側に端末機毎に割当てたバッファ
を設け、各バッファ内のデータを順次読出して処理する
方法が採用されている。通常端末機から送出されるデー
タ量は不定であや、一方各バッファからデータを読出す
速度は一定である。従って、ある端末機からのデータ送
出量がバッファのデータの読出量を越えた場合には、該
端末機に割当てられたバッファでは、データのオーバフ
ローを生ずる。これを避けるために１ は、バッファの容量を、想定される最大データ量に見合
うだけの容量を用意すればよいが、バッファ容量が大と
なって装置が高価となる欠点があった。
例えば端末機群からのデータをセンタに収集するシステ
ムにおいては、センタ側に端末機毎に割当てたバッファ
を設け、各バッファ内のデータを順次読出して処理する
方法が採用されている。通常端末機から送出されるデー
タ量は不定であや、一方各バッファからデータを読出す
速度は一定である。従って、ある端末機からのデータ送
出量がバッファのデータの読出量を越えた場合には、該
端末機に割当てられたバッファでは、データのオーバフ
ローを生ずる。これを避けるために１ は、バッファの容量を、想定される最大データ量に見合
うだけの容量を用意すればよいが、バッファ容量が大と
なって装置が高価となる欠点があった。
（ｅ） 発明の目的
本発明は上記の欠点を解決するためになされたもので、
バッファメモリの容量を減じうるメモリ管理方式の提供
を目的とする。
バッファメモリの容量を減じうるメモリ管理方式の提供
を目的とする。
（ｄ） 発明の構成
本発明は、複数の端末機と、メモリと、制御装置とが結
ばれ、端末機からのデータをメモリに格納したのち該メ
モリ内のデータを所定周期で取出すシステムにおいて、
所定容量の複数のセルから成る前記メモリと、該セルが
使用中か否かを管理する手段と、該セルが前記端末機に
割付けられている数を管理する手段と、該セルの書込ア
ドレスを示す第１のポインタを管理する手段と、該セル
の読出アドレスを示す第２のポインタを管理する手段と
、前記端末機からのデータ容量と該端末機に割付けられ
たセル内の書込可能な残り容重とを比較判別する手段と
を備え、前記端末機からのデータ金受信したとき、該端
末機に割付けられた１つ以上のセルの残り容量が、受信
した前記データ容量より大なるときは該セルにデータを
格納し、前記データ容量が該セルの残り容量を越えたと
き該セル以外の第２のセルを、前記端末機に割付は該第
２のセルに前記受信データを書込むことを特徴とするメ
モリ管理方式である。以上のように本発明は、数ｍなる
端末機群に対し、数ｎ（ｎ≧ｍ）々るセルで構成される
バッファメモリをセンタ側に設け、端末機からのデータ
量に応じて、前記セルの数を割付けることにより、少な
いバッファメモリ容量で円滑な受信処理を行いうるよう
に図ったものである。
ばれ、端末機からのデータをメモリに格納したのち該メ
モリ内のデータを所定周期で取出すシステムにおいて、
所定容量の複数のセルから成る前記メモリと、該セルが
使用中か否かを管理する手段と、該セルが前記端末機に
割付けられている数を管理する手段と、該セルの書込ア
ドレスを示す第１のポインタを管理する手段と、該セル
の読出アドレスを示す第２のポインタを管理する手段と
、前記端末機からのデータ容量と該端末機に割付けられ
たセル内の書込可能な残り容重とを比較判別する手段と
を備え、前記端末機からのデータ金受信したとき、該端
末機に割付けられた１つ以上のセルの残り容量が、受信
した前記データ容量より大なるときは該セルにデータを
格納し、前記データ容量が該セルの残り容量を越えたと
き該セル以外の第２のセルを、前記端末機に割付は該第
２のセルに前記受信データを書込むことを特徴とするメ
モリ管理方式である。以上のように本発明は、数ｍなる
端末機群に対し、数ｎ（ｎ≧ｍ）々るセルで構成される
バッファメモリをセンタ側に設け、端末機からのデータ
量に応じて、前記セルの数を割付けることにより、少な
いバッファメモリ容量で円滑な受信処理を行いうるよう
に図ったものである。
（ｅ）発明の実施例
以下、本発明を図面によって説明する。第１図及び第２
図は本発明の一実施例を説明するブロック図である。第
１図における集信部１には、端末機ＴＡ−ＴＺが回線２
によって結ばれ、各端末機のアドレスを、それぞれＡ−
Ｚとする。また端末機（ＴＡ−ＴＺ）から発せられるデ
ータＤは、第２図に示す構成を有するものとする。第２
図に示す如くデータＤはヘッダ部Ｈとデータ部ｄとで構
成され、ヘッダ部Ｈは識別部工、アドレス部を及びデー
タ数部ＤＸから々る。識別部Ｉは受信されたデータＤか
否かを識別するビットが書込まれる部分であり、データ
Ｄの先頭には常に「０」が付されている。次のアドレス
部ｔには、端末機ＴＡ−ＴＺのアドレスＡ〜２が付され
ており、これは、データ発生源を示すものである。また
データ数部ＤＸには、データ部ｄにおけるデータｄ１〜
ｄＸのデータ数Ｘが付されている。第１図におけるメモ
リ３け、第３図に示すようにｎ個のセルＣＬ】〜ＣＬｎ
に分たれており、その数ｎは、端末機（ＴＡ−ＴＺ）の
数ｍとは、□くｎなる関係を有する。またフラグ部４に
は、第４図（ａ”ｌ〜（ｄ）に示すように、セル管理フ
ラグＭＦ、セル使用カウンタ部ＵＣ，読出ポインタ部Ｒ
Ｐ及び書込ポインタ部ＷＰが設けられている。
図は本発明の一実施例を説明するブロック図である。第
１図における集信部１には、端末機ＴＡ−ＴＺが回線２
によって結ばれ、各端末機のアドレスを、それぞれＡ−
Ｚとする。また端末機（ＴＡ−ＴＺ）から発せられるデ
ータＤは、第２図に示す構成を有するものとする。第２
図に示す如くデータＤはヘッダ部Ｈとデータ部ｄとで構
成され、ヘッダ部Ｈは識別部工、アドレス部を及びデー
タ数部ＤＸから々る。識別部Ｉは受信されたデータＤか
否かを識別するビットが書込まれる部分であり、データ
Ｄの先頭には常に「０」が付されている。次のアドレス
部ｔには、端末機ＴＡ−ＴＺのアドレスＡ〜２が付され
ており、これは、データ発生源を示すものである。また
データ数部ＤＸには、データ部ｄにおけるデータｄ１〜
ｄＸのデータ数Ｘが付されている。第１図におけるメモ
リ３け、第３図に示すようにｎ個のセルＣＬ】〜ＣＬｎ
に分たれており、その数ｎは、端末機（ＴＡ−ＴＺ）の
数ｍとは、□くｎなる関係を有する。またフラグ部４に
は、第４図（ａ”ｌ〜（ｄ）に示すように、セル管理フ
ラグＭＦ、セル使用カウンタ部ＵＣ，読出ポインタ部Ｒ
Ｐ及び書込ポインタ部ＷＰが設けられている。
第１図において、解析部５は集信部１から受けたデータ
Ｄの解析を行うが、まずヘッダ部■（第２図参照）のア
ドレス部ｔのアドレス（例えばＡ）を判別する。管理部
６は、このアドレスＡ（の端末機）に関わるデータが、
既に幾つのセル部を使用しているかを、フラグ部４のセ
ル使用カウンタ部ＵＣによって調べる。第４図（ｂ）に
示すように使用カウンタ部ＵＣのカウンタＣＡには数「
２」がセットされているので、この場合、例えば第５図
に示すようにセルＣＬｌ及びＣ’Ｌ２の双方にまたがっ
て、データＱが格納されている。またデータＱの先頭ア
ドレスを示す読出ポインタＲＤ ｌが第４図（ｅ）のポ
インタ部ＲＡにセットされ、同じくデータＱの後尾の次
のアドレスを示す書込ポインタＷＲ２が第４図（ｄ）の
書込ポインタ部ＷＰのポインタ部ＷＡにセットされてい
る。
Ｄの解析を行うが、まずヘッダ部■（第２図参照）のア
ドレス部ｔのアドレス（例えばＡ）を判別する。管理部
６は、このアドレスＡ（の端末機）に関わるデータが、
既に幾つのセル部を使用しているかを、フラグ部４のセ
ル使用カウンタ部ＵＣによって調べる。第４図（ｂ）に
示すように使用カウンタ部ＵＣのカウンタＣＡには数「
２」がセットされているので、この場合、例えば第５図
に示すようにセルＣＬｌ及びＣ’Ｌ２の双方にまたがっ
て、データＱが格納されている。またデータＱの先頭ア
ドレスを示す読出ポインタＲＤ ｌが第４図（ｅ）のポ
インタ部ＲＡにセットされ、同じくデータＱの後尾の次
のアドレスを示す書込ポインタＷＲ２が第４図（ｄ）の
書込ポインタ部ＷＰのポインタ部ＷＡにセットされてい
る。
上記の如くアドレスＡなる端末機ＴＡからのデータＤを
、第５図に示すセルＣＬ１及びＣＬ２の残余部分Ｊに書
込むことになるが、この残余部分Ｊの大きさを、第５図
（ｄ）のポインタ部ＷＡの書込ポインタＷＲと、セルＣ
Ｌ２の最終アドレスＥ（既知）とによって調べる。この
残余部分Ｊが、受信したデータＤのデータサイズより大
であれば、データＤの書込みが行われる。逆に小であれ
ば書込みが不可なので別の空いたセルを探すことになる
。
、第５図に示すセルＣＬ１及びＣＬ２の残余部分Ｊに書
込むことになるが、この残余部分Ｊの大きさを、第５図
（ｄ）のポインタ部ＷＡの書込ポインタＷＲと、セルＣ
Ｌ２の最終アドレスＥ（既知）とによって調べる。この
残余部分Ｊが、受信したデータＤのデータサイズより大
であれば、データＤの書込みが行われる。逆に小であれ
ば書込みが不可なので別の空いたセルを探すことになる
。
第１図における管理部６は、フラグ部４のセル管理フラ
グ部ＭＰを調べる。す々わち第４図（ａ）に示すセル管
理フラグ部ＭＰの中の数ｒＯＪがセットされているフラ
グ（例えばＦ３）を索出し、このフラグＦ３によって指
定されるセルＣＬ３にデータＤの書込みを行う。なおこ
のとき、第４図（ａ）の読出ポインタ部ＲＰのポインタ
部Ｒ４の読出ポインタＲｎ１をＲｎ３に更新しまた同図
（ｄ）の書込ポインタ部ＷＰＯ書込ポインタＷＲ２ｆ：
ＷＲ３に更新すると共に、同図（ｅ）のセル使用カウン
タ部ＵＣのカウンタＣＡの値「２」を「３」に更新する
。また第５図におけるセルＣＬ２のデータＱの後部の領
域ＣＮに第６図に示すターミネータコードＴＣ（１バイ
ト）を書込む。このターミネータコードＴｃの先頭のＩ
′には識別用の１ビツトのデータ「１」がセットされ、
続いて、セル（の番号）ＣＬ３がセットされる。さらに
第４図（ａ）のセル管理フラグ部ＭＦのフラグ部Ｆ３に
信号「１」を七シトする。
グ部ＭＰを調べる。す々わち第４図（ａ）に示すセル管
理フラグ部ＭＰの中の数ｒＯＪがセットされているフラ
グ（例えばＦ３）を索出し、このフラグＦ３によって指
定されるセルＣＬ３にデータＤの書込みを行う。なおこ
のとき、第４図（ａ）の読出ポインタ部ＲＰのポインタ
部Ｒ４の読出ポインタＲｎ１をＲｎ３に更新しまた同図
（ｄ）の書込ポインタ部ＷＰＯ書込ポインタＷＲ２ｆ：
ＷＲ３に更新すると共に、同図（ｅ）のセル使用カウン
タ部ＵＣのカウンタＣＡの値「２」を「３」に更新する
。また第５図におけるセルＣＬ２のデータＱの後部の領
域ＣＮに第６図に示すターミネータコードＴＣ（１バイ
ト）を書込む。このターミネータコードＴｃの先頭のＩ
′には識別用の１ビツトのデータ「１」がセットされ、
続いて、セル（の番号）ＣＬ３がセットされる。さらに
第４図（ａ）のセル管理フラグ部ＭＦのフラグ部Ｆ３に
信号「１」を七シトする。
以上は、一つの端末機からのデータが、２つのセル部に
書込まれていた場合に、新たに受信したデータＤの書込
みを行う場合であった。これに対し第４図（ｂ）に示す
カウンタ部ＣＡＯ値が「１」の場合には、第７図〜第９
図に示す３つのケースが考えられる。図中に斜線で示さ
れた部分が、既に書込み済みのデータＱ、Ｑｌ、Ｑ２を
示し、従ってこれらの場合には、セルの先頭アドレスＧ
と最終アドレスＥとを用いて、残余部分（Ｊ、 Ｊｌ、
Ｊ２ ）で行われる。
書込まれていた場合に、新たに受信したデータＤの書込
みを行う場合であった。これに対し第４図（ｂ）に示す
カウンタ部ＣＡＯ値が「１」の場合には、第７図〜第９
図に示す３つのケースが考えられる。図中に斜線で示さ
れた部分が、既に書込み済みのデータＱ、Ｑｌ、Ｑ２を
示し、従ってこれらの場合には、セルの先頭アドレスＧ
と最終アドレスＥとを用いて、残余部分（Ｊ、 Ｊｌ、
Ｊ２ ）で行われる。
以上の如く、第１図における。メモリ部３に対するデー
タ（Ｄ）の書込みが行われるが、次に読出部８によるメ
モリ部３のデータの読出しの場合を説明する。第１図に
おいて、読出部８は、データの読出しを行う際、先頭の
識別ピットＩ又は工′の読出しによって受信したデータ
ＤかあるいはターミネータコードＴＣかを識別する。そ
の値が「０」であればデータＤであり、「■」であれば
ターミネータコードＴＣ（第６図参照）である。
タ（Ｄ）の書込みが行われるが、次に読出部８によるメ
モリ部３のデータの読出しの場合を説明する。第１図に
おいて、読出部８は、データの読出しを行う際、先頭の
識別ピットＩ又は工′の読出しによって受信したデータ
ＤかあるいはターミネータコードＴＣかを識別する。そ
の値が「０」であればデータＤであり、「■」であれば
ターミネータコードＴＣ（第６図参照）である。
もしターミナルコードＴＣのとき、読出部８は制御信号
Ｓを発し、管理部６を起動し、フラグ部４の更新を行う
。すなわち第４図（ｃ）の読出ポインタ部ＲＰのポイン
タ部（例えばＲｓ ）のポインタＲＤ２を更新（未使用
）とし、同図（ｂ）のセル使用カウンタ部ＵＣのカウン
タ（例えばＣＢ）の値を「１」からｒＯＪにカウントダ
ウンする。
Ｓを発し、管理部６を起動し、フラグ部４の更新を行う
。すなわち第４図（ｃ）の読出ポインタ部ＲＰのポイン
タ部（例えばＲｓ ）のポインタＲＤ２を更新（未使用
）とし、同図（ｂ）のセル使用カウンタ部ＵＣのカウン
タ（例えばＣＢ）の値を「１」からｒＯＪにカウントダ
ウンする。
（ｆ） 発明の効果
以上のように本発明は、受信データを格納するバッファ
メモリを複数のセルに分割し、このセルを各端末機に対
し、動的に活用する手段を有するので、所定容量のバッ
ファメモリを用いて、各端末機からのデータ受信に対処
しうる利点を有する。
メモリを複数のセルに分割し、このセルを各端末機に対
し、動的に活用する手段を有するので、所定容量のバッ
ファメモリを用いて、各端末機からのデータ受信に対処
しうる利点を有する。
第１図は本発明の一実施例を説明するブロック図、第２
図は本発明の一実施例における受信データの構成を示す
ブロック図、第３図はメモリ３の構成を説明するブロッ
ク図、第４図はフラグ部４の詳細を説明するブロック図
、第５図、第７図。 第８図、第９図はメモリの詳細を説明するブロック図、
第６図はターミネータコードの構成を訝明するブロック
図であり、図中に用いた符号は次の通りである。 １は集信部、２は回線、３はメモリ、４はフラグ部、５
は解析部、６は管理部、７は書込部、８は読出部、９は
プロセサ、Ａ、 Ｚはアドレス、ＣＡ、 ＣＢ、 Ｃｚ
はカウンタ、ＣＬ ｌ＋ ＣＬ ２１ ＣＬ ３１ Ｃ
Ｌｎけセル、ＣＮは領域、Ｄはデータ、ＤＸはデータ数
部、ｄはデータ部、ｄｌ ＊ ｄ２＋ ｄ３ Ｈｄｎは
データ、Ｅはセルの最終アト°レス、Ｆｉｌ Ｆ２１
Ｆ３１ Ｆｎはフラグ、Ｇはセルの先頭アドレス、Ｈは
ヘッダ部、Ｉ、Ｉ’は識別部、Ｊ、 Ｊｌ、 Ｊ２は残
余部分、ＭＦはセル管理フラグ、Ｑ、 Ｑｌ、 Ｑ２は
書込済みのデータ、ＲＡ、 ＲＡ ＲＺ、は書込用のポ
インタ、ＲＤ、 ＲＤｌは読出ポインタ、ＲＰは読出ポ
インタ部、Ｓは制御信号、ＴＣはターミネータ、ｔはア
ドレス部、ＵＣはセル使用カウンタ部、ＷＰは書込ポイ
ンタ部、ＷＲＩ、ＷＰ２は書込ポインタ、Ｘはデータ数
を寥 Ｓ 口 穿 ７ 口 率 ９ 日 峯６ 日 Ｔ（Ｚ 秦Ｂ 口
図は本発明の一実施例における受信データの構成を示す
ブロック図、第３図はメモリ３の構成を説明するブロッ
ク図、第４図はフラグ部４の詳細を説明するブロック図
、第５図、第７図。 第８図、第９図はメモリの詳細を説明するブロック図、
第６図はターミネータコードの構成を訝明するブロック
図であり、図中に用いた符号は次の通りである。 １は集信部、２は回線、３はメモリ、４はフラグ部、５
は解析部、６は管理部、７は書込部、８は読出部、９は
プロセサ、Ａ、 Ｚはアドレス、ＣＡ、 ＣＢ、 Ｃｚ
はカウンタ、ＣＬ ｌ＋ ＣＬ ２１ ＣＬ ３１ Ｃ
Ｌｎけセル、ＣＮは領域、Ｄはデータ、ＤＸはデータ数
部、ｄはデータ部、ｄｌ ＊ ｄ２＋ ｄ３ Ｈｄｎは
データ、Ｅはセルの最終アト°レス、Ｆｉｌ Ｆ２１
Ｆ３１ Ｆｎはフラグ、Ｇはセルの先頭アドレス、Ｈは
ヘッダ部、Ｉ、Ｉ’は識別部、Ｊ、 Ｊｌ、 Ｊ２は残
余部分、ＭＦはセル管理フラグ、Ｑ、 Ｑｌ、 Ｑ２は
書込済みのデータ、ＲＡ、 ＲＡ ＲＺ、は書込用のポ
インタ、ＲＤ、 ＲＤｌは読出ポインタ、ＲＰは読出ポ
インタ部、Ｓは制御信号、ＴＣはターミネータ、ｔはア
ドレス部、ＵＣはセル使用カウンタ部、ＷＰは書込ポイ
ンタ部、ＷＲＩ、ＷＰ２は書込ポインタ、Ｘはデータ数
を寥 Ｓ 口 穿 ７ 口 率 ９ 日 峯６ 日 Ｔ（Ｚ 秦Ｂ 口
Claims (1)
- 複〃の端末機と、メモリと、制御装置とが結ばれ、端末
機からのデータをメモリに格納したのち診メモη内のデ
ータを所定周期で取出すシステムにおいて、前記メモリ
を所定容量の複数のセルから構成し、該セルが使用中か
否かを管理する手段と、該セルが前記端末機に割付けら
れている数を管理する手段と、該セルの書込アドレスを
示す第１のポインタを管理する手段と、該セルの読出ア
ドレスを示す第２のポインタを管理する手段と、前記端
末機からのデータ容量と該端末機に割付けられたセル内
の書込可能々残抄容量とを比較判別する手段とを備え、
該端末機に割付けられた１つ以上のセルの残り容量が、
受信したデータ容量より大なるときは核セルにデータを
格納し、前記データ容量が該セルの残り容量を越えたと
き、該セル以外の第２のセルを、前記端末機に割付け、
該第２のセルに前記受信データを書込むことを特徴とす
るメモリ管理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198638A JPS6091482A (ja) | 1983-10-24 | 1983-10-24 | メモリ管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58198638A JPS6091482A (ja) | 1983-10-24 | 1983-10-24 | メモリ管理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6091482A true JPS6091482A (ja) | 1985-05-22 |
Family
ID=16394533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58198638A Pending JPS6091482A (ja) | 1983-10-24 | 1983-10-24 | メモリ管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6091482A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63245541A (ja) * | 1987-03-31 | 1988-10-12 | N J K:Kk | 連続記憶領域の管理方式 |
| JPH01191277A (ja) * | 1988-01-26 | 1989-08-01 | Fujitsu Ltd | データ収集システム |
| JP2009029028A (ja) * | 2007-07-27 | 2009-02-12 | Pilot Corporation | ノック式筆記具 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS545637A (en) * | 1977-06-15 | 1979-01-17 | Hitachi Ltd | Communication control unit |
| JPS56121138A (en) * | 1980-02-28 | 1981-09-22 | Nippon Telegr & Teleph Corp <Ntt> | Buffer memory controlling system |
-
1983
- 1983-10-24 JP JP58198638A patent/JPS6091482A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS545637A (en) * | 1977-06-15 | 1979-01-17 | Hitachi Ltd | Communication control unit |
| JPS56121138A (en) * | 1980-02-28 | 1981-09-22 | Nippon Telegr & Teleph Corp <Ntt> | Buffer memory controlling system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63245541A (ja) * | 1987-03-31 | 1988-10-12 | N J K:Kk | 連続記憶領域の管理方式 |
| JPH01191277A (ja) * | 1988-01-26 | 1989-08-01 | Fujitsu Ltd | データ収集システム |
| JP2009029028A (ja) * | 2007-07-27 | 2009-02-12 | Pilot Corporation | ノック式筆記具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9086920B2 (en) | Device for managing data buffers in a memory space divided into a plurality of memory elements | |
| US20120173803A1 (en) | Methods and apparatus to share a thread to reclaim memory space in a non-volatile memory file system | |
| JPS63183700A (ja) | Ｅｅｐｒｏｍアクセス方法 | |
| JPH0887876A (ja) | Ｎａｎｄ形フラッシュメモリｉｃカード | |
| US20050257012A1 (en) | Storage device flow control | |
| JPH05314019A (ja) | メモリカード装置 | |
| JPS6091482A (ja) | メモリ管理方式 | |
| CN111124313A (zh) | 电力采集终端数据读写方法、装置和电子设备 | |
| AU595211B2 (en) | Apparatus for input/output notification to a processor | |
| CN106021122A (zh) | 光模块中闪存数据的写入方法及装置 | |
| CN115454889B (zh) | 存储访问调度方法、系统及芯片 | |
| CN117009255A (zh) | 一种高空间利用率的组合型can控制器存储配置方法 | |
| CN210804421U (zh) | 一种服务器系统 | |
| CN103268278A (zh) | 支持多核处理器的sram控制器及其跟踪信息处理方法 | |
| JPS6336538B2 (ja) | ||
| JPS5827243A (ja) | 情報処理方式 | |
| US6904481B1 (en) | Bus sequence operation with automatic linking from current I/O information to subsequent I/O information | |
| JPS5883377A (ja) | バツフアメモリ制御方式 | |
| JPS6319939A (ja) | 通信制御装置 | |
| JPS6174442A (ja) | 静止画受信端末のデ−タバッファ方式 | |
| JPH0225542B2 (ja) | ||
| JPS58128096A (ja) | メモリのクリア方式 | |
| CN121478199A (zh) | 一种物理块的管理方法及相关设备 | |
| JPH01175607A (ja) | プログラマブル・コントローラ | |
| CN119807091A (zh) | 基于fpga的动态内存管理系统 |