JPS609205A - Ｆｍ検波回路 - Google Patents
Ｆｍ検波回路Info
- Publication number
- JPS609205A JPS609205A JP58117711A JP11771183A JPS609205A JP S609205 A JPS609205 A JP S609205A JP 58117711 A JP58117711 A JP 58117711A JP 11771183 A JP11771183 A JP 11771183A JP S609205 A JPS609205 A JP S609205A
- Authority
- JP
- Japan
- Prior art keywords
- zero
- data
- crossing
- detection circuit
- delay device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えばＦＭ受イ８機や音声多重テレビ等に用
いる低価格のＦＭ検波回路に関するものである。
いる低価格のＦＭ検波回路に関するものである。
従来例の構成とその問題点
従来のＦ ｆｖｌ検波回路には、クオドラチャ検波、Ｐ
Ｌ、Ｌ ｉ波器のものがあるが、これらは全てアナロ
グの検波方式であり、比較的大きな体積を占めるフィル
タ部を有し、アナログであるため回路部をＩＣ化するに
しても集積度に限界があった。さらに調整箇所が多く、
コストが高くなる等の問題があった。
Ｌ、Ｌ ｉ波器のものがあるが、これらは全てアナロ
グの検波方式であり、比較的大きな体積を占めるフィル
タ部を有し、アナログであるため回路部をＩＣ化するに
しても集積度に限界があった。さらに調整箇所が多く、
コストが高くなる等の問題があった。
発明の目的
本発明は上記従来の欠点を解消するもので、ディジタル
処理を行うことにより、フィルタ等もＩＣ化が行え、コ
ストダウンが可能となり、他のディジタル機器との接続
も容易に行えるＦＭ検波回路を提供することを目的とす
る。
処理を行うことにより、フィルタ等もＩＣ化が行え、コ
ストダウンが可能となり、他のディジタル機器との接続
も容易に行えるＦＭ検波回路を提供することを目的とす
る。
発明の構成
上記目的を達成するため、本発明のＦＭ検波回路は、周
波数変調された信号をサンプリングしてそのデータの極
性反転にはって大まかな零交差点を提供する零交差検出
器と、前記零交差検出時にデータの補間を行うことでよ
り正確な零交差時刻をめる演算回路と、この演算回路の
演算結果により一定期間パルスを出力する単安定発振器
と、この単安定発振器の出力をろ波する低域通過形ろ波
器とを備えた構成である。
波数変調された信号をサンプリングしてそのデータの極
性反転にはって大まかな零交差点を提供する零交差検出
器と、前記零交差検出時にデータの補間を行うことでよ
り正確な零交差時刻をめる演算回路と、この演算回路の
演算結果により一定期間パルスを出力する単安定発振器
と、この単安定発振器の出力をろ波する低域通過形ろ波
器とを備えた構成である。
実施例の説明
以下、本発明の一実施例について、図面に基づいて説明
する。
する。
第１図において、（りはサンプリングされたデータの入
力端子、（２）はサンプリング周期だけデータを遅らせ
る第１の遅延器、（３）は第１の遅延器（２）の出力デ
ータから、入力端子（りから入力されたデータを減算す
る第１の減算器、（４）は第１の減算器（３）の出力を
補間周波数とサンプリング周波数との比で除算する除算
器、＋５） （６）はｌ除算器（４）の出力を補間周期
毎に加算していく加算器および第２の遅延器、（７）は
零交差検出器の時に上記の回路が動作しないように制御
を行う第１の零交差検出器、（８）は第１の遅延器（２
）の出力から加算器１５）の出力を減算する第２の減算
器、（９）は第２の減算器（８）の出力データを補間周
期だけ遅延させる第８の遅延器、ｕｌは第２の減算器（
８）と第８の遅延器（９）のそれぞれの出力により極性
反転、つまり零交差を検出する第２の零交差検出器、回
は第２の零交差検出器（噂の出力時から一定期間のパル
スを出力するディジタル式の単安定発振器、（２）は単
安定発振器Ｃ１１）の出力を低域ろ波するディジタル式
の低域通過形ろ波器、（至）は出力端子である。
力端子、（２）はサンプリング周期だけデータを遅らせ
る第１の遅延器、（３）は第１の遅延器（２）の出力デ
ータから、入力端子（りから入力されたデータを減算す
る第１の減算器、（４）は第１の減算器（３）の出力を
補間周波数とサンプリング周波数との比で除算する除算
器、＋５） （６）はｌ除算器（４）の出力を補間周期
毎に加算していく加算器および第２の遅延器、（７）は
零交差検出器の時に上記の回路が動作しないように制御
を行う第１の零交差検出器、（８）は第１の遅延器（２
）の出力から加算器１５）の出力を減算する第２の減算
器、（９）は第２の減算器（８）の出力データを補間周
期だけ遅延させる第８の遅延器、ｕｌは第２の減算器（
８）と第８の遅延器（９）のそれぞれの出力により極性
反転、つまり零交差を検出する第２の零交差検出器、回
は第２の零交差検出器（噂の出力時から一定期間のパル
スを出力するディジタル式の単安定発振器、（２）は単
安定発振器Ｃ１１）の出力を低域ろ波するディジタル式
の低域通過形ろ波器、（至）は出力端子である。
次に第２図を参照しながら動作を説明する。入力端子（
１）より入力されたデータＸｎと、彫１の遅延器（２）
によりｌサンプリング周期だけ遅延された前のデータＸ
ｎ−１の最上位（符号）ビットとを調べることにより、
第１の零交差検出器（７）により零交差を検出する。同
時に、第１の減算器（３）によりＹ＝Ｘｎ−１−Ｘｎ なる新しいデータＹを得る。次にデータＹを、除算器（
４）により、補間周波数とサンプリング周波数との比ｍ
で除算し Ｙ’ ＝ （Ｘｎ−１−Ｘｎ ）／ｎｔなるデータＹ′
を得る。次にデータＹ′を加算器（５）と第２の遅延器
（６）とによって補間周期で順に加えていき Ｙ’ ＝ （Ｘｎ−１−Ｘｎ ） ｔ ７ｍなるデータ
Ｙ′を得る。ここでｔはデータＹ′の加算回数である。
１）より入力されたデータＸｎと、彫１の遅延器（２）
によりｌサンプリング周期だけ遅延された前のデータＸ
ｎ−１の最上位（符号）ビットとを調べることにより、
第１の零交差検出器（７）により零交差を検出する。同
時に、第１の減算器（３）によりＹ＝Ｘｎ−１−Ｘｎ なる新しいデータＹを得る。次にデータＹを、除算器（
４）により、補間周波数とサンプリング周波数との比ｍ
で除算し Ｙ’ ＝ （Ｘｎ−１−Ｘｎ ）／ｎｔなるデータＹ′
を得る。次にデータＹ′を加算器（５）と第２の遅延器
（６）とによって補間周期で順に加えていき Ｙ’ ＝ （Ｘｎ−１−Ｘｎ ） ｔ ７ｍなるデータ
Ｙ′を得る。ここでｔはデータＹ′の加算回数である。
次に第２の減算器（８）によりデータＸｎ−１からデー
タＹ′を減算し チ（ｔ）＝Ｘｎ−１−（Ｘｎ−ｔ−Ｘｎ）ｔ／ｍを得る
。出力データチ（１）は、データＸｎ、Ｘｎ−１の間を
直線補間したものであり、データチ（１）の極性を調べ
ることにより、より正確な零交差時刻をめることができ
る。以−りのようにしてめた零交差時刻より、単安定発
振器συにより一定期間パル゛スを出力し、低域超過形
ろ波８ｊ＞ ＣＭ１分器〕（２）により低域ろ波を行い
、出力端子（１３より復調信号を取り出す。なお、第８
図に具体的回路例を示す。Ｎ）８図において、−１−１
は補間周波数、チＳはサンプリング周波数である。
タＹ′を減算し チ（ｔ）＝Ｘｎ−１−（Ｘｎ−ｔ−Ｘｎ）ｔ／ｍを得る
。出力データチ（１）は、データＸｎ、Ｘｎ−１の間を
直線補間したものであり、データチ（１）の極性を調べ
ることにより、より正確な零交差時刻をめることができ
る。以−りのようにしてめた零交差時刻より、単安定発
振器συにより一定期間パル゛スを出力し、低域超過形
ろ波８ｊ＞ ＣＭ１分器〕（２）により低域ろ波を行い
、出力端子（１３より復調信号を取り出す。なお、第８
図に具体的回路例を示す。Ｎ）８図において、−１−１
は補間周波数、チＳはサンプリング周波数である。
このように、ＦＭ検波を全てディジタル回路で構成する
ことができ、高集ｈＡ度のＩＣ化が可能となると共に、
調松箇所の減少および調整方法の容易化等を実現でき、
コストダウンを図ることができる。
ことができ、高集ｈＡ度のＩＣ化が可能となると共に、
調松箇所の減少および調整方法の容易化等を実現でき、
コストダウンを図ることができる。
発明の詳細
な説明したように本発明によれば、ＦＩＶＩ検波回路の
ディジタル化を可１３目とし、ｌＣＯ高果槓度化、高信
頼性化、さらに調整箇所の減少等、Ｆ Ｍ検波回路のコ
ストタウンを実現し得る。
ディジタル化を可１３目とし、ｌＣＯ高果槓度化、高信
頼性化、さらに調整箇所の減少等、Ｆ Ｍ検波回路のコ
ストタウンを実現し得る。
第１図は本発明の一実施例におけるＦ ＩＱｉ検波回路
のブロック図、第２図は同Ｆｌｖｊ検波回路の動作説明
図、第８図は同ＦＭ検波回路の具体的構成例を示す回路
ブロック図である。 （２） （６） （９）・・・遅延器、 （１） （１
１）・・・減算器、（４）・−・除算器。 （５）・・・加算器、（７）（６）・・・零交差検出器
、Ｑυ・・・単安定発振器、（６）・・・低域通過形ろ
波器 代理人 森 本 義 弘 第１図 第２図 ｆ（ｔ）＝Ｘ＊−ｒ−凰虹販、ｔ
のブロック図、第２図は同Ｆｌｖｊ検波回路の動作説明
図、第８図は同ＦＭ検波回路の具体的構成例を示す回路
ブロック図である。 （２） （６） （９）・・・遅延器、 （１） （１
１）・・・減算器、（４）・−・除算器。 （５）・・・加算器、（７）（６）・・・零交差検出器
、Ｑυ・・・単安定発振器、（６）・・・低域通過形ろ
波器 代理人 森 本 義 弘 第１図 第２図 ｆ（ｔ）＝Ｘ＊−ｒ−凰虹販、ｔ
Claims (1)
- １１周波数変調された信号をサンプリングしてそのデー
タの極性反転によって大まかな零交差点を検出する零交
差検出器と、前記零交差検出時にデータの補間を行うこ
とでより正確な零交差時刻をめる演算回路と、仁の演算
回路の演算結果により一定期間パルスを出力する単安定
発振器と、この単安定発振器の出力をろ波する低域通過
形ろ波器とを備えたＦＭ検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117711A JPS609205A (ja) | 1983-06-28 | 1983-06-28 | Ｆｍ検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117711A JPS609205A (ja) | 1983-06-28 | 1983-06-28 | Ｆｍ検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS609205A true JPS609205A (ja) | 1985-01-18 |
| JPH0516204B2 JPH0516204B2 (ja) | 1993-03-03 |
Family
ID=14718411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58117711A Granted JPS609205A (ja) | 1983-06-28 | 1983-06-28 | Ｆｍ検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609205A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140706A (en) * | 1980-04-04 | 1981-11-04 | Nippon Telegr & Teleph Corp <Ntt> | Fm demodulator |
-
1983
- 1983-06-28 JP JP58117711A patent/JPS609205A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140706A (en) * | 1980-04-04 | 1981-11-04 | Nippon Telegr & Teleph Corp <Ntt> | Fm demodulator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0516204B2 (ja) | 1993-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5159281A (en) | Digital demodulator using numerical processor to evaluate period measurements | |
| US4542371A (en) | Method of converting a digital signal into an analog signal and a converter therefor | |
| US5239273A (en) | Digital demodualtor using signal processor to evaluate period measurements | |
| EP0131262A2 (en) | An arrangement to provide an accurate time-of-arrival indication for a plurality of received signals | |
| US4696018A (en) | Digital FM detector for digitized FM signals | |
| JPS609205A (ja) | Ｆｍ検波回路 | |
| EP0288772A2 (en) | Interpolation method for a sub-sampling transmission system | |
| JPH02252306A (ja) | Ｆｍ復調装置 | |
| US4429239A (en) | Combined phase detector and low pass filter | |
| JP3439306B2 (ja) | ノイズ低減回路及び画像信号処理装置 | |
| JP2659963B2 (ja) | 受信装置 | |
| JPS61267480A (ja) | デジタルテレビジョン信号処理装置用のクロック発生回路 | |
| CA2124114C (en) | Digital demodulator | |
| JP2542242B2 (ja) | デコ―ダ | |
| JPH01269297A (ja) | 標本化周波数変換装置 | |
| RU2014741C1 (ru) | Цифровой частотный детектор | |
| EP0663767A1 (en) | Alias detection and avoidance process used in the processing of video signals | |
| JP2517028B2 (ja) | 周波数検波回路 | |
| JP2845007B2 (ja) | トーン検出回路 | |
| JP2558655B2 (ja) | ディジタルｆｍ復調器 | |
| JPH06140840A (ja) | 同期検波器 | |
| JP2602342B2 (ja) | スイッチングノイズ除去装置 | |
| JPH0625788B2 (ja) | 信号検出装置 | |
| JPH0114888Y2 (ja) | ||
| JPS639242A (ja) | マルチプレツクス復調装置 |