JPS609216A

JPS609216A - comparison circuit

Info

Publication number: JPS609216A
Application number: JP58117566A
Authority: JP
Inventors: Masaharu Ikeda; 雅春池田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1983-06-28
Filing date: 1983-06-28
Publication date: 1985-01-18
Also published as: JPH0472408B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】産業上の利用分野本発明は、変化する２つの比較信号の大小の比較に利用
する比較回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a comparison circuit used to compare the magnitude of two changing comparison signals.

従来例の構成とその問題点第１図は従来の比較回路で、１，２は比較する電圧をそ
れぞれ加える比較入力端子、３，４はヒステリシス特性
を持たせるだめの帰還抵抗、６は増幅器、６は比較出力
端子である。Configuration of conventional example and its problems Figure 1 shows a conventional comparison circuit, 1 and 2 are comparison input terminals to which voltages to be compared are applied, 3 and 4 are feedback resistors to provide hysteresis characteristics, 6 is an amplifier, 6 is a comparison output terminal.

上記構成において、比較入力端子１，２に加わる電圧を
それぞれＶｌ、ｖ２、増幅器６のプラス入力電圧をｖ３
、出力電圧の高い時の値を■、低い時の値をｖＬ、帰還
抵抗３，４の値をそれぞれＲ４゜Ｒ２とする。端子６の
比較出力が変化する瞬間、すなわちＶＨからＶＬ、ＶＩ
、からｖＨに変化する瞬間はｖｌ　とｖ３が同じ電圧に
なると考え５′代３゜いま、端子６の比較出力がｖＨか
らＶＬに変わる直前、ｖ３−ｖｌ　であるから帰還抵抗
４を流れる電流は（ＶＨ−Ｖｌ）／Ｒ２となる。増幅器
６の入力バイアス電流を無視するとこの電流はそのまま
帰還抵抗４を流れるので、ｖ２は０）式で表わすことが
できる。In the above configuration, the voltages applied to the comparison input terminals 1 and 2 are Vl and v2, respectively, and the positive input voltage of the amplifier 6 is V3.
, the value when the output voltage is high is vL, the value when it is low is vL, and the values of feedback resistors 3 and 4 are R4°R2, respectively. The moment when the comparative output of terminal 6 changes, that is, from VH to VL to VI
It is assumed that vl and v3 are the same voltage at the moment when the voltage changes from , to vH, so the current flowing through the feedback resistor 4 is (VH-Vl)/R2. If the input bias current of the amplifier 6 is ignored, this current flows through the feedback resistor 4 as it is, so v2 can be expressed by the equation 0).

ｖ２＝ｖ１−ΔＶ−−・・・・・・旧旧・・・・川・（
１）つぎに、比較出力６がｖＬからｖＨに変る直前、帰
還抵抗４を流れる電流はその方向が逆になシ（ｖ、−Ｖ
Ｌ）／Ｒ２トナル。Ｖ２ハ同様ニ（３）式で表わすこと
ができる。v2=v1−ΔV−−・・・old and old・・・river・(
1) Next, just before the comparison output 6 changes from vL to vH, the current flowing through the feedback resistor 4 changes in the opposite direction (v, -V
L)/R2 tonal. Similarly to V2, it can be expressed by equation (3).

ｖ２−■１＋Δ■“　・・・・・・・・・・・・・・・
・・・・・・・・・・・・（３）第２図は■２　と比較
出力の理想の状態におけるヒステリシス特性を表わして
いる。v2−■1+Δ■“ ・・・・・・・・・・・・・・・
(3) Figure 2 shows the hysteresis characteristics in the ideal state of ■2 and the comparison output.

上記（２）、　（４）式かられかるように、従来例にお
いては■１　の電圧値が小さい場合、第３図に示すよう
にΔＶ＋は小さくΔ■−は大きくなり、逆に■１が大き
い場合には、第４図に示すようにΔＶ＋は大きくΔ■−
は小さくなるという欠点がある。As can be seen from equations (2) and (4) above, in the conventional example, when the voltage value of ■1 is small, ΔV+ is small and Δ■- is large, as shown in Figure 3, and conversely, ■1 is If it is large, ΔV+ will be large and Δ■− as shown in Figure 4.
has the disadvantage of being small.

発明の目的本発明は上記従来の欠点を除去するものであシ、比較入
力電圧の大小にかかわらず、安定したヒステリシスを得
ることを目的とするものである。OBJECTS OF THE INVENTION The present invention aims to eliminate the above-mentioned drawbacks of the conventional art, and aims to obtain stable hysteresis regardless of the magnitude of the comparison input voltage.

発明の構成本発明は、上記目的を達成するために、帰還される電圧
を一定電圧にクランプすることにより比較入力に依存し
ないヒステリシスを得るようにしたものである。Structure of the Invention In order to achieve the above object, the present invention provides hysteresis independent of comparison input by clamping the feedback voltage to a constant voltage.

実施例の説明以下に本発明の一実施例について第６図とともに説明す
る。第６図において、１〜６は第１図と同様であシ、７
は比較入力端子１の電圧ｖ１　がら２つのレベルシフト
した電圧を発生させる電圧発生回路で、緩衝増幅器７１
．ダイオードなどからなるレベルシフト用の定電圧素子
７３，７４．抵抗７２．７６から成っている。なお定電
圧素子７３の電圧を■６．定電圧素子７４の電圧を■６
とする。DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG. In Figure 6, 1 to 6 are the same as in Figure 1, and 7.
is a voltage generation circuit that generates two level-shifted voltages from the voltage v1 of the comparison input terminal 1, and the buffer amplifier 71
．． Constant voltage elements 73, 74 for level shifting consisting of diodes and the like. It consists of resistors 72.76. Note that the voltage of the constant voltage element 73 is set to ■6. The voltage of the constant voltage element 74 is
shall be.

また、８は帰還する電圧をクランプする電圧クランプ回
路で、ダイオード８１，８２．緩衝抵抗８３から成って
いる。Further, 8 is a voltage clamp circuit for clamping the feedback voltage, and diodes 81, 82 . It consists of a buffer resistor 83.

電圧発生回路７は、■１カら（ｖ１＋■６）ト（Ｖｌ−
Ｖ６）の２つの電圧を作シ、それぞれダイオード８１の
アノード、ダイオード８２のカソードに接続している。The voltage generation circuit 7 generates voltages from ■1 to (v1+■6) to (Vl-
Two voltages (V6) are connected to the anode of the diode 81 and the cathode of the diode 82, respectively.

さらにダイオード８１．８２の他端はともに緩衝抵抗８
３に接続されているため、この接続点の電圧は端子６の
比較出力の電圧が■Ｈノドきニ（ｖ１＋■５＋■ｆ）、
■Ｌノトキニ（■１−■ｅ−ｖｆ）　ニオサエらレル。Furthermore, the other ends of diodes 81 and 82 are both buffer resistors 8
3, the voltage at this connection point is the voltage of the comparison output of terminal 6 is ■H throat (v1 + ■5 + ■f),
■L Notokini (■1-■e-vf) Niosae et al.

ただシ■Ｈ〉（ｖ１＋Ｖ６＋Ｖｔ　）　、ＶＩ、　（（
Ｖｌ−Ｖ６−Ｖｌ　）、ｖ、はタイオード８１，８２の
順方向降下電圧である。したがって帰還される電圧は、
ＶＨは（Ｖ１＋■６＋■ｆ）、Ｖｉ、　は（Ｖｌ−Ｖ６
−Ｖｌ）Ｋ置き換えられ、これを（２）。Just し■H〉(v1+V6+Vt), VI, ((
Vl-V6-Vl), v is the forward voltage drop of the diodes 81 and 82. Therefore, the feedback voltage is
VH is (V1+■6+■f), Vi, is (Vl-V6
-Vl)K is replaced with (2).

（４）式に代入すると（５）、　（６）式が得られる。By substituting into equation (4), equations (5) and (6) are obtained.

結果トシテ、ＩＶ−、ＩＶ”　はＶ、５．Ｖ６．Ｖ（と
いう固定した電圧にだけ依存しているので、比較人力■
１　の大きさによシ変化することはなくなる。As a result, IV-, IV" depends only on the fixed voltage of V, 5.V6.V, so comparative human power is
It no longer changes depending on the size of 1.

発明の効果本発明は上記のような構成であシ、ヒステリシスの電圧
は比較入力の大きさによシ変化することがなくなるため
、２つの信号の大小の比較を安定に行なうことができる
利点を有する。Effects of the Invention The present invention has the above-described configuration, and has the advantage that the hysteresis voltage does not change depending on the magnitude of the comparison input, so the magnitude of the two signals can be compared stably. have

[Brief explanation of the drawing]

第１図は従来の比較回路の回路図、第２図、第３図、第
４図は第１図の比較回路のヒステリシス特性を示す特性
図、第６図は本発明の一実施例における比較回路の回路
図である。１．２・・・・・・比較入力端子、３，４・・・・・・
帰還抵抗、５・・・・・・増幅器、６・・・・・・比較
出力端子、７・・・・・・電圧発生回路、８・・・・・
・電圧クランプ回路。FIG. 1 is a circuit diagram of a conventional comparison circuit, FIGS. 2, 3, and 4 are characteristic diagrams showing hysteresis characteristics of the comparison circuit in FIG. 1, and FIG. 6 is a comparison in an embodiment of the present invention. It is a circuit diagram of a circuit. 1.2...Comparison input terminal, 3,4...
Feedback resistor, 5...Amplifier, 6...Comparison output terminal, 7...Voltage generation circuit, 8...
・Voltage clamp circuit.

Claims

[Claims]

an amplifier that compares one comparison input with another comparison input;
a feedback resistor for feeding back the comparison output of the amplifier to the other comparison input side; voltage generation means for superimposing a constant DC voltage on the one comparison input; and voltage clamping means for limiting the voltage.