JPS6092609A - 液相エピタキシヤル成長方法 - Google Patents
液相エピタキシヤル成長方法Info
- Publication number
- JPS6092609A JPS6092609A JP58201273A JP20127383A JPS6092609A JP S6092609 A JPS6092609 A JP S6092609A JP 58201273 A JP58201273 A JP 58201273A JP 20127383 A JP20127383 A JP 20127383A JP S6092609 A JPS6092609 A JP S6092609A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- temperature
- type
- time
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2907—Materials being Group IIIA-VA materials
- H10P14/2911—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/26—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition
- H10P14/263—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition using melted materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3221—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3421—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3442—N-type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3444—P-type
Landscapes
- Led Devices (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ)産業上の利用分野
本発明は良好な特性のPr+接合をイ1し、た発光・タ
イ“オードをff18!造するための液相エピタキシャ
ル成長方法に関する。
イ“オードをff18!造するための液相エピタキシャ
ル成長方法に関する。
口)従来技術
近年、発光ダイA−ド用の化合物半導体においC5第1
図に示ずようにGaAs基板(1)上に同導電型のGa
AlAs層〈2)を成長させ、次いで逆導電型のGaA
lAs層(3)を積層することでPn接合(4)近傍の
注入効率を高める技術が開発きれている。
図に示ずようにGaAs基板(1)上に同導電型のGa
AlAs層〈2)を成長させ、次いで逆導電型のGaA
lAs層(3)を積層することでPn接合(4)近傍の
注入効率を高める技術が開発きれている。
このような発光ダイオード用の液相上ピタキレ!ル成長
は、第2図の温度特性図に示す如く高温における時点t
1で基板と融液を接触さ七、t2からt3の間第1エピ
タキシヤル成長をさセ、時刻t3において融液を逆導電
型のものに切りかλると共に降温速度を切りかえて、そ
の徒弟2のエピタキシャル成長を行なっていた。
は、第2図の温度特性図に示す如く高温における時点t
1で基板と融液を接触さ七、t2からt3の間第1エピ
タキシヤル成長をさセ、時刻t3において融液を逆導電
型のものに切りかλると共に降温速度を切りかえて、そ
の徒弟2のエピタキシャル成長を行なっていた。
この方法では時刻t3においてPn接合(4)が形成さ
れる事になるが、ウェハは融液に対し面接触しているに
もかかわらず平面状のPn接合か得られない。即ち部分
的に早く導電型転換したり、何度も導電型転換してP
n P n構造を形成lるト11(分が/1したりする
。これらは発光効率を低トさせるのみ℃なく、トランジ
スタやサイリスタの如\スイ/−jング動作を生じるこ
とになるので好、にしへない。
れる事になるが、ウェハは融液に対し面接触しているに
もかかわらず平面状のPn接合か得られない。即ち部分
的に早く導電型転換したり、何度も導電型転換してP
n P n構造を形成lるト11(分が/1したりする
。これらは発光効率を低トさせるのみ℃なく、トランジ
スタやサイリスタの如\スイ/−jング動作を生じるこ
とになるので好、にしへない。
そこで実験を重ねた結果、融液中に含まれる微量のシリ
コンがGaAsやGaAlAsに対し千両性不純物とし
て働き、エピタキシャル成長の際の降温速度によってP
型不純物になるかn型不純物になるかが定まるので、融
液と温度勾配を同時に変化させると熱慣性等により部分
的にP型となったりn型番となったりするので、これが
原因となる事がわかった。一方他の化合物半導体の液相
エピタキシャル成長方法で用いられるPn接合付近での
定温保持やメルトバックは、Pn接合(4)前後で3元
系化合物の混晶比が変化しているので、Pn接合におけ
る混晶比が発光に最適な値からずれる恐れがあり、特に
発光層であるP層への電流注入効率が低下しやすいので
このましくないことがわかった。
コンがGaAsやGaAlAsに対し千両性不純物とし
て働き、エピタキシャル成長の際の降温速度によってP
型不純物になるかn型不純物になるかが定まるので、融
液と温度勾配を同時に変化させると熱慣性等により部分
的にP型となったりn型番となったりするので、これが
原因となる事がわかった。一方他の化合物半導体の液相
エピタキシャル成長方法で用いられるPn接合付近での
定温保持やメルトバックは、Pn接合(4)前後で3元
系化合物の混晶比が変化しているので、Pn接合におけ
る混晶比が発光に最適な値からずれる恐れがあり、特に
発光層であるP層への電流注入効率が低下しやすいので
このましくないことがわかった。
ハ)発明の目的
本発明はE述の点を考慮してなされたもので、略平坦で
均一なPn接合を形成する液相1ピタキシVル成長方法
を提供するものである。
均一なPn接合を形成する液相1ピタキシVル成長方法
を提供するものである。
二)発明の構成
本発明は化合物半導体の第1のエピタキシャル成長後、
降温速度を切換える時1点と融液を切換える時点を異な
らせるもので、以下本発明を実施例に基づいて詳細に説
明する。
降温速度を切換える時1点と融液を切換える時点を異な
らせるもので、以下本発明を実施例に基づいて詳細に説
明する。
ホ)実施例
第3図は本発明実施例の液相エビクキ/キル成長方法の
温度特性図である。以−トの説明は第1図で説明したG
aAs基板上のGaAlAs発光ダイ]−ドを例にとり
、また雰囲気ガスは特にこと1つらない限り水素とする
。
温度特性図である。以−トの説明は第1図で説明したG
aAs基板上のGaAlAs発光ダイ]−ドを例にとり
、また雰囲気ガスは特にこと1つらない限り水素とする
。
まずP型GaAs基板とP型融液とn型融液をそれぞれ
分離してセットした黒鉛製ボートを850〜900°C
の高温で数十分間定温保持したり)と、第3図における
時点t1においてボートのスライド板を摺動させ、基板
とP型融液を接触さ七る。そしてたたちに昇温し、基板
の表面のぬれ性をよくd−ると共に少し溶出させ(メル
トバック)、860〜950℃になった時点t2iこお
い’to、i 〜o、s°C/minの第1の降温速度
で温度をさげ、第1のエビダキ/ヤル成長を行いP型G
aAlAs層を形成する。そり、 T: 820−90
0℃に低tした時点t3で降温速度を甲め2〜5°C/
minの第2の降温速度とし、その時の温度より5〜1
3℃低下した時点t4で融液をP型融液からn型融液に
切換える。その後必要に応し、て、1を極のオーミック
特性向、トのため最後の10℃降温を利用してGaAs
表面層(5)を形成してもよい。
分離してセットした黒鉛製ボートを850〜900°C
の高温で数十分間定温保持したり)と、第3図における
時点t1においてボートのスライド板を摺動させ、基板
とP型融液を接触さ七る。そしてたたちに昇温し、基板
の表面のぬれ性をよくd−ると共に少し溶出させ(メル
トバック)、860〜950℃になった時点t2iこお
い’to、i 〜o、s°C/minの第1の降温速度
で温度をさげ、第1のエビダキ/ヤル成長を行いP型G
aAlAs層を形成する。そり、 T: 820−90
0℃に低tした時点t3で降温速度を甲め2〜5°C/
minの第2の降温速度とし、その時の温度より5〜1
3℃低下した時点t4で融液をP型融液からn型融液に
切換える。その後必要に応し、て、1を極のオーミック
特性向、トのため最後の10℃降温を利用してGaAs
表面層(5)を形成してもよい。
このようにして成長された成長層及びPn接合は、各層
の結晶性のマツチングがよいので発光効率が高く、また
微量不純物であるシリコンはドナーかアクセプタかのい
ずれか定まった導電作用を呈し、Pn接合近傍において
P型になったりn型に反転したりすることはない。
の結晶性のマツチングがよいので発光効率が高く、また
微量不純物であるシリコンはドナーかアクセプタかのい
ずれか定まった導電作用を呈し、Pn接合近傍において
P型になったりn型に反転したりすることはない。
このあ法で製造した上述のGaAlA3発光ダイオード
は例えば、基板と第1のエピタキシャル層との間に結晶
性のマツチングの悪さによるエツチングラインは見られ
ず、Pn接合附近におけるP型Ga1−8AlxAs層
の混晶比Xはおよそ0.35で、1ボキシ樹脂被覆後の
発光効率は4〜5%、発光波長66(1++m(赤)で
あった。
は例えば、基板と第1のエピタキシャル層との間に結晶
性のマツチングの悪さによるエツチングラインは見られ
ず、Pn接合附近におけるP型Ga1−8AlxAs層
の混晶比Xはおよそ0.35で、1ボキシ樹脂被覆後の
発光効率は4〜5%、発光波長66(1++m(赤)で
あった。
へ)発明の効果
以上の如く本発明は、複数の融液と化合物半導体の基板
を高温に保持し第1の融液と基板を接触させて第1の降
温速度で第1のエピタキシへ・ル成長を行なう工程と、
第2の降温速度に変える工程と、その後に第2の融液と
基板を接触させ第2の降温速度で第2のエピタキシャル
成長を行なう工程とを具備した液相エピタキシャル成長
方法であるから、良好な特性のPn接合が形成できる。
を高温に保持し第1の融液と基板を接触させて第1の降
温速度で第1のエピタキシへ・ル成長を行なう工程と、
第2の降温速度に変える工程と、その後に第2の融液と
基板を接触させ第2の降温速度で第2のエピタキシャル
成長を行なう工程とを具備した液相エピタキシャル成長
方法であるから、良好な特性のPn接合が形成できる。
第1図は本発明で対象とする発光ダイオード用の化合物
半導体の模式図、第2図は従来の、l−ビタキシャル成
長方法の温度特性図、第3図は本発明実施例の液相エピ
タキシャル成長方法の温度特性図である。 (1)・=GaAs基板、(2)(3)−Ga^1AJ
t、(4)=−Pn接合、く5)・・・GaAs表面層
。
半導体の模式図、第2図は従来の、l−ビタキシャル成
長方法の温度特性図、第3図は本発明実施例の液相エピ
タキシャル成長方法の温度特性図である。 (1)・=GaAs基板、(2)(3)−Ga^1AJ
t、(4)=−Pn接合、く5)・・・GaAs表面層
。
Claims (1)
- l)複数の融液と化合物半導体の基板を高温に保持し第
1の融液と基板を接触♂0て第1降温速度で第1エピタ
キン〜ル成長を行なう[程と、第2の降温速度に変える
]−程と、その後に第2の融液と基板を接触させ第2の
降温速度で第2のエビダキシA・1し成長を行なう工程
とを具備したl扛を特徴とする液相エピタキシャル成長
方d1.。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20127383A JPH0680636B2 (ja) | 1983-10-26 | 1983-10-26 | 液相エピタキシヤル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20127383A JPH0680636B2 (ja) | 1983-10-26 | 1983-10-26 | 液相エピタキシヤル成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6092609A true JPS6092609A (ja) | 1985-05-24 |
| JPH0680636B2 JPH0680636B2 (ja) | 1994-10-12 |
Family
ID=16438221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20127383A Expired - Lifetime JPH0680636B2 (ja) | 1983-10-26 | 1983-10-26 | 液相エピタキシヤル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680636B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5140864A (en) * | 1974-10-04 | 1976-04-06 | Mitsubishi Electric Corp | Handotaiketsushono ekisoseichosochi |
-
1983
- 1983-10-26 JP JP20127383A patent/JPH0680636B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5140864A (en) * | 1974-10-04 | 1976-04-06 | Mitsubishi Electric Corp | Handotaiketsushono ekisoseichosochi |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0680636B2 (ja) | 1994-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3676228A (en) | Method of making a p-n junction device | |
| JP3143040B2 (ja) | エピタキシャルウエハおよびその製造方法 | |
| JP3163217B2 (ja) | 発光ダイオード及びその製造方法 | |
| JP2579326B2 (ja) | エピタキシャル・ウエハ及び発光ダイオード | |
| JPH055191B2 (ja) | ||
| JPS6092609A (ja) | 液相エピタキシヤル成長方法 | |
| JPH08139358A (ja) | エピタキシャルウエーハ | |
| JPS63213378A (ja) | 半導体発光素子の製造方法 | |
| JPS62204583A (ja) | 半導体発光素子 | |
| JP4211897B2 (ja) | 液相エピタキシャル成長方法 | |
| JPH0251223A (ja) | 液相エピタキシヤル成長方法 | |
| JPH1065211A (ja) | 発光ダイオード | |
| JP2000058904A (ja) | エピタキシャルウェハ及びその製造方法並びに発光ダイオード | |
| JPH0351674B2 (ja) | ||
| JP2503263B2 (ja) | 半導体発光装置の製造方法 | |
| JPS6021894A (ja) | 液相エピタキシヤル成長方法 | |
| JPH03161981A (ja) | 半導体装置と2―6族化合物半導体結晶層の製造方法 | |
| JPS6351552B2 (ja) | ||
| JP2841849B2 (ja) | エピタキシャルウェハの製造方法 | |
| JPH01315174A (ja) | 半導体発光装置 | |
| JPH11186591A (ja) | エピタキシャルウェーハ及び発光ダイオード | |
| JPH0695580B2 (ja) | 半導体発光装置の製法 | |
| JPS5987881A (ja) | 光半導体装置の製造方法 | |
| JPH02307889A (ja) | 液相エピタキシャル成長方法 | |
| JP2783580B2 (ja) | ダブルヘテロ型赤外光発光素子 |