JPS609306B2 - デ−タ転送装置 - Google Patents

Description

【発明の詳細な説明】 本発明は計算機システム間の通信に係り、特にデータ転
送装置上で動作する送信サブチャネル及び受信サブチャ
ネル間のデータ転送を制御するデータ転送装置に関する
。

タ従来計算機システム間結合手
段として、第１図に示されているようなチャネル間結合
装置（以下においてＣＴＣＡとよぶ。）が使用されてい
る。主記憶装置（以下においてＭＳＵとよぶ。）１，Ｃ
ＰＵ２、及びチャネル３はそれぞれのサブシスＺテムを
構成し、ＣＴＣＡ４はサブシステムを結合する通信路を
構成している。ＣＴＣＡによるサブシステム間通信方式
には次に述べるような問題点を有している。‘１ｌ １
回当りのデータ転送に数回のＳＩＯ命令、ＺＣＰＵに対
する割込があり、ＣＰＵのオーバヘッドが大きい。

■ ＣＴＣＡはチャネルに接続されているため」ＣＴＣ
Ａ−チャネル間のデータ転送方式は、従来の比較的低速
のＩＯＣ−チャネル間のィンタフェ２−スによらざるを
得ず、高速データ転送には限界がある。

上記第１の問題点を解決する発明が、本出願人の昭和５
仏手特許願第１４６１６４号「計算機システム間通信方
式」（特開昭５６一技斑５ｙ号公報・特公昭斑−２３３
９７〆号公報）に示されている。

その発明において送信サブチャネル、受信サブチャネル
は一度動作状態にされるとデータ転送動作を開始し、停
止命令などにより停止しないかぎり、動作状態を継続し
、送信サブチャネルに対し３送信データは主記憶装置上
にキューィングされ、キューィングされているデータを
転送終了後も動作状態のまま次の送信データがキューィ
ングされるのを待つ。

もし送信データのキューィングが連続的に行なわれるな
らば「他系に対するデータ転３送も連続的に行なわれ、
従って起動命令「割込の回数は最小限におさえられる。
本発明の目的は、前記第２の問題点を解決し、サブシス
テム間の通信において、高速で信頼度が高く、且つ距離
等の制約の少ないデータ転送方式を実現するデータ転送
装置を提供するにある。

この目的は、データ処理システムの２つのサブシステム
の各々に接続され、通信路により相互に接続されてデー
タの転送制御を行なうデータ転送装置において、該デー
タの転送制御はコマンドの送受信によって行なわれ、該
コマンド‘こは少なくとも、データの転送であることを
示すデータコマンドを含み、バッファ番号により特定さ
れ、該バッファ番号の順序に使用され、送信データを記
憶する、複数のバッファ、該バッファのうち現に使用さ
れている最も古いバッファのバッファ番号を示す第１の
カウンタ、レジスタ番号により特定され、該レジスタ番
号の順序に使用され、送信すべきコマンドを記憶する、
複数のレジスタ、該レジスタのうち現に使用されている
最も古いレジスタのレジスタ番号を示す第２のカゥン夕
、上記しジス外こ記憶されたコマンドに、そのレジスタ
番号を送信シーケンス番号として付加し、該コマンドが
データコマンドである場合には、該レジスタに記憶され
たバッファ番号と長さにより、特定のバッファのデータ
を読み出し、データコマンド‘こ付加し、上記通信路に
送出する手段、通信路において「コマンド、データおよ
びそれに付加されたシーケンス番号を受信する手段、該
受信した最新のシーケンス番号の次の番号を通信路に送
出する手段、該番号を受信する手段を有し、該番号を受
信した時は、該番号と等しくなるまで第２のカゥンタを
歩進し、譲歩進の過程において、第２のカゥンタが指示
するレジス夕に記憶されていたデータコマンドの個数に
等しい数だけ第１のカウン夕を歩進することを特徴とす
るデータ転送装置によって達成される。本発明は、デー
タ転送装置がサブシステム間で転送すべきデータを一定
長のブロックに分割して転送し、転送においてブロック
には適当な誤り動制御が行なわれ、送受装置間の通信に
より、フロックの受信が確認され、正常に受信されなか
ったフロックは自動的に再送信され、受信側においては
、ブロックを結合して、再び一つのデータを構成するよ
うにしたデータ転送装置において、送信および再送信の
ための「データおよびコマンドのバッファの管理を、小
数のカゥン外こよって効率よく行うようにしたものであ
る。

次に本発明を実施例により説明する。

第２図はシステムの構成を示す図であり、ＳＣＣ（サブ
システムコミニュケーシヨンチヤネル）５が本発明のデ
ータ転送装置である。

各ＳＣＣ５は１つのサブシステムのＣＰＵ２，ＭＳＵＩ
とインタフェースをもっと同時に他サブシステムのＳＣ
Ｃ５ともインタフェースを持っていて、一方のサブシス
テムのＭＳＵＩから他方のサブシステムのＭＳＵＩへデ
ータを転送することを目的とする。

第３図は一方のＳＣＣの送信サブチャネル６が他のＳＣ
Ｃの受信サブチャネル７と通信路により論理的に結合し
て、一方向性データ転送を行なう概念図である。

データは送信サブチャネル６により主記憶からデータが
取り込まれ、相手受信サブチャネル７にデータが渡され
、該受信サブチャネル側の主記憶へ格納される。両サプ
チャネルの起動、停止、データ転送を制御するために両
サプチャネル間で送受信されるコマンドを、以下でＬＴ
Ｐコマンドという。サブチヤネルとは単一の入出力動作
の開始から終了までを一貫して制御する論理的な機構を
言い、単一の入出力動作に必要な制御表等を主体に構成
される。第４図はサブシステム間で双方向にデータ転送
を可能とするために互いに逆方向の送信サブチャネルー
受信サブチャネルの組を２組使用し、サブチャネル間の
コマンドの送受信を双方伝送制御回路（以下においてＴ
Ｐ制御という。

）１０，１ １によって行なうことを示す概念図である
。ＴＰ制御１０は送信サブチャネル６あるいは受信サブ
チャネル８に送信依頼されたＬＴＰコマンドを相手ＴＰ
制御１ １へ送り、相手ＴＰ制御１ １は該コマンドを
それぞれ受信サブチャネル７あるいは送信サブチャネル
へ引き渡すよう動作する。両ＴＰ制御間の通信はコマン
ドで行なわれ、これらのコマンドを以下において総称し
てＴＰコマンドと言う。

第５図はサブシステムー，２の主記憶上のキューェレメ
ントとその制御プ。

ツクを図示したものである。この詳細は前記特許出願第
１４６１６４号に示されているが、以下に概要を述べる
。サブシステムーのＢＣＢ１２は送信サブチャネル６と
ＣＰＵの通信域として使用され、サブシステム２のＢＣ
Ｂ１３は受信サブチヤネル７とＣＰＵの通信城として使
用されている。

ＢＡＴ１ ４および１ ５はキューェレメント（以下で
ＱＥという）１６，１７，１８，１９等をアドレス指定
する情報を保持するテーブルである。

ＢＣＢ１ ２および１ ３により、ＢＡＴ１ ４および
Ｉ５の所在及びキューィング状況が管理されている。こ
）で、キューェレメント（ＱＥ）は主記憶上にある送受
信データであり、符号１６〜１９で示してある。送信サ
ブチャネル６は動作状態において、ＢＣＢ１ ２中のＥ
ＮＱＰとＤＥＱＰを比較し、一致していないと送信デー
タ（ＱＥ）が存在するとみなし、受信サブチャネル７が
受信可能であるならばＤＥＱＰの指すＢＡＴエントリー
で指定されるＱＥのデータを送信し、終了後ＤＥＱＰを
更新する。送信サブチャネル６はこの動作をくり返し、
ＤＥＱＰとＥＮＱＰが一致している間は一定時間おきに
ＱＥが存在するかどうか調べる。受信サブチャネルはＥ
ＮＱＰで指定されているＢＡＴ１ ５のエントリーが受
信キューェレメント用のバッファの準備ができているこ
とを示しているとき、受信可能であり、送信サプチヤネ
ルからのデータをその領域に書込み、ＱＥの全データが
書込まれたとき、ＥＮＱＰを更新する。受信サブチャネ
ル７は該ＱＥの受信が完了したことを送信サブチャネル
６に報告すると同時に次ＱＥの受信が可能かどうかをも
報告する。

受信が不可能であることを報告した場合は、受信が可能
になった時点で、受信可能の報告を行なう。第５図にお
いて、ＢＣＢ１ ２のＴＨＰはＢＡＴ１ ４の先頭アド
レスを指し、ＴＬはＢＡＴ１ ４の長さを示す。ＢＣＢ
１ ３の場合も同様である。送信側において、ＢＣＢ１
２のＥＮＱＰは、次にＣＰＵが送信データを書込むべき
ＱＥのアドレスを示すＢＡＴ１ ４のエントリーを指し
、送信データを書込んだ時は、ＣＰＵがＥＮＱＰを次の
エントリーを指すように更新する。受信側のＢＣＢ１３
のＤＥＱＰは、次にＣＰＵが処理すべき受信データを書
込んであるＱＥのアドレスを示すＢＡＴ１５のエントリ
ーを指し、このＱＥを処理した後に、ＣＰＵはＤＥＱＰ
を更新する。送信サブチャネルと受信サブチャネルの通
信に使用されるＬＴＰコマンドは状態制御コマンド（Ｓ
ＴＯおよびＳＴＩ）、データコマンド（ＳＤ）、受信完
了コマンド（ＲＣ）、受信可能コマンド（ＲＳ）が定義
されている。第６図で示されているようにＳＴ○、ＳＤ
コマンドは送信サブチャネルから発信され、ＳＴ１、Ｒ
Ｃ、ＲＳコマンドは受信サブチャネルから発信される。
状態制御コマンドＳＴＯおよびＳＴＩはサブチャネルの
起動、停止の制御用コマンドとして使用され、ＳＴＯお
よびＳＴＩコマンドはコマンドコード部のフラグによっ
て、起動、停止、肯定応答又は否定応答の別が示される
。ＳＴＯとＳＴＩコマンドは方向が異なるほかは同じ機
能を有する。ＳＤ、ＲＣの各コマンドもコマンドコード
部にフラグビットが割当られており各フラグにより示さ
れる意味は、以下の説明でコマンド名の後にカッコで示
す。これらのコマンドを使用して行われるサブチャネル
の起動、データ転送、停止についての制御を説明する。
第７図は送信サブチャネル、受信サブチャネルがともに
使用可能状Ｚ態（Ａ状態）にあるとき、状態制御コマン
ドにより動作状態（Ｗ状態）へ遷移するまでの過程を示
しているＡ状態にある送信サブチャネルにＣＰＵから起
動命令でＳＥＮＤ指令が与えられると、送信サブチＺャ
ネルはＳＴ○（起動）コマンドを発信し、受信サプチャ
ネルからの応答を待つ。

受信サブチャネルはＡ状態においてＳＴＯ（起動）コマ
ンドを受信するとＳＴ１（否定応答）コマンドを返す。
否定応答の場合、ＳＴＩコマンドのＳＮＢフィールドが
有効であり、ＳＮＢ情報により、受信サブチヤネルがＡ
状態であることが送信サブチャネルに報告される。また
受信サブチャネルはアテンション割込原因を生成して割
込保留状態（１状態）となる。これは受信傍股ＰＵに対
して割込を要求し、受信サプチャネルに対してＲＥＣＥ
ＩＶＥ指令を発行することを要求するためである。ＣＰ
Ｕにより割込が受付けられると受信サブチャネルはＡ状
態にもどる。一方ＳＴ１（否定応答）コマンドを受信し
た送信サブチャネルは上記の起動命令の実行結果を示す
条件コードＣＣ＝１で終了し、状態はＡ状態のままにし
ておく。ＣＰＵはＣＣ＝１であることを見て、起動が完
了していないことを知る。アテンション割込を受けた受
信側ＣＰＵは受信用のＱＥバッファを準備し受信サブチ
ャネルに対して、起動命令を出しＲＥＣＥＩＶＥ指令を
与える。受信サブチャネルはＳＴＩ（起動）コマンドを
発信する。

送信サブチャネルはＡ状態においてＳＴ１（起動）コマ
ンドを受信するとアテンション割込原因を生成し割込保
留状態になると同時に応答としてＳＴ○（肯定応答）コ
マンドを返す。

受信サブチャネルがＳＴ○（肯定応答）コマンドを受信
すると命令をＣＣ＝○で終了し、状態をＷ状態に変える
。

ＣＰＵはＣＣ＝０により起動成功とみなす。アテンショ
ン割込を受けた送信側ＣＰ山ま送信サブチャネルに対し
て再び起動命令でＳＥＮＤ指令を出す。送信サブチヤネ
ルは再びＳＴ○（起動）コマンドを発信し、応答を待つ
。Ｗ状態の受信サブチャネルがＳＴ○（起動）コマンド
を受けた時はＳＴ１（肯定応答）コマンドを返す。この
ときは割込は行なわない。ＳＴ１（肯定応答）コマンド
を受信した送信サブチャネルは命令をＣＣ＝○で終了し
、状態をＷ状態に変える。以上が送信サブチャネルと受
信サブチャネルの間で交信される起動シーケンスであり
、両サブチャネル共、ＣＰＵからの起動命令により起動
指定の起動コマンドの相手へ送り、このコマンドを受け
た時、受信サブチャネルはＷ状態の場合のみ肯定応答を
返し、送信サブチャネルはＡ状態において肯定応答を返
し、両サブチャネルとも、肯定応答を受信した場合のみ
Ｗ状態となることにより、両サブチャネルのＷ状態の同
期が得られることがわかる。Ｗ状態においてのみ、両サ
ブチャネルは次記のようにデータの送受信を行なう。次
に送信サブチャネル、受信サブチャネルが動作状態（Ｗ
状態）にあるときの動作について説明する。送信サブチ
ャネルは動作状態になると送信すべきデータ（キューヱ
レメント）があるかどうか調べる。

これは送信サブチャネルに対応づけられたＢＣＢのＥＮ
ＱＰとＤＥＱＰを比較し、一致していないとき送信デー
タが存在するとみなす（第５図参照）。第８図に示すよ
うに、一つのキューヱレメントは一定長のブロックに分
割され通信路上を伝送され、受信側主記憶上で結合され
る。

ＳＤコマンドは第６図のようにコマンド部とデータ部か
ら成っており、各ブロックはＳＤコマンドのデータ部と
して送信サブチャネルから受信サブチャネルへ転送され
る。第９図は３個のＱＥを順次転送する様子を示し、Ｑ
ＥＩは４つのブロックに分割され、４つのＳＤコマンド
‘こより順次送信されている。

ＳＤコマンドは３ビットのフラグを持ち、これをＳＤ（
Ｆ、Ｌ、１）で示してある。こ）でＦビット＝１は最初
のブロックを示し、Ｌビット＝１は最終ブロックを示す
。従ってＦビット、Ｌビットともに“０”である場合は
このＳＤコマンドのデータ部のブロックが中間ブロック
であることを示している。１ビット＝１は、コマンドを
受信した時、受信サブチャネルでＣＰＵへ割込みを発生
すべきことを示す。

この割込は、受信データを即時にＣＰＵの処理に入れる
ための通知の目的等に使用される。受信サブチヤネルは
第５図ＥＮＱＰの指すＢＡＴ１５のアドレスで示される
キューェレメントに順次受信データを格納し、Ｌビット
が“１”であるＳＤコマンド（ＳＤ（０、１、０）、Ｓ
Ｄ（１、１、０）等）を受信すると、そのデータ部のブ
ロックを主記憶に格納した後、ＥＮＱＰを更新する。

次に更新後のＥＮＱＰの指すＢＡＴ１ ５のエントリー
の内容が、有効か否かを見て、次に送られるデータを受
信可能か否か判断する。もし受信可能であればＲＣ（０
）コマンドを送信サブチャネルに送り（第９図でＱＥ２
およびＱＥ３受信後）、受信不能であればＲＣ（１）コ
マンドを送る（第９図の例でＱＥＩ受信後）。送信サブ
チャネルはＲＣ（０）コマンドを受信した場合は、次に
送るデータがある場合は続いて送信する。もしＲＣ（１
）コマンドを受信した場合は、次にＲＳコマンドを受信
するまで送信を遅らせる。受信サブチャネルはＲＣ（１
）コマンドを送信した後は、第５図のＢＣＢ１３等を周
期的にチェックし、ＣＰＵが次の受信キューェレメント
バツフアを準備するのを待ち、受信可能になったならば
ＲＳコマンドを送信する。送信サブチヤネルはＲＣ（０
）又はＲＣ（１）コマンドを受信するとＢＣＢ１２のＤ
ＥＱＰを更新する。以上述べたデータ転送方式により、
送信サブチャネルと受信サブチャネルは動作状態におい
て連続的にキューェレメントを転送することができる。
次に停止動作について第１０図により説明する。

第１０図は動作状態にある送信サブチャネルにおいて何
らかの原因でＣＰＵの介入を必要とする事象が検出され
、割込を発生した場合の停止シーケンスを示している。
送信サブチャネルは割込原因を検出すると受信サブチヤ
ネルに対してＳＴ０（停止）コマンドを送信し、自分の
状態を割込保留状態にする。

一方受信サブチャネルはこのコマンドを受信すると割込
保留状態になる。割込原因等の状態はＳＴＯコマンドの
ＳＮＢフィールドで示される。各サプチヤネルは自系Ｃ
ＰＵへ割込が受付けられると使用可能状態となる。

受信サブチャネル側で割込原因が発生した場合は、受信
サブチャネルからＳＴＩコマンドを発行して同様に停止
シーケンスが行なわれる。第１１図は本発明の実施例に
おけるＳＣＣ内部のブロック図である。

ＤＢＥ２０，ＤＢ０２１‘ま３２ビットのレジスタであ
り、主記憶装置とローカル０ストーレジ（Ｂ）２４間で
のデータ転送時のバッファ、あるいはアドレス計算等の
ワークレジスタとして使用される。ＡＬＵ２２は加減算
、ＤＢＥ２０およびＤＢ０２１のセレクトの機能を持つ
論理回路、ＷＲ２３はＬＳ夕２４の入力データを一時保
持するためのバッファレジスタである。

ＬＳ２４は送受信データのバッファ及び送信／受信サプ
チャネルの使用する各種制御情報を保持するためのロー
カルメモリである。Ｏ ＬＳＡ２５はＢ２４をリード／
ライトするためのアドレスレジスタである。

送信サブチャネル６／受信サプチャネル８は起動、停止
、データ転送に関する制御情報を保持し全体のシーケン
スを制御する。ＨＳＩ制御２６はＣＰＵおよび主記憶装
置夕とＳＣＣのインタフェースを管理し、ＣＰＵ命令の
実行、ＣＰＵに対する割込処理、主記憶装置とＬＳ２４
間のデータ転送、主記憶装置上のバッファ制御、制御ブ
ロックによるＣＰＵプログラムとの交信等を実行する。
ＴＰ制御２７は送／受信サブチャネル６，８に依頼され
たＬＴＰコマンドの他系ＴＰ制御への送信、他系ＴＰ制
御から受けたＬＴＰコマンドを送／受信サブチャネル６
，８へ引き渡す機能をもつ。

フロック送信制御２８はＴＰコマンドのＣＲＣチェック
コードの生成、ブロックの区切りビットを付加してＴＰ
コマンドを相手ＳＣＣへ送出する機能を持つ。フロック
受信制御２９はブロックの区切りビットを認識して相手
ＳＣＣから送られるＴＰコマンドを受信し、ＣＲＣチェ
ックコード‘こよるェラ検出を行なう。

第１２図はは中に割当てられた送信用バッファ及び受信
用バッファの様子と管理用カウン夕の様子を示したもの
である。

実施例では送受信ともそのバッファは等長の４ブロック
で構成されている。送信用バッファ３川ま送信サブチヤ
ネル６により管理されていて、ライトカウンタＷＴＮ３
１の示すブロック領域へ主記憶から１バイトのデータフ
ロックがロードされる。

１ブロックロード完了するごとにＷＴＮ３１は十１カウ
ントアップする。

リードカウンタＲＤＮ３２の示すブロック領域のデータ
が次に相手サブチャネルに送られるべきものであること
を示している。

このカウンタは送信サブチャネル６がＴＰ制御２７に送
信依頼して受付けられた後＋１される。データ確認カウ
ンタＡＣＮ３３は送信用バッファ３０のブロックが相手
通信チャネルへ送信され、その受信が確認されたとき十
１カウントアップされる。各カウンタはカウン夕値７の
次は０にもどる。ブロック領域が４個であるのに各カゥ
ン夕が７までカウントするのは次の理由による。各カゥ
ンタは３ビットから成り、下位２ビットでブロックの領
域を指示し、上位１ビットはカウン夕の比較における制
御情報として使用される。例えばＷＴＮ３ １はＡＣＮ
３３と同カウント値又は先行するが、ＷＴＮ３１がブロ
ック３を指示した後、再びブロック０の指示からカウン
トを進めている場合にＡＣＮ３３を追起することがない
ように、ＷＴＮ３１，ＡＣＮ３３の下位２ビットが一致
している場合に、上位１ビットも一致しているときはＷ
ＴＮ３１の指すブロックにデータをロードして、ＷＴＮ
３ １を更新してよいが「 上位１ビットが不一致のと
きは、送信用バッファ３０の全ブロックが使用中である
ので〜ブロックのロードおよびＷＴＮ３１の更新はでき
ない。受信用バッファ３５は受信サブチャネル８‘こよ
り管理されていて、ライトカウンタＷＴＮ３６の示すブ
ロック領域へ相手送信サブチャネルから送られたブロッ
クが書込まれ、その時十１カウントアップされる。リー
ドカウンタＲＤＮ３７の示すブロックは次に主記憶へ格
納されるべきものであり、主記憶へ格納されたとき、十
１カウントアップされる。いつれのカウンタも７に達す
ると、次は０にもどる。ＷＴＮ３６およびＲＤＮ３７の
上位の１ビットの使い方は、上記と同様であって、ＷＴ
Ｎ３６がＲＤＮ３７を造越さないように制御される。第
１３図はＴＰ制御２７と相手ＳＣＣのＴＰ制御との間で
通信を行なうためのＴＰコマンドである。

ＴＰコマンドの第１藷のビット０−８がコマンドコード
を形成している。ＴＰコマンドにはＳＡＢＭ、ＵＡ、旧
Ｒ、ＲＮＲ、１の５種類のコマンドがある。

これらのコマンドはＣＲＣチェックコードを最終ワード
として付加され、コマンドコード及びデータ部分の伝送
エラーがチェックされる。ビットＢはブロックの区切り
ビットであって、後述のようにして、ＴＰコマンドの第
１語および最終語を識別するために使われる。第１４図
は第１３図に示したＴＰコマンドのコマンドコードの一
例が示されている。ＲＲ、ＲＮＲ １コマンドのＮ（Ｒ
）は受信シーケンス番号でありも次に受取ることのでき
るＬＴＰコマンドのシーケンス番号であり〜 １コマン
ドのＮ（Ｓ）は送信シーケンス番号であり送信している
ＬＴＰコマンドのシーケンス番号を示す。ＲＲ、ＲＮＲ
コマンドのビット４およびビット８は再送チェック用に
使用される。これらの機能は後述する。他のビットは各
コマンドの種別の識別に使用される。ＳＡＢＭコマンド
はＴＰ制御間で通信を開始するためのコマンドで、ＵＡ
コマンドはＳＡＢＭコマンドに対する応答コマンドであ
る。

ＳＡＢＭコマンド送信後、ＵＡコマンドを受信すれば以
後、ＴＰ制御は１、ＲＲ、ＲＮＲコマンドを使用して通
信を行なう。１コマンドはＬＴＰコマンドを送信するた
めに使用し、１コマンドの第１語ビット９以下に第６図
で示したＬＴＰコマンドが置かれて送受信される。

ＲＲ、ＲＮＲコマンド‘ま受信報告、ビジー報告、再送
制御に使用される。第１５図は山２４上にありＴＰ制御
２７が使用するコマンドレジスタ及び制御カウンタであ
る。

コマンドレジスタ４０は４コマンド分用意され、各レジ
スタはコマンド、ＩＤ、長さフィールドを持つている。
コマンドフイールドにはＬＴＰコマンドのビット９〜３
１が置かれ、ＩＤ、長さフィールドはコマンドフイール
ドカ＄Ｄコマンドのときのみ有効とされる。コマンドレ
ジスタ４０の制御カウンタとしてＲＱＣＮ４ １，ＶＳ
ＣＮ４２，ＣＡＣＮ４３が用意されている。これらのカ
ウン夕は３ビットから成り、下位２ビットはコマンドレ
ジスタ４０の１つを指示するために使用され、上位１ビ
ットは前記第１２図の送信用バッファ３０の制御用カウ
ンタの場合と同様にして、比較のための制御用に使用さ
れる。ＲＱＣＮ１４は次に書込むべきコマンドレジスタ
を指し、ＶＳＣＮ４２は次に送信すべきコマンドレジス
タを指し、ＣＡＣＮ４３は次に受信が確認されるべきコ
マンドレジスタを指す。

以上の制御カウン外ま初期状態ではゼロに設定される。
別のカゥンタＶＲＣＮ４４は次に受信する予定のＬＴＰ
コマンドの受信シーケンス番号を示す。

Ｚ次にＬＴＰコマンドの転送動作を説明する。送信
サブチヤネル６および受信サプチャネル８はＬＴＰコマ
ンドを送信する時は、ＴＰ制御２７に要求する。ＴＰ制
御は、ＣＡＣＮ４３とＲＱＣＮ４ １を比較し、両者の
下位２ビットが等しくないか、３ Ｚビットすべてが等
しい場合には転送要求を受付け、ＲＱＣＮ４ １の示す
コマンドレジスタにＬＴＰコマンドをセットし、ＲＱＣ
Ｎ４ １を十１カウントアップする。同時に、もしＬＴ
ＰコマンドがＳＤであればそのＳＤコマンドで送るデー
タブロックの送信バッファ上のアドレスとしてＲＤＮ３
２の値をｍへ、又有効データ長を長さフィールドにセッ
トする。ＲＱＣＮ４１とＶＳＣＮ４２が等しくない時は
、送信すべきコマンドが存在すると判断し、ＴＰ制御２
７はＶＳＣＮ４２で示されるレジスタよりＬＴＰコマン
ドを取り出し、ＳＤコマンドかどうかチェックする。

ＳＤコマンドでなければ第１３図ｅ−１の形式の１コマ
ンド第１語を形成する。１コマンドのＮ（Ｓ）としてＶ
ＳＣＮ４３の値、Ｎ（Ｒ）としてＶＲＣＮ４４の値を使
用する。

ＴＰ制御２７は第１語をブロック送信制御２８に渡し、
フロツク送信制御２８でチェックコードＣＲＣ及びブロ
ック区切りビットを付加して相手ＳＣＣのブロック受信
制御２９へ送信する。

もしＳＤコマンドであれば、第１３図ｅ−２の形式の１
コマンド第１語を形成し、ブロック送信制御２８に依頼
し、同時にコマンドレジスタから読み出したＩＤおよび
長さフィールドを渡す。ブロック送信制御２８の詳細を
第１６図に示す。フロツク送信制御２８は常時ブロック
区切りビットであるＢビット５４を“１”にして相手Ｓ
ＣＣへ送出している。ＴＰ制御２７により渡されたＳＤ
コマンドはしジスタＳＡ５０にセットされる。ＳＡ５０
の内容はしジスタＳＢ５１に転送され、同時に８ビット
５４が“０”にされ、ＳＢ５１とＢ５４の内容が送出さ
れる。同時にブロック送信制御２８はＬＳ２４上の送信
バッファのブロックＩＤで指定されるブロックから１語
のデータを読み出してＳＡ５０‘こセットする。次にＳ
Ａ５０の内容をＳＢ５１に移し、送出する。

この間には２４から次のデータ１語をＳＡ５０１こセッ
トする。このようにして指定のブロック長のデータ語数
をＬＳ２４から読み出して送出する。この間Ｂビット５
４は最初に“０”にされたま）、“０”が送出される。
以上の動作と並行して、ＳＢ５１にセットされた内容は
チェックコード発生回路ＳＣＧ５３へ入力され、レジス
タＳＣ５２の内容と共に演算されて結果はＳＣ５２にセ
ットされる。ＳＣ５２はＴＰ制御２７から送信要求があ
った時初期状態にされている。上記動作で、ＳＢ５１に
最後のデータをセットして送出し、同時にＳＣＧ５３に
入力して最後のチェックコード発生演算を行ない、ＳＣ
５２に結果がセットされると「ＳＣ５２の内容がチェッ
クコードとして送出される。同時にＢビット５４は‘４
１”にセットされて送出され、最後の転送語であること
を表示する。ＳＤコマンド以外の送信の場合には、ＳＢ
５１からコマンドを送出した後、第２藷としてＳＣ５２
の内容を送出して転送を終る。次に受信動作についての
べる。

第１７図にブロック受信制御２９の詳細を示す。ブロッ
ク受信制御２９は常時受信ワードをレジスタＲＢ６１，
Ｂ６４にセットしＢビットがオフになるのを監視してい
る。Ｂビット６４がオフになった最初の語をレジスタＲ
Ａ６０１こ保持する。同時にＲＣ６２はリセットされる
。ＲＢ６１の内容はＲＡ６川こ保持すると共に、チェッ
クコード発生器ＲＣＧ６３に入力されその結果がレジス
タＲＣ６２に保持される。次の語をＲＢ６１に受信し、
このときＢビットが“１”に復帰していれば、ＲＣ６２
の内容とＲＢ６１の内容が比較回路６５で比較され、一
致していればレジスタＲＡ６川ま有効とされ、ＴＰ制御
２７に渡される。もし一致しなければＲＡ６０の内容は
破棄して、受信動作を終る。第２語を受信した時、なお
Ｂビットが“０”であれば、第１語のコマンドは１コマ
ンドで、ＬＴＰコマンドフィールドはＳＤコマンドであ
り、従って第２語以後はデータ部であるとみなす。

第２語以降はＲＢ６１の内容を山２４へ転送し、受信バ
ッファのＷＴＮ３６の示すブロック領域へ書込まれる。
同時に、ＲＣＧ６３でチェック演算が行われる。Ｂビッ
ト６４が“１”である最初の語を受信すると、その語は
は２４へ転送せず、比較回路６５でＲＣ６２と比較され
る。一致すればレジスタＲＡ６０の内容をＴＰ制御２７
に渡し、次のブロックの受信のためＢビット６４が“０
”になるのを監視する。ＴＰ制御２７はブロック受信制
御２９から渡されたコマンドのビット０〜８をデコード
し、もし１コマンドであるならば、シーケンスチヱツク
のためビット１〜３のＮ（Ｓ）とカウンタＶＲＣＮ４４
を比較する。一致しているならばＶＲＣＮ４４を十１カ
ウントアップする。もし不一致であればＶＲＣＮ４４は
更新しない。次にコマンドのビット５〜７のＮ（Ｒ）と
ＶＡＣＮ４ ３が比較され一致していなければ、ＣＡＣ
Ｎの示すコマンドが受信されたとみなし、ＶＡＣＮ４３
の指示するコマンドレジスタ４０を読み出し、それがＳ
Ｄコマンドであれば、送信バッファ３０のカウンタＡＣ
Ｎ３３を十１することにより、ＡＣＮ３３が指していた
ブロックを新しい送信データに使用可能とする。

読み出したコマンドの種類にか）わらず。ＣＡＣＮ４３
を十１し、ＣＡＣＮ４３が指していたレジスタを空きに
する。通常は以上の処理により、受信したＮ（Ｒ）とＣ
ＡＣＮ４３は等しくなるが、なお不一致の場合は、一致
するまで以上を繰返す。但しＣＡＣＮ４３をＶＳＣＮ４
２の値を越えて更新してはならない。３もし、最初から
、又は以上の処理の結果にＡＣＮ４３とＶＳＣＮ４２が
等しく、且つなおＮ（Ｒ）とＣＡＣＮ４３が不一致の場
合には、何等かの障害により、相手ＳＣＣとの送受信確
認動作の同期をとり得ない状態になっているので、これ
はＣＰＵへ３通知され、適当な回復処理が行なわれなけ
ればならないが回復処理については説明を省略する。

受信した１コマンドの送信シーケンス番号Ｎ（Ｓ）とＶ
ＲＣＮ４４の比較の結果、不一致の場合には、この受信
コマンド‘こついて更に処理を行わ子ず、コマンドをす
てる。一致した場合には、次にＬＴＰコマンドを判定し
、それがＳＴＯおよびＳＤコマンドであれば受信サブチ
ャネル８へ、ＳＴ１、ＲＣおよびＲＳコマンドであれば
送信サブチャネル６へ、そのＬＴＰコマンドを渡す。又
、ＳＤコマンドであれば、受信バッファ３５のカゥンタ
ＷＴＮ３６を十１する。上記各ＬＴＰコマンドの機能は
前記の通りであるが、ＳＤコマンドの場合、受信サブチ
ャネル８は、ＬＳ２４上の受信バッファ３５のカウンタ
ＲＤＮ３７で指すブロックのデータを、主記憶装置のキ
ューェレメントの領域へ転送し、その後ＲＤＮ３７を十
１する。ＴＰ制御２７は、ＲＲおよびＲＮＲコマンドを
受信した時は、そのビット５〜６のＮ（Ｒ）により、前
記と同機の受信シーケンス番号のチェック処理のみを行
なう。

ＴＰ制御２７は、コマンドを受信した時は、その後相手
ＳＣＣへ受信報告を行なう。

この報告は、コマンドレジスタ４０に送信すべきＬＴＰ
コマンドがある場合（ＲＱＣＮ４１とＶＳＣＮ４２が不
一致の場合）で、後述のように相手ＳＣＣからＲＮＲコ
マンドを受信していなかった場合は、ＶＳＣＮ４２で指
すレジスタであるＬＴＰコマンドを送信するための１コ
マンドで行われ、送信すべきＬＴＰコマンドがない場合
（ＲＱＣＮ４１とＶＳＣＮ４２が等しい場合）は「ＲＲ
又はＲＮＲコマン日こよる。この場合において、受信バ
ッファ３５に空きがない場合（ＷＴＮ３６とＲＤＮ３７
の下位２ビットが等しく、上位１ビットが異なる場合）
にＲＮＲコマンド、上記でない場合にＲＲコマンドを用
いる。ＲＲおよびＲＮＲコマンドのＳおよびＲビットは
“０”とする。上記いづれのコマンドによる場合にも、
そのコマンドのビット５〜６のＮ（Ｒ）をＶＲＣＮ４４
の値に設定して送信することにより受信報告とされる。
ＴＰ制御２７は、上記によりＲＮＲコマンドを送信した
場合には、フロック受信制御２９へ通知し、ブロック受
信制御２９はその後の受信動作において、ＳＤコマンド
と判定した場合の受信は行なわず、その１コマンドをす
てる。

ＴＰ制御２７は受信バッファ３５のカゥン夕を監視し、
ＲＤＮ３７が更新された時、ＲＲコマンドを送信して相
手ＳＣＣへ通知し、且つブロック受信制御２９のＳＤコ
マンド受信禁止を解く。相手ＳＣＣのＴＰ制御２７はＲ
ＮＲコマンド受信後は１コマンドの送信を停止し、ＲＲ
コマンド受信により再開する。丁Ｐ制御２７は１コマン
ドが相手ＳＣＣで正常に受信されない時に、自動的に再
送信を行なうために、以下の処理を行なう。ＴＰ制御２
７はタイマーを持ち、１コマンドを送信するごとにタイ
マーをリセットして計時を開始し、前記説明の受信シー
ケンス番号チェック処理でコマンドレジスタのカウンタ
ＶＳＣＮ４２とＣＡＣＮ４３が等しくなった時に計時を
停止する。タイマーで設定した一定時間内にＶＳＣＮ４
２とＣＡＣＮ４３が一致する状態にならなかった時は、
正常に受信確認が得られない状態とみなして、再送チェ
ック動作を開始する。まづ、ＴＰ制御２７はＲＲ又はＲ
ＮＲコマンドをＳビットを“１”、Ｒビットを“０”と
して送信する。ＲＲコマンドとＲＮＲコマンドの使い分
けは、前記と同様に受信バッファ３５の状態による。相
手ＳＣＣのＴＰ制御２７は、このコマンドを受信すると
、ＳビットとＲビットを共に“１”として再送チェック
に対する応答であることを示すＲＲ又はＲＮＲコマンド
を返送する。このコマンドのＮ（Ｒ）は相手ＳＣＣのＶ
ＲＣＮ４４の値であり、相手ＳＣＣが正常に受信ずみの
１コマンドの次のシーケンス番号が示されている。ＴＰ
制御２７は応答のＲＲ又はＲＮＲコマンドを受信すると
、そのＮ（Ｒ）により前記と同様に受信シーケンス番号
チェック処理を実行する。その結果、ＣＡＣＮ４３とＮ
（Ｒ）が等しくなって、なおＣＡＣＮ４３とＶＳＣＮ４
２が等しくならなかった場合には、ＣＡＣＮ４３が指す
レジスタからＶＳＣＮ４２の指すレジスタの１つ前のレ
ジスタまでにある、既に送信したＬＴＰコマンドが受信
されていないことを示している。従ってこの場合にはＮ
（Ｒ）の値をＶＳＣＮ４２にセットし、ＶＳＣＮ４２の
新しい値で指示されるレジスタから再送信を開始する。
この制御は、前記１コマンドの送信において説明した通
りである。以上により明かなように、本発明によれば、
データおよびコマンドの送信用バッファを少数の制御用
カウンタで管理することにより、フロツク単位のデータ
転送およびその受信確認、再送信処理が自動的に行なわ
れ、従来そのために費されていたＣＰＵの処理オーバヘ
ッドを著しく軽減して、高速且つ信頼度の高いサブシス
テム間データ転送を実現することができるので、データ
処理システムの処理効率を著しく高め得る効果がある。

【図面の簡単な説明】

第１図は従来のＣＴＣＡによりサブシステム間結合を行
うシステム構成図、第２図は本発明のシステムの構成図
、第３図は送受信サブチャネルの接続概念図、第４図は
両方向通信を行なう接続概念図、第５図は主記憶上のキ
ューェレメントとその制御ブロックを示す図、第６図は
ＬＴＰコマンドを示す図、第７図は起動シーケンスの説
明図、第８図はキューヱレメントのブロック分割を説明
する図、第９図はデータ転送シーケンスの説明図、第１
０図は停止シーケンスの説明図、第１１図はＳＣＣの構
成ブロック図、第１２図は送信および受信バッファおよ
び制御カワンタを示す図、第１３図はＴＰコマンドの例
示図、第１ ４図はＴＰコマンドコードの例示図、第１
５図はコマンドレジスタおよび制御カウン夕を示す図、
第１６図はブロック送信制御の構成例を示す図、第１７
図はブロック受信制御の構成例を示す図である。 図において、１は主記憶装置、２はＣＰＵ、３はデータ
転送装置であるＳＣＣ、６および７は送信サブチャネル
、８および９は受信サブチヤネル、２７はＴＰ制御、２
８はブ。 ツク送信制御、２９はブロック受信制御、３０は送信バ
ッファ、３１，３２，３３は送信バッファの制御カウン
タ、３５は受信バッファ、３６，３７は受信バッファの
制御カウン夕、４川まコマンドレジス夕、４１，４２，
４３はコマンドレジスタの制御カウンタを示す。多１図 巻ｚ図 父３図 鷲４図 父Ｓ図 亀８図 多５蟹 汝７図 斧ｑ図 ゑ’０四 キー’図 淡い図 外‘そ図 姿 ′５図 斧 ’３図 丁Ｐ］マント 灸′４図コ？ンドコ‐ト え１つ図

Claims (1)

1. 【特許請求の範囲】 １ データ処理システムの２つのサブシステムの各々に
   接続され、通信路により相互に接続されてデータの転送
   制御を行なうデータ転送装置において、該データの転送
   制御はコマンドの送受信によって行なわれ、該コマンド
   には少なくとも、データの転送であることを示すデータ
   コマンドを含み、バツフア番号により特定され、該バツ
   フア番号の順序に使用され、送信データを記憶する複数
   のバツフア、該バツフアのうち現に使用されている最も
   古いバツフアのバツフア番号を示す第１のカウンタ、レ
   ジスタ番号により特定され、該レジスタ番号の順序に使
   用され、送信すべきコマンドを記憶する、複数のレジス
   タ、該レジスタのうち現に使用されている最も古いレジ
   スタのレジスタ番号を示す第２のカウンタ、上記レジス
   タに記憶されたコマンドに、そのレジスタ番号を送信シ
   ーケンス番号として付加し、該コマンドがデータコマン
   ドである場合には、該レジスタに記憶されたバツフア番
   号と長さにより特定のバツフアのデータを読み出し、デ
   ータコマンドに付加し、上記通信路に送出する手段、通
   信路において、コマンド、データおよびそれに付加され
   たシーケンス番号を受信する手段、該受信した最新のシ
   ーケンス番号の次の番号を通信路に送出する手段、該番
   号を受信する手段を有し、該番号を受信した時は、該番
   号と等しくなるまで第２のカウンタを歩進し、該歩進の
   過程において、第２のカウンタが指示するレジスタに記
   憶されていたデータコマンドの個数に等しい数だけ第１
   のカウンタを歩進することを特徴とするデータ転送装置
   。 ２ ｍを整数として、上記バツフアは２＾ｍ個あり、該
   バツフアはバツフア番号の順序に繰返し使用され、使用
   中でない先頭のバツフアを示す第のカウンタを有し、該
   第３のカウンタおよび上記第１のカウンタはｍ＋１ビツ
   トで構成され、該両カウンタの歩進は、２＾ｍ＾＋＾１
   −１の次に０に歩進するようにされ、少なくとも両カウ
   ンタの値がそれらの最上位１ビツトの値のみにおいて異
   なる場合には、第３のカウンタの歩進を行なわない、特
   許請求の範囲第１項記載のデータ装置。 ３ ｎを整数として、上記レジスタは２＾ｎ個あり、該
   レジスタはレジスタ番号の順に繰返し使用され、使用中
   でない先頭のレジスタを示す第４のカウンタを有し、該
   第４のカウンタおよび上記第２のカウンタはｎ＋１ビツ
   トで構成され、該両カウンタの歩進は、２＾ｎ＾＋＾１
   −１の次に０に歩進するようにされ、少なくとも両カウ
   ンタの値が、それらの最上位１ビツトの値のみにおいて
   異なる場合には、第４のカウンタの歩進を行なわない、
   特許請求の範囲第１項又は第２項記載のデータ転送装置
   。