JPS609323A - Digital protecting relaying device - Google Patents
Digital protecting relaying deviceInfo
- Publication number
- JPS609323A JPS609323A JP58117776A JP11777683A JPS609323A JP S609323 A JPS609323 A JP S609323A JP 58117776 A JP58117776 A JP 58117776A JP 11777683 A JP11777683 A JP 11777683A JP S609323 A JPS609323 A JP S609323A
- Authority
- JP
- Japan
- Prior art keywords
- digital data
- digital
- output
- protection
- power system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、・ディジタル保護継電装置、・1゛¥に生保
れ・へとともに後喘保勲等を目的として多1@の自))
、護(ノリr屯気J−を入力するディジクル保’4’i
: 4伴iLY誌直に口するもので45る。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a digital protective relay device, a multi-purpose device for the purpose of protecting people's lives, protecting their lives, and saving their lives.
, Mamoru (nori r tonki J-) Digicle protection '4'i
: 45% in what I say directly to iLY magazine.
〔二・6明の接電的IW 9J’、、 )マイクロコン
ピュータを応用した保;凶、f:ri ilj llj
%即ち、ディジタルリレーを1史川したディジタル形
作ml継電装置は、ディジタルリレーの有する1片れた
・1ケ徴を生かし、実用化が始まっている。ディジクル
リレーの特徴の1つに多数のリレー′!、y、 木f
i17伯できる点がある。この特徴を生がし7.衿1藺
174: ’ 、、、・’J ?!−も可能なディジタ
ル形保頑継電装ji1.の従来+i’+成久l’tx
を図に示す。なお、以下の説明では間中のために単相に
て説明する。第1−は、例えば[昭和57年電気学会全
国大会、Ml’)演論文集4979、ディジタル形故障
継続検出装置の英用化」にて開示されている多量の電気
量を入力する作画装置を有した構成を示す。[February 6 Ming's electrical connection IW 9J',,] Protection using a microcomputer, f:ri ilj llj
In other words, digital relay devices, which are based on digital relays, have begun to be put into practical use by taking advantage of the unique features of digital relays. One of the features of digital relays is the large number of relays! , y, tree f
There are some points that I17 can do. Take advantage of this feature7. Collar 1 174: ',,,,'J? ! - also possible digital type maintenance relay electrical system ji1. Conventional + i' + Naruhisa l'tx
is shown in the figure. In the following explanation, a single phase will be explained for the sake of brevity. The first example is a drawing device that inputs a large amount of electricity, which is disclosed in [1988 National Conference of the Institute of Electrical Engineers of Japan, Ml') Proceedings 4979, "English translation of a digital fault continuation detection device". The configuration shown is as follows.
第1図に示されるディノタル形保護継電装置ケよ、生保
献のための第1の装置1と嵌備保睦のだめの第2の装置
L」、から構成されておシ、第2の装置1久且はn回線
の送電−!21+22・・・2nがらの巾:流を変流器
3及びケーブル4にょシ入カし、電圧は母、−5に接続
された計器用変圧器6及びケーブル7から入力される。The Dinotal type protective relay device shown in FIG. 1 consists of a first device 1 for life insurance and a second device L for safety protection. 1 long and n lines of power transmission! Width of 21+22...2n: Current is input into current transformer 3 and cable 4, and voltage is input from voltage transformer 6 and cable 7 connected to mother, -5.
第2の装置19においてケーブル4及び7は夫々ケーブ
ル端子8まで布設され、その後、ル内ケーブル9が補助
変成1710まで布設されろ。そして<iU助変成?r
’610は盛肉ケーブル9から入力する′rJL流及び
電圧を適当な18号レベルに変換した出力811 18
12 y・・・Sinをアナログ7ディフタル変侠回路
(以下A/Dと言う)11に出力する。このA/Dll
は山u脚回路12から出力されるサンプリング化号s9
及び切換信号810を入力し、サンプリング信号S9を
入力したとき全入力を同時サンプリングし、次に切換1
6号810を入力することで、前記サンプリングした全
人力をllffl次ディジタル信号に変換し、データ1
6号S11を演算処理部15(以下CPUとハう)に出
力する。CPU l 5は切換信号810とデータ(i
N秒811とを入力とし、切換信号810によりデータ
1iV号811の入力の種類を判別し、CPU 1.5
内の141r定個所にデータ信号811を記1.はする
。そしで、この記憶した送電線21122 ・・・2n
の屯γ・ICll1″rと母線5の71元元圧上を用い
て送電n・“421+22・・・2nの保tt’ケ演q
、を行なう。In the second device 19 the cables 4 and 7 are each laid up to the cable terminal 8, and then the internal cable 9 is laid up to the auxiliary transformation 1710. And <iU support metamorphosis? r
'610 is an output 811 18 which converts the 'rJL current and voltage input from the thickened cable 9 to an appropriate No. 18 level.
12 y...Sin is output to the analog 7-diphthalmic converter circuit (hereinafter referred to as A/D) 11. This A/Dll
is the sampling signal s9 output from the mountain U leg circuit 12
and switching signal 810, and when sampling signal S9 is input, all inputs are sampled simultaneously, and then switching signal 1 is input.
By inputting No. 6 810, the sampled total human power is converted into an llffl-order digital signal, and the data 1
No. 6 S11 is output to the arithmetic processing unit 15 (hereinafter referred to as CPU). The CPU l5 receives the switching signal 810 and the data (i
N seconds 811 is input, the type of input of the data 1iV number 811 is determined based on the switching signal 810, and the CPU 1.5
Write the data signal 811 at the fixed location 141r in 1. I will. Then, this memorized power transmission line 21122...2n
Transmit power using γ・ICll1″r and the 71 yuan source pressure of bus 5.
, will be carried out.
この保詳濱↓Lにおける保護方式としてQよ、Ifll
えは短絡保1,1μ用としては距離継電方式を、また地
絡保、1免用としては地絡方向継電、方式を用いる。C
I’U15は送電:dJl 21+ 2 * +・・・
2nの故障を検出すると、各しゃ断器に対してトリップ
指令821゜S22 、・・・S2nを出力する。As a protection method in this Hoshohama↓L, Q, Ifll
The distance relay method is used for short circuit protection (1, 1μ), and the earth fault direction relay method is used for ground fault protection (1μ). C
I'U15 transmits power: dJl 21+ 2 * +...
When a failure of 2n is detected, a trip command 821°S22, . . . S2n is output to each breaker.
一方、第1の装置11t12 w・・・lntよ夫々送
′屯線21と2a*2gと24.・・・2n−!と2n
との主保護用保設装置であシ、装置の41゛i成は入力
量が異なるだけで第2の装置り遣と同じ構成である。On the other hand, the first device 11t12w...lnt has transmission lines 21, 2a*2g, and 24. ...2n-! and 2n
The 41-inch configuration of the device is the same as the second device arrangement, with the only difference being the amount of input.
そして保護方式としては、例えば回glB択に’& ’
+4方式が用いられ、2回線単位の保簡を行なう。As a protection method, for example, '&' is used for glB selection.
The +4 method is used, and the letter is sent in units of two lines.
上記本4成において2g2の装fd 1旦のCPU 1
5は1台の装置でn回線の保護を行なうことができるの
で、故障を判定する回路を大幅に小形化することができ
る反面、以下の問題がある。In the above book 4 configuration, 2g2 installation fd 1 CPU 1
5 can protect n lines with one device, so the circuit for determining failure can be significantly downsized, but on the other hand, it has the following problems.
第1に、送&1t191のn回線分の・電流を入力する
必猥があるため、少なくともn本の電流用ケーブルを引
回して取込まね−:ならない。この多方1のケーブルの
引回しは、盤の小形化によるス梨−スの翁少にも拘らず
、依然としてケーブルピット等のスペース上で問題があ
る。First, it is necessary to input the current for n lines of the transmission &1t191, so at least n current cables must be routed to take in the current. This multi-way cable routing still poses a problem in terms of space for cable pits, etc., despite the fact that the space required is reduced due to miniaturization of the board.
第2に、盤円配II煤の煩雑さの問題がある。Second, there is the problem of the complexity of Banenkai II Soot.
即ち、多数のケーブルがケーブルビットから益に立上っ
てケーブル端子に接続され、かつ、この端子に1偽内ケ
ーブルが接^−,1εされるため、;催共面の配)課が
極めて多゛htとなって、配線作業上大きな問題となる
。That is, since a large number of cables are connected to the cable terminal by rising from the cable bit, and one false inner cable is connected to this terminal, the distribution section on the event side is extremely difficult to handle. This results in a big problem in wiring work.
、153に、入力回路の回路数の問題がある。叩し、補
助変成器10及びA/Dll内のフィツトり回b′1″
1及びザングルホールド回路(図示せず)t、11、;
’II、 i>ifl入力に関して見ると回線数×相数
に等しく、シフこがってこの数の回路を設ける必、要が
ある。しブこがって、これらの回路は入力故に比例して
JVI加J/、)ことになり、ディジタルリレーを用い
て多回、1宇処、111する↓[)f干、装置の411
1少上での大きな妨り゛と淫っている。, 153, there is a problem with the number of input circuits. Tap, fit circuit b'1'' in auxiliary transformer 10 and A/Dll
1 and a zangle hold circuit (not shown) t, 11;
'II, i>ifl When looking at the input, it is equal to the number of lines x the number of phases, and it is necessary to provide this number of circuits due to the shift. As a result, these circuits will be proportionally increased due to the input, and the digital relay will be used to perform the 111 operation many times.
It's a big hindrance for someone a little higher than that.
本発明は上記問題点を解決することを目的としてなされ
たものであり、電気所内の布設クープル川スペースf:
減少すると共に、多14&、の自’r幌父(L9i内1
気)Aoを入力する保護装置の入力回路を小形化したデ
ィツタル保πI体亀装fj=+°を提供することを目的
としている。The present invention was made with the aim of solving the above-mentioned problems.
As the number decreases, the number of self-propagating fathers (1 in L9i) increases.
(ii) It is an object of the present invention to provide a digital protection device fj=+° in which the input circuit of a protection device that inputs Ao is miniaturized.
〔発明の(1?[’ll八
木始明で廻各送丸線から褐1の装置1・1.−\取1へ
ん1゛とシ、ウノ、kの′山、気(i、をアナログ/デ
ィジタル久1)’L1.、仁の変換されたディジタルデ
ータをディノタル伝送によって42の装置へ伝送するこ
とにより、入力回路の小形化及び配線の省略を図ろうと
するものである。[Invention of (1?['ll Yagi Shimei from each round sending line to brown 1 device 1 1.-\take 1 1゛ and shi, uno, k'yama, ki (i, analog /Digital Ku1) 'L1., Jin's converted digital data is transmitted to 42 devices by dinotal transmission, thereby attempting to downsize the input circuit and omit wiring.
以下図面を移牒して実施例を説明する。第2図は本発明
によるディジタル保護継電装置の一実施例構成図であシ
、系統構成を4回線としたものでつる。Examples will be described below with reference to the drawings. FIG. 2 is a block diagram of one embodiment of the digital protective relay device according to the present invention, and the system configuration is four circuits.
謁2図において、Lは第1図の1Jに対応した弔2の装
置であって、送電線21〜240後備保祿を行なう。2
11及び212は第1図の天に対応した第1の装置であ
って、送電線21と22及び23と24との各生保禮用
演算をCPU 15 Bにて行なう。なお、第lの装置
211 +21*及び第2の装置りの保映方式は弔1図
と同じである。In FIG. 2, L is a device 2 corresponding to 1J in FIG. 1, which performs maintenance after power transmission lines 21 to 240. 2
Reference numerals 11 and 212 are first devices corresponding to the top in FIG. 1, and the CPU 15B performs life insurance calculations for the power transmission lines 21 and 22, and 23 and 24. Note that the projection methods of the first device 211+21* and the second device are the same as in the first picture.
第1め装置21.の構成において第1図の第1の装置1
1〜1nとの相違は、第1のパラレル/シリアル変換回
路(以下P/8回路と言う)22A2−1< 1 ノP
/S回路22Aは、=gi+lJ 1141回路10
(1から出力される7寸込信号S12、クロック信号5
131及び切換1d号810を入力とし、書込1ぎ号8
12の入力時の切換信号SIOを保時し、・eラレル信
号である前記切1ち111号sloをクロック信号s1
3□に同期してシリアル18号に変換し、J 2 (7
)・・25[7字−9に対して出力514A+を出力す
る。・1ル2のI’/S回1it+ir 22 Bは、
lII込侶号812、クロック111号S13.及びデ
ータ信−号811を入力とじ、−1゛込信812の入力
時のデータ信号s11を1呆]、テし、クロック信号5
131に同期してパラレル1汀号で[F]るデータは>
j 811をシリアル1R号に凭1角し42のy÷1(
t」に対しC出力814Blを出力する。First device 21. In the configuration of the first device 1 of FIG.
The difference from 1 to 1n is that the first parallel/serial conversion circuit (hereinafter referred to as P/8 circuit) 22A2-1<1 NoP
/S circuit 22A is = gi + lJ 1141 circuit 10
(7 cutout signal S12 output from 1, clock signal 5
131 and switching 1d No. 810 as input, writing No. 1 d No. 8
The switching signal SIO at the time of input of 12 is kept as a clock signal,
Convert to serial number 18 in synchronization with 3□, J 2 (7
)...25 [output 514A+ for character 7 -9.・1 le 2 I'/S times 1it+ir 22 B is
lII Komi No. 812, Clock No. 111 S13. and the data signal 811 are input, the data signal s11 at the time of the input of the -1 input signal 812 is inputted, and the clock signal 5 is input.
The data [F] in parallel 1st issue in synchronization with 131 is>
j 811 to serial No. 1R and 42 y ÷ 1 (
t'', a C output 814Bl is output.
弓lの装置212の1謹成は第1の装置(、21+ と
全く同じであり、5141のP/S回路22A及び42
のP/S回路2213をイ1し、そして回一応誦をして
第2の装置6且に対して出力514A、及び514Bp
’−二二人夫々出力る。したがって第1の装置Jt
21 +及び212からは第2の装置d又Jに対して、
夫々クロック信号5131と出力514AIと出力51
4B1+及びクロック信号5132と出力514A2と
出力814 B2 とを出力する。The configuration of the first device 212 is exactly the same as the first device (21+), and the P/S circuits 22A and 42 of the 5141
The P/S circuit 2213 is turned on, and after reciting once, outputs 514A and 514Bp are sent to the second device 6.
'-Output for each person. Therefore, the first device Jt
21 + and 212 to the second device d or J,
Clock signal 5131, output 514AI and output 51, respectively
4B1+, a clock signal 5132, an output 514A2, and an output 814B2.
また、第2の装置−4」−の構成において第1図に示さ
れる第2の装置−L」−と異なる点は、補助変成器10
、A/Dll及び制御回路12がなく、以下に述べる回
路が追加されたことである。Furthermore, the configuration of the second device -4"- is different from the second device -L"- shown in FIG.
, A/Dll and control circuit 12 are not provided, and the circuit described below is added.
即ち、第1のシリアル/ノクラレル変換回路(以下S/
P回路とaう) 23 A、は、クロック信号5131
を反転回路241によシ反転した出力515tと出力5
14A、とを入力とし、クロック信号5151に同Jυ
jして出力S 14 A1 f:ijラレル信号に変換
した出力516A、を出力する。同4’>’Aに、第2
のS/P回路23Blは、前記出力S15!と出力S
l 4 Blとを入力として出力816 B、を出力す
る。又カウンタ251は前記出力8151を入力として
そのパルス叡をカウントし、これが所定値になるとr=
i・込信号5171をCPU 15 Cに対して出力す
る。CPU 15 Cは送′屯、)偵21と22及び珍
蔵5の1圧、電泥データを同時サンプリングすることに
よ多出力816 Bl として入力し、前記出力816
B1として順次シリアルに入力する電気量の種類を、出
力S 16 At−1から識別して取込む。更に臀込信
号817.を入力することにより出力S L G B1
と出力516A1がAラレルイ8号として入力6丁能
であるか否かを判定する。That is, the first serial/nocrarel conversion circuit (hereinafter referred to as S/
23 A is the clock signal 5131
Output 515t and output 5 which are inverted by the inverting circuit 241
14A, and input the same Jυ to the clock signal 5151.
j and the output S 14 A1 f: ij outputs an output 516A converted into a parallel signal. Same as 4'>'A, 2nd
The S/P circuit 23Bl outputs the output S15! and output S
l 4 Bl as an input and outputs an output 816 B. Further, the counter 251 inputs the output 8151 and counts its pulses, and when this reaches a predetermined value, r=
An i.include signal 5171 is output to the CPU 15C. The CPU 15C simultaneously samples the 1st pressure and electromagnetic data of the senders 21 and 22 and the Chinzo 5 and inputs it as a multi-output 816 Bl.
The type of electrical quantity input serially as B1 is identified from the output S 16 At-1 and taken in. Furthermore, the glutton signal 817. By inputting the output S L G B1
Then, it is determined whether the output 516A1 is the input 6-pin function as the A-rare Louis No. 8.
ji’43 +2) S / P 回路23A2及び第
4 のS/P回Pi’t 23+120コ、夫々出力5
14A2及び出力S 14 Bsとクロック信号513
2を反転回路242によシ反転し、た出力5152と−
に人力t/ 、出力516Az及び出力516rhを出
力する。また、カウンタ回路259);を出力5152
を入力して計込信号5172を出力する。ぞしてCPU
15 Cは、送電#23と24及びP)迫り5の15
、圧、’fl:j:流データの量データプリングし、た
データについて、出力S 16 A2 を出力816
R2及び出力5172を入力することにより得ることが
できる。ji'43 +2) S/P circuit 23A2 and fourth S/P circuit Pi't 23+120, each output 5
14A2 and output S14Bs and clock signal 513
2 is inverted by the inverting circuit 242, and the resulting output 5152 and -
It outputs human power t/, an output of 516Az, and an output of 516rh. In addition, the counter circuit 259); is output 5152
is input and a calculation signal 5172 is output. From the CPU
15 C is power transmission #23 and 24 and P) approaching 5-15
, pressure, 'fl:j: Quantity of flow data For the data pulled, output S 16 A2 816
It can be obtained by inputting R2 and output 5172.
21纒3図は動作説明のだめのタイムチャートである。Figure 21 is a time chart for explaining the operation.
なお、”tL 31%lは第1の装置fu 211から
lap、 2 (7)装置6旦に転送されるデータに関
する応p+#を示したものでめる。第3図において、一
定周期Toで兄生するサンブリング1d号S9は時刻t
oで出力され、同時に8:’; 1 倉口の電気量を選
択するための切換信号810が出力される。そして、時
M t 。In addition, "tL 31%l" indicates the response p+# regarding the data transferred from the first device fu 211 to lap, 2 (7) device 6. In Fig. 3, at a constant period To The older Sambring 1d S9 is at time t.
At the same time, a switching signal 810 for selecting the quantity of electricity of 8:'; 1 Kuraguchi is output. and time M t .
から第1萱目の′電気量に関しアナログ/ディジタル変
換が行なわれて、A/Dllにおける変換遅れ時1¥1
jTlfflの時刻tlにてデータ信号811は確立す
る。ここで−ト込信号812は前記したアナログ/ディ
ジタル変換による遅れ時間TIを見込み、時刻11 よ
シ遅れた時刻t2からノやルス幅T2の16号として出
力される。そして、との書込(g+j312により第1
のP/8回路22A及び第2のp/s回路22Bは、夫
々切換信号810及びデータ1d号811を保持する。Analog/digital conversion is performed on the first electric quantity, and when there is a conversion delay in A/Dll,
The data signal 811 is established at time tl of jTlffl. Here, the minus signal 812 is output as No. 16 with a pulse width T2 from time t2 delayed by time 11, taking into account the delay time TI due to the analog/digital conversion described above. Then, write (g+j312 causes the first
The P/8 circuit 22A and the second p/s circuit 22B hold a switching signal 810 and a data 1d number 811, respectively.
更に、制御回路]、 OOは時刻t3からクロック信号
813.の出力を開始する。このクロック信号$131
は、周1’3 T 4で出力され、そのパルス数は少な
くともデータ13−弓Sllと切換18号810とのピ
ッ)Mの多い方と静しいかもしくはそれ以上である。Furthermore, the control circuit], OO receives the clock signal 813. from time t3. Start outputting. This clock signal $131
is output at 1'3 T 4, and the number of pulses is at least as quiet as or more than the larger of data 13-bow Sll and switching 18 810 (pi)M.
そして、第1のP/S回路22A及び第2のP/S回路
22Bは前記したクロック信号5131を入力すること
により、このクロック信号5131の立上りに回期して
、データ信号S11及び切p%信号S10の全ビットを
ノ(ラレル信号からシリアル信号に変換する。したがっ
て、・時刻も3〜t4の間では、出力814A1及び出
力814 Blには、夫々(す14倍号810及びデー
タ信号811の嘱111f目のビット(一般には最下位
ビット)がデータとして出力される。そして、次の[時
刻t4〜t5の間では、同様にa!2番目のビット(最
°丁位より2 Tl¥目のビット)が出力される。なお
、レリ換’IM’M S I O及びデータ信号Sll
について、データビット長以上のクロック信号5131
に対する出力S l 4 At及び出力814 Blは
無意味であるが、とのl、TI(、,1・eは区述する
。なお、第1及び第2のP / 8 llJ回路22A
。Then, the first P/S circuit 22A and the second P/S circuit 22B receive the above-mentioned clock signal 5131, and in response to the rising edge of this clock signal 5131, the data signal S11 and the cut p% signal are input. All bits of S10 are converted from parallel signals to serial signals. Therefore, between time 3 and t4, the output 814A1 and the output 814Bl have the same number of signals as the 14 times signal 810 and the data signal 811, respectively. The 111fth bit (generally the least significant bit) is output as data.Then, between the next time t4 and t5, the a!2nd bit (2 Tl\th bit from the most bit) is output.In addition, the relay conversion 'IM' M S I O and data signal Sll
, the clock signal 5131 is longer than or equal to the data bit length.
The output S l 4 At and the output 814 Bl are meaningless, but l, TI(,, 1・e) are distinguished. Note that the first and second P/8 llJ circuits 22A
.
22BにおけるA?ラレル/7リアル変換tま、時刻t
9にて仄の電気屋に対する引込信号812が出力される
までに完了する。A in 22B? Larel/7 real conversion t, time t
The process is completed until the pull-in signal 812 to the other electrician is output at step 9.
一力、変換されたシリアルデータの出力514Al及び
出力514Hxtよ、クロック信号S 131 ’a’
反転しlC出力8151の立上シでラッチされ、出力5
151の立上り毎に各ビットが11v(次、出力516
Al/l’4び出力816 B1として出力される。そ
して、時刻t8における出力8151の立上9により、
切換信号S10に号しい出力S 16 Atとデータ信
号811に等しい出力816 B、が碍られる。そして
出力5151はカウンタ回路251に入力されて所足パ
ルス数までカウントされ、これが所定数になる時刻t7
においてCPU 15 Cは、「O」となる出力817
1を入力して出力516A1と出力S 16 B、が確
立したことを知る。CPU 15 Cは出力516A1
及び出力816 Blの各入力のうち、iW報として必
要なビット数を予め知ることができるだめ、不要なビッ
トは無視した処理を行なう。また出力8171は時刻1
?において「0」となり、次の眠気狙に対する出力81
5.の最初の立上り(時刻tlO’)までこの状態を継
続する。One input, the converted serial data output 514Al and the output 514Hxt, the clock signal S 131 'a'
It is inverted and latched at the rising edge of IC output 8151, and output 5
At each rising edge of 151, each bit is 11v (then output 516
Al/l'4 and output 816 are output as B1. Then, due to the rise 9 of the output 8151 at time t8,
An output S 16 At equal to the switching signal S10 and an output 816 B equal to the data signal 811 are applied. The output 5151 is then input to the counter circuit 251 and counted up to the required number of pulses, and at time t7 when this reaches a predetermined number.
In this case, the CPU 15 C outputs an output 817 which becomes "O".
1, it is known that the output 516A1 and the output S 16 B have been established. CPU 15 C has output 516A1
Since it is possible to know in advance the number of bits required for the iW information among the inputs of the output 816 and the output 816 Bl, unnecessary bits are ignored. Also, output 8171 is time 1
? becomes "0", and the output 81 for the next drowsiness aim
5. This state continues until the first rise of (time tlO').
そして、次の電気量に対しても前記したことと全く同様
なりj)J作が行なわれる。即ち、時刻t6から時間T
s?ia過後の時刻t6において、切換1d号810が
次の電気量を選択するように切戻る。次いで時刻1.に
おいてA/Dllの出力であるデータ信号Sllが確立
し、その後の時刻t9にて一1込信号812が出力され
る。以下P/S変」算及びS/P変換については第1の
電気屋の場合と14=leである。このようにして、全
リレー人力に対するlリーンプリングデータが出2の装
置20に転送され、11(刻111にて次のサンプリン
グ16号S9が出力され−C1以後これらを繰返す。Then, for the next quantity of electricity, the operation J) is performed in exactly the same manner as described above. That is, from time t6 to time T
S? At time t6 after ia has elapsed, the switching number 1d 810 is switched back to select the next amount of electricity. Then time 1. The data signal Sll, which is the output of the A/Dll, is established at a time t9, and the 11-inclusive signal 812 is output at a subsequent time t9. Below, regarding the P/S conversion and S/P conversion, 14=le is the same as in the case of the first electrician. In this way, the l lean pulling data for all the relays are transferred to the output 2 device 20, and the next sampling No. 16 S9 is output at time 111 (time 111), and these steps are repeated after -C1.
なお、シリアルデータである出力814A1及び出力8
14 Blの1ビツトの時間幅(伝送スピード)は、サ
ンプリング周期1.66 ms (50Hz糸系統60
0IIy、サンプリング)、′咀気景赦を1Okt1デ
ータのビット長を12ビツトとすると、l慧のアナログ
/ディジタル変換に占める時間(切換信号S10の保持
時間’ra)は100μ8以上とることがでへる。こめ
時間T6内に12ビツトのシリフルず7\送を行なうた
め、1ビツトの時間T4は5ftn以上とすることがC
き、充分実用的な伝送スビー奮゛となる。また、夷1の
装置211においてはCPU 15Bが時刻t!にてデ
ータを入力するのに対して、出2の装置ん」で壷よ時刻
t7にてCPU 15 C店プ゛−タを入力することに
なるが、この遅れは、たがだか時1iliJT5(上記
例では100μ8)であって、実用上問題はない。In addition, output 814A1 and output 8 which are serial data
14 The time width (transmission speed) of 1 bit of Bl is a sampling period of 1.66 ms (50 Hz thread system 60
If the bit length of the data is 12 bits, the time occupied by the analog/digital conversion (holding time 'ra of the switching signal S10) can take more than 100 μ8. Ru. Since 12 bits of serial data are transferred within the transfer time T6, it is recommended that the 1 bit time T4 be 5ftn or more.
This results in a sufficiently practical transmission speed. In addition, in the device 211 of Ii 1, the CPU 15B is activated at time t! In contrast to inputting data with the device in Output 2, input is made into the CPU 15C store port at time t7, but this delay is only due to the time 1iliJT5 ( In the above example, it is 100 μ8), which poses no practical problem.
第4図はCPU 15 Cの演算処理を説明するフロー
チャートである。なお、第4図は1サンプリング分のデ
ータ処理を示している。FIG. 4 is a flowchart illustrating the arithmetic processing of the CPU 15C. Note that FIG. 4 shows data processing for one sampling.
先ず、ステップ41においては出lの装置211から出
力516A□と816 B1が読出し可能であるか否か
を判定するために出力5171の上熱を判定する。この
判定の結果「有」の時はステップ42へ移シ、また「無
」のIQはステップ43へ移る。ステラ7’42では′
低圧または′電流データである出力816 B、を切換
信号516Alの内容からその種類を判定して所定の個
所に記憶する。ステップ43゜44は第1の装置又ユ」
からのデータを入力するための処理でりシ、前記したス
テ、ノ41及び42の処理と全く同様である。即ち、ス
テップ43に2いては出力5172の有無を判定し、陶
の時はステラf44へ移シ、また「無」の時はステップ
45へ移る。なお、ステ、ノ44は出力316 B11
を出力516A2にしたがって記憶し、ステップ45は
第1の装置グ、211及びLムからの全電気量のデータ
の取込みが終了したか百かを判定し、終了していない時
はステップ41ヘノ4シ、終了している時は次のステッ
プ46へ移る。この判定方法は、例えば出力516A、
及び出力5I6A2が既知の変化をすることから、最終
の各面になったか占かを判定する方法を用いることがで
へる。First, in step 41, the temperature of the output 5171 is determined to determine whether the outputs 516A□ and 816B1 can be read from the output device 211. If the result of this determination is "Yes", the process moves to step 42, and if the IQ is "absent", the process moves to step 43. In Stella 7'42'
The type of the output 816B, which is low voltage or current data, is determined from the content of the switching signal 516Al and stored in a predetermined location. Steps 43 and 44 are the first device or unit.
The process for inputting the data from 2 is exactly the same as the process in steps 41 and 42 described above. That is, in step 43, the presence or absence of the output 5172 is determined, and if it is present, the process moves to Stella f44, and if it is "absent", the process moves to step 45. In addition, Ste, No. 44 has an output of 316 B11
is stored in accordance with the output 516A2, and step 45 determines whether the data of the total amount of electricity from the first device G, 211, and L has been completely taken in. If not, step 41 and step 4 are performed. If the process has ended, the process moves to the next step 46. For example, this determination method is based on the output 516A,
Since the output 5I6A2 undergoes a known change, it is possible to use a method of determining whether each side has reached the final level or not.
ステップ46は」IV、込まれた今回のサンプリングブ
゛−りを用いた保護演算処理であり、このステップが終
了すると、lす/fリング分のデータ:XσL 1−1
1 iJ完了する。Step 46 is a protection calculation process using the current sampling block that has been inserted, and when this step is completed, data for l/f rings: XσL 1-1
1 iJ completed.
LI’y 5図は本発ツJによるディジタル保1八ft
’t、山、tも置の他の芙施同であって、第2図の后成
における第1の装置り巨についてのみ示す、なお−1も
1の裟1121g も全く回じ4tV′成となるため+
g+示していない。またr(’; 2の装置^:主」は
化2図と全く同じ隔成である。LI'y Figure 5 is a 18 ft.
't, mountain, and t are also the same, and are shown only for the first device in the latter part of Figure 2. Note that -1 and 1121g are completely turned 4tV'. Because +
g+ Not shown. Also, r('; device ^: main of 2) has exactly the same separation as in Figure 2.
本実施例では第1の装置と第2の装置2)、とが共用す
る入力回路を2重化し、データ信号不良にょる主保護と
後備保護との共倒れを防止しようとするものである。In this embodiment, the input circuit shared by the first device and the second device 2) is duplicated to prevent the main protection and backup protection from failing together due to data signal failure.
第5図において、第1の装置26は補助変成器10及び
A/D回路11が夫々2重化され、各A/D11から出
力されるデータ信号5IIAI 5IIBはCPU 1
5 Aに入力すると共に、選択回路(以下MUXと言う
)27に入力される。そしてCPUI 5 Aは各デー
タ信号5IIAと5IIBとを入力し、これらが正しく
出力されているか、即ち、補助液成器10とA/DI
1とが正常であるか否かを判定する。In FIG. 5, in the first device 26, the auxiliary transformer 10 and the A/D circuit 11 are duplicated, and data signals 5IIAI and 5IIB output from each A/D 11 are sent to the CPU 1.
5 A and is also input to a selection circuit (hereinafter referred to as MUX) 27. Then, the CPU 5A inputs each data signal 5IIA and 5IIB, and checks whether these are output correctly, that is, whether the auxiliary liquid generator 10 and the A/DI
1 is normal.
この判定にはいくつかの方法が公知であるが、例えば3
相の各摺電気量から零相′電気量ケ算出し、この値が常
時は小さいことから、一定値以上になること(事故発生
時)が所定時+iJ内でおることを監視する方法、及び
この値と系統の零相′ia気量とを比較して同じである
ことを監視する方法、所定の電圧111をアナログ/デ
ィジタル&−1’Aしてこの値をチェックすることによ
シ、A/D変挨変換監視する方法、自動点検時に既知の
入力に対する出力5IIA、5IIBの大きさを監視す
る方法前がある。Several methods are known for this determination, for example 3
A method of calculating the zero phase' electrical quantity from the sliding electrical quantity of each phase, and monitoring that since this value is always small, it exceeds a certain value (at the time of an accident) and is within +iJ at a predetermined time, and A method of comparing this value and the zero-phase 'ia air volume of the system and monitoring that they are the same, by checking this value by applying a predetermined voltage 111 to analog/digital &-1'A, There is a method for monitoring A/D conversion, and a method for monitoring the magnitude of outputs 5IIA and 5IIB with respect to known inputs during automatic inspection.
この判定の結果、常時1吏用するデークI?f号5II
Aが不良と判定したとき、CPU 15 AはMLJX
27に対して切換指令818を出力すると共に、CP
IT15Aは他のデータ信号811 Bを使用し71.
1星1.・I濱G!2:を行なう。即ぢ、MUX 27
はデータIn Tri :; ] J、 A及びS 1
113と切換4h令818とを夫々人力l72、リド・
1指令81 B ’:大入力ない限シ、出力Siqとし
て出力5IIAを、また、切換指令S、1.8を入力す
ると、他の出力S ]、 I Bを出力する。イアし″
で、出力S19 &:]、fIL 2のr/s回1i’
:i 22 Bに入力す”oli14の+1°Y成は弔
2図の第1の製16−礼」」2に回じでJ)ろ。As a result of this judgment, is Deke I always in use? f-5II
When A is determined to be defective, CPU 15 A is MLJX
At the same time, the switching command 818 is output to the CP 27.
IT15A uses another data signal 811B to send 71.
1 star 1.・I Hama G! 2: Do. Immediately, MUX 27
is data In Tri:; ] J, A and S 1
113 and switching 4-hour order 818 by human power 172 and lido, respectively.
1 command 81 B': As long as there is no large input, output 5IIA is output as output Siq, and when switching command S, 1.8 is input, other outputs S] and IB are output. I’m tired”
Then, the output S19 &:], fIL 2 r/s times 1i'
:i 22 Input in B "Oli 14's +1° Y configuration is the first production 16-rei of Funeral 2 figure"" 2 and turn J).
上記しl′c央h)a例ではMUX 27に上るデータ
イ11号の一ノ換後、P/S回路22Bに入力する梠成
としたが、先ずP/S回路を2組もうけで、+?iJ記
谷p/s回路には夫々データ出力511A+511B
k・直接入力し、前記P/S回路の出力をMUXに入力
−Jるこノー・によ#)切換信号にて切換える1、゛チ
成としてもよい。In the above example l'coh)a, after replacing the data number 11 that goes up to MUX 27, it is input to the P/S circuit 22B, but first, two sets of P/S circuits are created, and + ? Data output 511A + 511B for iJ Kiriya p/s circuit respectively
It is also possible to input the P/S circuit directly and switch the output of the P/S circuit to the MUX using a switching signal.
この(n成であれば、P/s回路捷で2月j、化されて
、より信j唄性を高めることができる。 1更に、制御
回路100も2前化しでA/r月1の制御を独立に行な
えば、より高信頼度のF+’を成とすることが可能であ
る。If this is the case, the P/s circuit can be changed to 2 months, and the reliability can be further improved. If control is performed independently, it is possible to achieve a more reliable F+'.
第6図は本発明によるディジタル保護継電装置j¥、’
の他の実施例である。Figure 6 shows a digital protective relay device according to the present invention.
This is another example.
本実施例では2重化された入力回路からのデータイ、4
号を個々の伝送手段をヅVして夫々後17ii1保筒用
の第2の装置へ伝送し、第2の装置内におる演算手段に
よって伝送されてきたデータ信号の良否を+IJgする
ことにより、生保ム用の第1の装置と1t5’Ina保
−用の第2の装置aとの共倒れケ防止しようとするもの
である。In this embodiment, data input from the duplicated input circuit, 4
By transmitting the data signal through each transmission means to a second device for storing cylinders, and increasing the quality of the transmitted data signal by the arithmetic means in the second device, This is intended to prevent the first device for life insurance and the second device a for 1t5'Ina insurance from collapsing together.
第6図において、第1の装置代且」ユはイ11+助鼓成
?、′、!F10及びA/Dllが共に2虜化され、A
/D11の出力でりるデータ信号S 11 A s S
11 BはCPU15Dに入力すると共に、夫々粥2
のP/S回路22B及び第3のP/s回路22Cに人力
される。In Figure 6, the first device charge and "Y" is I11 + assistant drum formation? ,′,! Both F10 and A/Dll are captured and A
/D11 output data signal S 11 A s S
11 B is input to the CPU 15D, and the porridge 2
The P/S circuit 22B and the third P/S circuit 22C are manually operated.
ナオ、CPU 15 Dは前記第5図ノCPU 15
Aと同体に、データイi′号5IIA及び5IIBの良
否を判定して生保衾演算に使用する。また、硝t3のP
/’S回路22 Cは入力されたデータ信号をシリアル
データに変換して出力S 14 c、を出力し、このl
lj 4:ii’4方法は第2のP/S回路22Bと全
く同じである。hllの装置fi、又Jユに関する他の
構成は第2 Mに示される第1の装置ム、(↓に同じで
あシ、またr(シ、Jの装置へ2I32は第1の装置2
81と全く同じで十・ろ。そしてデータ信号を転送する
だめに2 、tII山し〕こ出力814 B2と出力S
]、4C2、切挨信−号欠転送するための出力S l
4 A2 、クロック信号513a+、jl、いずれも
第2の装置b:且に出力するよう構成され、4つ’4’
72の’;<4 J’(f、 9において、4−d 5
(Z) s/ P回路2、うC1及び鳴6のS/P回
路23c2は、夫々出力S l 4 c、及び出力81
4C2と出力515I及び出力5152とを入力してシ
リアル/パラl、/ルj楔J、l(1,、出力S 16
Cl及び出力516C2をCPU l 5 、+vに
X・]シで出力するうこの変換はl;B 1−21%
4の3 / P l”回路23AI +23Bt ?2
3A2 v23B2に全く同じである。Nao, CPU 15 D is the CPU 15 in Figure 5 above.
Along with A, the quality of data i' 5IIA and 5IIB is determined and used for life insurance calculations. In addition, P of nitrate t3
/'S circuit 22C converts the input data signal into serial data and outputs an output S14c, and this l
The lj 4:ii'4 method is exactly the same as the second P/S circuit 22B. The other configurations regarding the device fi in hll and the device in J are the same as in the first device shown in 2M, (↓, and the device in r(shi, J).
Exactly the same as 81, 10. And in order to transfer the data signal, the output 814 B2 and the output S
], 4C2, Output S l for transmitting cutoff signal loss
4 A2, clock signals 513a+, jl, both of which are configured to output to the second device b: four '4'
72';<4J' (f, in 9, 4-d 5
(Z) The S/P circuit 23c2 of the s/P circuit 2, U C1 and Naki 6 has an output S l 4 c and an output 81, respectively.
4C2, output 515I and output 5152 are input to serial/para l,/le j wedge J, l(1,, output S 16
The conversion that outputs Cl and the output 516C2 to the CPU l 5 and +v with X.] is l; B 1-21%
4 of 3/P l” circuit 23AI +23Bt?2
Exactly the same as 3A2 v23B2.
−CPU15Eμ第1の装rLツユ1からの転送データ
に1処しでは、出力516A4 +516J +5lf
iCt及び8171を入力し、出力5171があるとへ
、出方816 B、と出力816C1とを出力5IGC
1の内容からその電気量の種類を判定し記憶する。そし
て15Eは、常時はこの記憶した一方の出力816 B
。-CPU 15Eμ When processing data transferred from the first device rL unit 1, output 516A4 +516J +5lf
Input iCt and 8171, output 5171, output 816 B, and output 816C1, output 5IGC
The type of electricity amount is determined from the contents of 1 and stored. And 15E is always this stored one output 816B
.
を使用し、15Eによるデータネ良が判定されたときは
他方の出力816C1′f:使用して後備保護演算を行
なう。また、第1の装置282からの転送データに関す
る処理も全く同じでlり ’) 、’r%時は一方の出
力816 B、を・吠用しデータネ艮と−51、しゼさ
れたときは、他方の出力816C2を使用して後備保護
演算を行なう。is used, and when it is determined that the data is good by 15E, the other output 816C1'f: is used to perform back-up protection calculation. In addition, the processing related to the data transferred from the first device 282 is exactly the same. When the output is 816 B, one of the outputs is used. , perform backup protection calculation using the other output 816C2.
上記した実施例によれば第2図の実施例に比して信号伝
送飲が増加するため、回路4!1ケ成及び伝送ケーブル
が増加することになるが、データlij号の入力回路及
び伝送系が2重化されているため、データ信号不良によ
る第1及び第2の装置の共−れを防止できる。更に、2
点化したデータ信号の良否を第1及び第2の装置で夫々
個々に行なう4i4 J祝であるため、前記した共倒れ
の危険性が排幀できる。According to the embodiment described above, the number of signal transmissions increases compared to the embodiment of FIG. 2, so the number of circuits and transmission cables increases, but the input circuit and transmission Since the system is duplicated, it is possible to prevent the first and second devices from collapsing due to data signal failure. Furthermore, 2
Since this is a 4i4J method in which the first and second devices individually check the quality of the converted data signals, the risk of simultaneous failure described above can be eliminated.
側7図は本発明によるディジタル保fJ iW >(1
装置酢の更に他の実施例である。Side 7 shows the digital protection fJ iW >(1
This is yet another embodiment of the device vinegar.
本実施例では生保、義用の41の・装置が系rl′’:
(7) 111、流入力のみに応動し、後fa 1呆i
4用の仁記2・7)八1iカ;電圧、″〔IL流の各入
力に基づいて応、1Di7する1市方式を用いるし%合
が示される。即ち、超高圧系49Cの生保1.・良には
由、流差動継′「住方式や位相比較継+[i、 、15
式、ト、系統の屯141のみに応市りする方式が用いら
ILで」やり、これらの保)置方式に対処しようとする
もので・1・λる。In this embodiment, 41 devices for life insurance and public use are system rl'':
(7) 111, respond only to inflow input, and then fa 1
4 Jinki 2.7) 81i; Voltage, ``[Based on each input of the IL flow, the 1 Di7 method is used and the percentage ratio is shown. In other words, the percentage ratio is shown. .・Yoshiyoshi, ``Flow differential joint'' ``Living method and phase comparison joint + [i, , 15
A method that responds only to the 141 of the formula, g, and system is used in IL, and this is an attempt to deal with these storage methods.
(:A 71>ちlにおいて、i(1の装置3Q1t3
(12から11巳2の装置l」へのデータ信号は’f(
4、流・1i’t y14のみであシ、i+t JE
Iff報は61与2のMLt 31 #C)主1471
rノーログ/ディジタル変換して入力する構成ケ示ず
。(:A 71>chil, i(1 device 3Q1t3
The data signal from (12 to 11 Mi2 device l) is 'f(
4. Flow・1i't y14 only, i+t JE
If report is 61 to 2 MLt 31 #C) Lord 1471
No configuration is shown for inputting data after no log/digital conversion.
そしてl、Iも1の装置α3()lは送tl、イが21
及び22からの電流入力のみを入力し、CPU]、5F
に′l?いてrtII記屯かt入力のみに応動する生保
内済n: lA:t7ない、サンブリング信号891を
雨2の装置μt、 34 ”−出力する。他の11り成
は串2図におけるbtlの装置・ししbに同じであり、
サンブリング信号891の1F用もサンブリング信号S
9に同じでおる。第1の装置N。And l, I are also 1's device α3()l is sending tl, i is 21
Input only the current input from 22 and 22, CPU], 5F
ni'l? If the life insurance system responds only to the rtII record or t input, the sampling signal 891 is output from the device μt, 34 ”-output of the sampling signal 891. The device is the same as Shishi b,
Sampling signal S for 1F of sampling signal 891
Same as 9. First device N.
j301に関しても同様でめって、送7tn応23及び
24からの電流入力のみを入力し、サンプリング信号S
92を第2の装置l」に出力する。Similarly, for j301, only the current input from the sending 7tn responses 23 and 24 is input, and the sampling signal S
92 to the second device l''.
第2の装置lユにおいて、各補助変成器10A。In the second device, each auxiliary transformer 10A.
10Bは夫々計器用変圧器6から出力される電圧を入力
し、適当な信号レベルに変換してA/D IIA及びI
IBに出力する。同期回路32Aはサンプリング信号8
9.を入力し、サンプリング信号S9゜を入力したとき
、これに同期して多相の賦圧入力を順次A/D変換する
だめの切換信号5IOAをA/D11A及びCPU 1
5 Gに出力する。全く同様に、同期回1lII’t
32 Bはサンプリング信号892を入力し、切換信号
5IOBをA/DI I B及びCPU 15 Gに出
力する。A/Di I Aは補助変成器10Aの出力、
サンプリング信号89.及び切換信号5IOAを入力し
、第1の装置30.のA/Dllと同一応動によシデー
タ信号5illをCPUI 5 Gに出力する。同様に
してA/DI I Bは補助変成器10Bの出力、サン
プリング48号892及びジノ換個号5IOBを入力し
てデータ信号5112をCPU 15 Gに出力する。10B inputs the voltage output from the instrument transformer 6, converts it to an appropriate signal level, and outputs it to the A/D IIA and I.
Output to IB. The synchronous circuit 32A receives the sampling signal 8
9. is input, and when the sampling signal S9° is input, in synchronization with this, the switching signal 5IOA for sequential A/D conversion of the multiphase pressure input is sent to the A/D 11A and CPU 1.
Output to 5G. In exactly the same way, synchronous times 1lII't
32B inputs the sampling signal 892 and outputs the switching signal 5IOB to the A/DI IB and CPU 15G. A/Di I A is the output of the auxiliary transformer 10A,
Sampling signal 89. and switching signal 5IOA, and the first device 30. It outputs the data signal 5ill to the CPUI 5G in the same response as the A/Dll. Similarly, the A/DI IB inputs the output of the auxiliary transformer 10B, the sampling number 48 892, and the Gino conversion number 5IOB, and outputs a data signal 5112 to the CPU 15G.
−その他の構成は第2図に同じである。-Other configurations are the same as in FIG.
要するにCPU 15 Gは送’Kt ?l 2 l及
び2zの系統′I、:流情報全情報S 16 Blと出
力516Atとから入力し、系統戒圧情報を切換イ菖号
5IOAとデータ信号S11.とから入力する。そして
、この市川、電流の各情報は、共に同期してサンプリン
グか行なわれるので、電圧と電流との位相が間;Cqと
なるIFIJえげ距離リレーの如き保護演算にも適用で
きる。In short, CPU 15G is 15G? System 'I' of l 2 l and 2z: Inputs flow information from all information S 16 Bl and output 516 At, and switches system pressure information to A 5IOA and data signal S11. Enter from . Since each of the Ichikawa and current information is sampled in synchronization with each other, it can also be applied to protection calculations such as IFIJ edge distance relays where the phase of voltage and current is between Cq.
同様にして送電線23及び24の系統屯υ1いrr・C
艮に関しても、出力816 B2及び出力516A2と
から入力する市川に同期した電圧情報を、切jib I
M号S ]、 OBとデータ信−号5112とから入力
する。In the same way, the power transmission lines 23 and 24 have grid lines υ1rr・C
As for Tsurugi, the voltage information synchronized with Ichikawa input from output 816 B2 and output 516 A2 is cut off.
M number S], OB and data signal 5112 are input.
カお、本人流側において、第1の装置1′¥−支」」、
。Okay, on the person's side, the first device 1'\--"
.
30g と、第2の装置A」とは同一クロック信号89
1及び89gを用いて副装置のサンプリングを同時に行
なうようにしているが、りaツクイn号S 91及びS
9鵞の伝送遅れが問題になるような、Q68°には、t
−l51の装置[肋及び旦!におりるA/DI 1のサ
ンプリング時刻を伝送の−Aれたけ醋償する構成とすれ
ばよい。30g and the second device A' have the same clock signal 89
1 and 89g are used to sample the sub-devices at the same time;
At Q68°, where the transmission delay of 90 degrees becomes a problem,
-l51 device [rib and tan! The configuration may be such that the sampling time of A/DI 1 that falls on -A of the transmission is compensated for by the amount of -A of the transmission.
上記各実施例では第1の装置から第2の装置へのデータ
の伝送において、データ信号、切換信号及びクロック信
号の計3本の信号を伝送する方式で説明したが、これに
限定されるものでなく、例えば特公昭56−35039
号公報で開示されているサイクリックディジタル情報伝
送方式を採用することも可能である。In each of the above embodiments, a method has been described in which a total of three signals, a data signal, a switching signal, and a clock signal, are transmitted in data transmission from the first device to the second device, but the method is not limited to this. For example, Special Publication No. 56-35039
It is also possible to adopt the cyclic digital information transmission method disclosed in the publication.
なお、サイクリックディジタル情報伝送方式のディノタ
ル形保囮継電装置への適用については、例えば「昭和5
2年i4気学会東京大会、東京支部大会−文集A95.
自動同期式PCM赴電装は」で1呪に開示されているが
、この開示技術では、送flj +l’Aの両端のd流
情報を伝送し合うための伝送手段(PCM伝送)から規
定される条件により上述の畝送方式を採用している。Regarding the application of the cyclic digital information transmission method to the Dinotal type protection relay device, for example,
2nd Year i4 Ki Society Tokyo Conference, Tokyo Branch Conference - Collection A95.
The automatic synchronization type PCM transfer equipment is disclosed in ``1'', but in this disclosed technology, it is defined from the transmission means (PCM transmission) for mutually transmitting the d flow information at both ends of the sending flj +l'A. Depending on the conditions, the above-mentioned ridge feeding method is adopted.
躬8図は本発明によるディジタル保設継亀装置の更に他
の実施例であり、サイクリックディジタル情報伝送方式
を適用した場合について示す。FIG. 8 shows still another embodiment of the digital storage/retrieval device according to the present invention, in which a cyclic digital information transmission method is applied.
第8図において、第1の装置33Mから第2の装置11
へのデータの転送はノ4シレル/シリアルrUIJ御回
路(以下pscと称す)35′f、用いて行なう。In FIG. 8, from the first device 33M to the second device 11
Transfer of data to is performed using a serial/serial rUIJ control circuit (hereinafter referred to as psc) 35'f.
PSC35はA/Dllからのデータ46号811と割
付11回路100からのランプリング(Fi号S9と含
−人力し、毎サンブリング毎に第9図にて一例を示すフ
レーム構成の伝送フォーマットにC1シリアルデータの
出力5201を出力する。この出力82(1,はアレー
ン、の先す11を示すnビットの同期ビットと、mビッ
トのP個の屯気潰を示す情報ビットと、nビットの検定
符号ビットとからなり、1青報ビツトにおける系統′威
気尾、の並びは一定であり、検定符号ピッ)1ま、例え
ばCRC検定符号が用い1りれる。The PSC 35 manually transmits the data No. 46 811 from the A/Dll and the ramp ring (including the Fi No. S9) from the allocated 11 circuit 100, and converts the C1 into the transmission format of the frame structure shown in FIG. 9 for each sampling. A serial data output 5201 is output.This output 82 (1, is an arene, n bits of synchronization bits indicating 11, m bits of information bits indicating P ton-depressions, and n bits of verification) The system consists of a code bit, and the order of the system 'IQ' in one blueprint bit is constant, and a test code (P)1, for example, a CRC test code is used.
このフレームは肴サンプリング毎に出力妊れるので、伝
送、1兜度はこの点を考17課シて決ン1されるが、フ
レームの全体ビット長は 143図で説明したシリアル
ビット長とほぼ同じであシ、実用的なスピードとするこ
とは可能である。第1の装置i!’7.33 Hの他の
Jli’l j戊は第2図に示される第1の装置i’i
、 21ユと同じであシ、第1の装置332もl」」−
と回じであって出力5202を出力する。Since this frame can be output every time a snack is sampled, the transmission rate is determined in consideration of this point, but the overall bit length of the frame is almost the same as the serial bit length explained in Figure 143. Yes, it is possible to achieve a practical speed. First device i! '7.33 Another Jli'l j戊 of H is the first device i'i shown in FIG.
, 21 is the same, and the first device 332 is also the same.
and outputs an output 5202.
第2の装置34において、第1のシリアル/メソ2レル
制御回路(以下spcと弥す)とらは出力8201を入
力し、同期ビットを検出してフレームの先頭を検出し、
検定符号ビットと情報ビットから伝送信号の良否を判定
する。この判定結果が良のときは、ビットノクラレルの
系統電気量のデータである出力816 B、と、出力S
16 n、の電気量の極頬を示す出力516A、と、
“臀込伯号8171とをCPU 15 Hへ出力する。In the second device 34, the first serial/meso 2-rel control circuit (hereinafter referred to as spc) receives the output 8201, detects the synchronization bit, detects the beginning of the frame,
The quality of the transmitted signal is determined from the verification code bit and information bit. When this judgment result is good, the output 816 B, which is the data of the amount of grid electricity of Bitno Clarel, and the output S
16n, an output of 516A indicating the extreme quantity of electricity, and
``Output 8171 to the CPU 15H.
また判定結果が不良のときは、アラーム信号5211を
CPU 15 Hへ出力する。第2のSPo 362
も全く同様に出力5202を入力し、出力16A2、出
力16B2、jj゛込イ6号5172及びアラーム信号
5212 f、 CPIJ l 5 I(へ出力する。Moreover, when the determination result is defective, an alarm signal 5211 is output to the CPU 15H. 2nd SPo 362
inputs the output 5202 in exactly the same way, and outputs it to the output 16A2, the output 16B2, the input signal 6 5172, and the alarm signal 5212f, CPIJ l5I (.
そしてCPU 15 I(において、アラーム信−@5
21x、8212を入力しないとき、即ち、伝送データ
が正常なときの処理は、第2図における第2の装置二の
CPU 15 Cでの処理と同じである。アラーム信号
5211 、S21+を入力したときは演算処理を中止
し、アラーム信号S22を出力する。このようにPSC
及びSPCを用いるために、多少俵雑な制御抑を行なう
ことになるが、伝送ケーブルを1本にできる。And in CPU 15 I(, alarm signal -@5
The processing when 21x and 8212 are not input, that is, when the transmitted data is normal, is the same as the processing by the CPU 15C of the second device 2 in FIG. When the alarm signal 5211, S21+ is input, the calculation process is stopped and the alarm signal S22 is output. In this way, PSC
Although the use of SPC and SPC requires somewhat complicated control, the number of transmission cables can be reduced to one.
上記した各実施例では謁1の装置を主保護5!置、第2
の装置を後tIi保護装置とした場合について説明した
が、これに1沢定されるものではなく、例えばじゃ1す
f器不動作対策等の目的で設置される自端後備保護装置
(ローカルバックアップ装置N)を42の装置とし、生
保睦の後備保護装置をh’r 1の装Kfとしてもよい
ことは明らかであシ、第lの装[hぐよ少なくとも系統
電流を入力する装置であればよい。In each of the embodiments described above, the device for audience 1 is the main protection 5! Place, 2nd
Although we have explained the case where the device is used as a back-up protection device, it is not limited to this; for example, it can be used as a backup protection device (local backup It is clear that the device N) may be used as a 42 device, and the backup protection device for life insurance may be a device Kf of h'r 1. Bye.
また、阪保護送i’i尤線について2回線を一括して1
呆護する/ステムイ11成として説明したが、回線−1
5゜位の保護システム構成であってもよいことは勿論で
ある。In addition, two lines for the Hankei Expressway i'i Yu line can be combined into one line.
I explained it as aghast / Stem I 11, but Line-1
Of course, a protection system configuration of about 5 degrees may be used.
以上説明した如く本発明によれば自1i、気所内の多量
の゛電気量をディジタル符号のシリアルデータとして入
力する構成としたので、ディジタル形保訓継電装置a、
の入力回路を小形化できると共に、眠気所内の布設ケー
ブル用スペースを減少することの可能なディジタル保護
継電装置を提供できる。As explained above, according to the present invention, a large amount of electricity in the air is inputted as serial data in digital code, so that the digital insurance relay device a,
It is possible to provide a digital protective relay device that can reduce the size of the input circuit and reduce the space for laying cables in a sleeping area.
第1図は従来のディノタル保護装置511の構成図、第
2図は本発明によるディ・ゾタル保護継電装置の一尖瑚
例構成図、第3図は動作説明のたーめのタイムチャート
、第4図は動作説明のためのフローチャート、第5図は
第lの装置の他の実流側借成図、第6図は本発明による
ディジタル保護継電装置+<5の他の実施例’、I?成
図、第7図は更に他の実施しリ溝成図、FA8図は更に
他の実施例構成図、第9図は躬8図の構成における伝送
データフォーマットの一例図である。
ユ・L巨・−礼ユ2+−46.見阻・見む・まエエ、3
02 、ユ」」、とb・・・生保碩用第1の装置、
19.20,29.立」、lま・・・後備保護装置2の
装置、
21〜2n・・・送電線、3・・・変流器、4.7・・
・ケーブル、 5・・・母線、6・・・変成器、 8・
・・ケーブル端子、9・・・益内ケーブル、
10.1OA、IOB・・・補助変成器、11・・・ア
ナログ/ディジタル変換回路、12 、1 n o・・
・Hi1j御回路、]、 5 、l 5 A t 15
B + 150.3.5 D + 1.51鴫シ。
15 F g 1.5 G + l 5 II ・・・
MJ¥処j’jlj 4”−+t’X、22 A v
22 B + 22 C・・・p/s変1・罵回11″
h123A4 t23J 123c1123A2 +2
31’h 123c2・・・S/P変ia回路、
241.24.・・・反転回路、
251 t25t・・・カウンタ、
27・・・Cノ3択回路、
32A、32B・・・同期回路、
35・・す?ラレル/シリアル制御回路、360,36
2 ・・・シリアル/ノ2ラレル;1rll f”)回
lIL+’;。
特許出願人 東京芝浦電気株式会社
代理人弁理士 石 井 紀 男
鳥1図FIG. 1 is a block diagram of a conventional dinotal protection device 511, FIG. 2 is a block diagram of an example of a dinotal protection relay device according to the present invention, and FIG. 3 is a time chart for explaining the operation. FIG. 4 is a flowchart for explaining the operation, FIG. 5 is a borrowed diagram of another actual flow side of the first device, and FIG. 6 is another embodiment of the digital protective relay device according to the present invention +<5. ,I? FIG. 7 is a diagram showing still another embodiment, FIG. Yu・L huge・−Reiyu 2+−46. Observe, see, maeee, 3
02, ``Yu'''', and b...first device for life insurance, 19.20,29. 21-2n...Power transmission line, 3...Current transformer, 4.7...
・Cable, 5...Bus bar, 6...Transformer, 8.
... Cable terminal, 9... Masuuchi cable, 10.1OA, IOB... Auxiliary transformer, 11... Analog/digital conversion circuit, 12, 1 no...
・Hi1j control circuit, ], 5, l 5 A t 15
B + 150.3.5 D + 1.51 Shi. 15 F g 1.5 G + l 5 II...
MJ\djoj'jlj 4"-+t'X, 22 A v
22 B + 22 C...p/s change 1/abuse 11''
h123A4 t23J 123c1123A2 +2
31'h 123c2...S/P change ia circuit, 241.24. ...Inverting circuit, 251 t25t...Counter, 27...C-3 selection circuit, 32A, 32B...Synchronization circuit, 35...S? parallel/serial control circuit, 360, 36
2...Serial/ノ2Rarel;1rll f") timeslIL+';. Patent applicant: Tokyo Shibaura Electric Co., Ltd. Representative Patent Attorney Nori Ishii Figure 1 of the male bird
Claims (3)
各電力系統についての主保護演算を行なう第1の装置と
後備保護演算を行なう第2の製置とを夫々有するディジ
タル保護継電装置Iりにおいて、第1の装置は複数の入
力電気量をディジタル符号に変換する変換手段と、前記
変換されたディジタルデータを入力して電力系統の主保
護演算を行なう、81の演算手段と、前記変換されたデ
ィジタルデータを後備保護演算のために伝送するa数個
の伝送手段と、各手段に対して制御1西号を与える制御
回路とをそなえると共に、第2の装置は伝送されてくる
ディジタルデータを受信する象めの仮叔個の受1a手段
と、I同御回路からの制御匿号を覚・11コしてパルス
数をカウントすることにより受信されたディジタルデー
タの良否を判定するカウンタと、[)1■記受信された
デ(ジタルデータを入力して電力系統の後備保iΦm界
を行なう第2の演釘1手段とをそなえたことを!r!f
徴とするディジタル1呆−jJ!d +i、装置。(1) A digital protection relay that includes a first device that introduces multiple amounts of electricity from multiple power systems and performs main protection calculations for each power system, and a second device that performs back-up protection calculations. In the device I, the first device includes a conversion means for converting a plurality of input electric quantities into digital codes, and a calculation means 81 for inputting the converted digital data and performing a main protection calculation for the power system; The second device is equipped with a number of transmission means for transmitting the converted digital data for back-up protection calculations, and a control circuit for giving a control signal to each means, and the second device receives the data. The quality of the received digital data is determined by counting the number of pulses by remembering the control code from the quadrature receiver 1a means for receiving digital data and the I control circuit. A counter and a second riveting means for inputting the received digital data and performing backup maintenance of the power system!r!f
Signature digital 1 dumb-jJ! d + i, equipment.
1人して各゛li力系統についての主保護演J?を行な
う、L各1の装置と必1+#t f呆11ζを演算を行
なう出2の漆へ直と俊夫々付するディジタル保護謎JR
装(へにおいじ1.)へ1の装置61はσL敗の人カド
気賛をディジタル13号に、シ、ミ換するための2重−
化された入換手段と、前記入換されたディジタルデータ
を夫々入力して電力系統の生保詮演算を行なうと同時に
ディジタルデ−タの良否判定を行ない不良時に切換11
1号を出力する第1の前二)7手1々と、前記変換され
た各ディジタルデータが入力され切換信号によってy゛
イノタルデータ一方を出力する選択手段と、t+iJ記
・*U (jdされた出力を後IAff保護演算のため
に伝送するi、!j :l攬11・・1の伝送手段と、
各手段に対して1lilj斜1,1弓旬〜える11fl
l (+t11回路とをそなえると共に、圧2の装面゛
は伝送されてくるディジタルデータを受信するだめの、
y;デ戊1固の覚1δ手段と、flilJ御回路からの
制御’ll lsi ”jを受信してパルス数をカウン
トすることにより受信されたディジタルデータの良否判
定するカウンタと、前記受信されたディジタルデータを
入力して電力系統の後備保護演算を行なう縞2の演算手
段とをそなえたことを特徴とするディジタル保護継電装
置丘。(2) Multiple electricity from the electric power system of i east number -M...V
Is there a main role for each power system? A digital protection mystery JR that Nao and Toshio attach to the lacquer of Output 2, which calculates 1 device for each L and 1 + #t f 11 ζ.
The device 61 of the device 1 is a double-layer device for converting the σL defeat person's support to the digital number 13.
The converted switching means and the replaced digital data are respectively inputted to perform life insurance calculations on the power system, and at the same time, the quality of the digital data is judged and the switch 11 is activated in the event of a failure.
2) 7 hands 1 for outputting the 1st front 2) 7th hand 1, a selection means for inputting each of the converted digital data and outputting one of the y゛inital data by a switching signal, and t+iJ notation *U (jd i,!j:l11...1 transmission means for transmitting the output for subsequent IAff protection calculation;
For each means 1 lilj diagonal 1,1 bow season ~ eru 11fl
l (+t11 circuit), and the pressure 2 is equipped with a circuit for receiving the transmitted digital data.
y; a counter for determining the acceptability of the received digital data by receiving the control 'll lsi 'j from the flilJ control circuit and counting the number of pulses; 1. A digital protection relay device comprising: a calculation means shown in stripe 2 for inputting digital data and performing back-up protection calculations for an electric power system.
入して各電力系統についての生保設演算を行なう第1の
装置と後備保護演算を行なう第2の装置とを夫々有する
ディジタル保護継電装置において、帛lの装置は複数の
入力電気量をディジタル符号に変換するだめの2重化さ
れた変換手段と、前記変メされたディジタルデータを夫
々入力して・電力系統の生保d演算を行なうJlの演算
手段と、+jiJ記変侯さ変換ディジタルデータを後備
保護演算のために伝送する複数個の伝送手段と、各手段
に対して制(ill信号を与える制御回路とをそなえる
と共に1弗2の装置は伝送されてくるディジタルデータ
を受信するだめの複数個の受信手段と、制御回路からの
1IIIJ御信号を受信してノクルス数をカウントする
ことによシ受信されたディジタルデータの良否判定する
カウンタと、前記判定結果により受1nされたディジタ
ルデータを切換えて入力して1(電力系統の後備保護演
算を行なう第2の演算手段とをそなえたことを特徴とす
るディジタル保護継電装置・□′11゜(4)+暁数の
>a力系統からの複数の市、気−h(全、・!?大して
各′11(力系統についての主保護演詩を行なうdl。 lの装置と後備保護演算を行なう第2の装置1′イとケ
夫々有するディジタル保護継゛屯装置におい−c、yg
1の装置は複数の入力電流のみをディジタル7丁号に変
換する変換手段と、前記変換されたディジタルデータを
入力し−C電力系統の生保級演R: ’r: (rなう
第1の演算手段と、前記変換されたディジタルデータを
後備保護演算のために伝送する手段と、各手段に対して
制御信号を与える開側)回路とをそなえると共に、弔2
の装置りは伝送されでくるプ′イジタルデータを受信す
る複数個の受1バ手段と、制御回路からの+l1lJ御
信号を受信して・−?ルスん(をカウントすることによ
り受信されたディジタルデータの良否を判定するカウン
タと、前1記il・ll 1uI11回路からのサンプ
リング信号を受信する同期回路と、電力系統からの電圧
を導入し同期信号に同期して入力される電圧をディジタ
ル符号に変換する変換手段と、前記各ディジタルデータ
を入力して電力系統の後備保訛演Xを行々う第2の演↓
7手段とをそなえたことを特徴とするディジクル保1〆
′!継1α装置1t0 (り)複数の′電力系統からの?iE故の電気量を導入
して各電力系統についての生保& m ”ri”C行な
う枢1の装置と後備保護演算を行なう第2の装置とを夫
々イ1するディジタル保護継電装置において、り1シ1
の銑(丘は複数の入力′成気お、をディジタルト1−号
に変換する変換手段と、前記変換されたディジタルデー
タを入力して電力系統の生保画演算を行なうか1も1の
演算手段と、前記変換されたディジタルデータをサイク
リックディジタルa’t GM伝送方式を用いて仮τI
J保段演算のために伝送する伝送手段と、各手段に対し
て’+’J御信号全信号る’+BIJ 7+Q1回路と
をそなえると共に、第2の製置は伝送されてくるフレー
ム41・I成の伝送データを受信して前記受信データの
良否を判定する受信手段と、前記伝送ブ゛−りを入力し
て電力系統の後備保護演算を行なう吊2の演算手段とを
そなえ、伝送データネ良”f N 餌H処坪を中止して
アラーム信号を送出することを・1ゲ徴とするディジタ
ル保磨!i継tに装置。(3) A first device that introduces a plurality of ゛1■ airs J-1 from a plurality of power systems and performs life protection calculations for each power system, and a second device that performs backup protection calculations, respectively. In a digital protective relay device, the device includes a duplex converting means for converting a plurality of input electric quantities into digital codes, and a converting means for converting a plurality of input electric quantities into digital codes, and inputting each of the transformed digital data and converting it into a power system. A Jl calculation means for performing life insurance d calculations, a plurality of transmission means for transmitting digital data converted for backup protection calculations, and a control circuit for providing control (ill signal) to each means. In addition, the 1/2 device includes a plurality of receiving means for receiving the transmitted digital data, and a receiving means for receiving the 1IIIJ control signal from the control circuit and counting the Noculus number to receive the received digital data. A digital protection device characterized by comprising: a counter for determining the quality of data; and a second calculation means for performing back-up protection calculations for the power system by switching and inputting digital data received according to the judgment results. Relay device・□'11゜(4) + Akatsuki number of >a from the power system, air-h (all,...!? At most each '11 (dl to perform the main protection poem about the power system) In the digital protection relay device, which has a device 1 and a second device 1' that performs backup protection calculations, respectively, -c, yg.
The device No. 1 includes a converting means for converting only a plurality of input currents into digital data, and inputs the converted digital data and converts it into a life insurance class diagram of the -C power system R: 'r: (r now the first It comprises a calculation means, a means for transmitting the converted digital data for back-up protection calculation, and an open-side circuit for giving control signals to each means, and
The device includes a plurality of receiving means for receiving transmitted digital data, and receiving +l1lJ control signals from a control circuit. A counter that determines the quality of received digital data by counting the number of pulses, a synchronization circuit that receives the sampling signal from the il/ll 1uI11 circuit described above, and a synchronization signal that introduces voltage from the power system. a converting means for converting the input voltage into a digital code in synchronization with the above, and a second operation for inputting each of the digital data and performing the power system back-up maintenance operation X↓
Digicuru Hou 1〆', which is characterized by having 7 means! 1α device 1t0 (ri) From multiple power systems? In a digital protective relay device that introduces the amount of electricity due to iE failure and performs life insurance &m "ri"C for each power system, and a second device that performs back-up protection calculations, 1shi1
The Pig (Oka) includes a converting means for converting a plurality of inputs into digital data, and inputs the converted digital data to perform life insurance calculations for the electric power system. means, and the converted digital data is temporarily transmitted using a cyclic digital a't GM transmission method.
It is equipped with a transmission means for transmitting the J control signal and a +BIJ7+Q1 circuit for each means, and the second setup is for transmitting frames 41 and I. The transmission data network is equipped with a receiving means for receiving the transmission data of the configuration and determining the quality of the received data, and a calculating means for inputting the transmission boolean and performing back-up protection calculations for the power system. ``fN'' A device for digital homing that is used as a signal to stop feeding and send out an alarm signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117776A JPS609323A (en) | 1983-06-29 | 1983-06-29 | Digital protecting relaying device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117776A JPS609323A (en) | 1983-06-29 | 1983-06-29 | Digital protecting relaying device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS609323A true JPS609323A (en) | 1985-01-18 |
| JPH0227885B2 JPH0227885B2 (en) | 1990-06-20 |
Family
ID=14720036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58117776A Granted JPS609323A (en) | 1983-06-29 | 1983-06-29 | Digital protecting relaying device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609323A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019017161A (en) * | 2017-07-05 | 2019-01-31 | 三菱電機株式会社 | Protection control device |
-
1983
- 1983-06-29 JP JP58117776A patent/JPS609323A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019017161A (en) * | 2017-07-05 | 2019-01-31 | 三菱電機株式会社 | Protection control device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0227885B2 (en) | 1990-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4322768A (en) | Multi-terminal protective relay system | |
| Lee et al. | A restoration aid expert system for distribution substations | |
| KR20210044467A (en) | Highly Reliable, Low Cost Next Generation Network System For Digital Substation | |
| CN104993582B (en) | The control method and device of power system | |
| CN102122811A (en) | Protective device starting component for double A/D sampling of electronic transformer in digital substation | |
| JPH0245422B2 (en) | ||
| CN105515202A (en) | Data acquisition, processing and transmission device and data processing and transmission method | |
| CN113364126B (en) | Automatic configuration method for sampling homology comparison function of intelligent substation | |
| CN205753608U (en) | A kind of multiloop automatic change-over device of emergency | |
| CN106100132A (en) | The intelligent station combining unit control method of a kind of faulty action preventing and device | |
| CA2042725C (en) | Access unit for local area network and concentrator system thereof | |
| Kirby et al. | Case study: centralized ground fault detection system for LADWP ungrounded distribution system | |
| CN119676134B (en) | Verification method and device for verifying GOOSE message converter function | |
| JPH07108057B2 (en) | Fault detection device for distribution lines | |
| CN102882194A (en) | Optical fiber comprehensive error protection device of high-tension transmission line | |
| JPH0227885B2 (en) | ||
| RU2642844C1 (en) | Method of relay protection of multiterminal power line | |
| JPS644410B2 (en) | ||
| JPS63238737A (en) | Clock selecting system | |
| JPH0245419B2 (en) | ||
| Barrick | Distributed data acquisition system for substation bus protection and monitoring | |
| JPS58108933A (en) | Automatic operation controller for power system | |
| JP2003018767A (en) | Monitoring and control system | |
| JPS60183937A (en) | Digital protective relaying system | |
| JPS598426Y2 (en) | System monitoring display check device |