JPS609323A

JPS609323A - デイジタル保護継電装置

Info

Publication number: JPS609323A
Application number: JP58117776A
Authority: JP
Inventors: 順一稲垣; 大来　雄二
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1983-06-29
Filing date: 1983-06-29
Publication date: 1985-01-18
Also published as: JPH0227885B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は、・ディジタル保護継電装置、・１゛￥に生保
れ・へとともに後喘保勲等を目的として多１＠の自））
、護（ノリｒ屯気Ｊ−を入力するディジクル保’４’ｉ
：　４伴ｉＬＹ誌直に口するもので４５る。

〔二・６明の接電的ＩＷ　９Ｊ’、、　）マイクロコン
ピュータを応用した保；凶、ｆ：ｒｉ　ｉｌｊ　ｌｌｊ
　％即ち、ディジタルリレーを１史川したディジタル形
作ｍｌ継電装置は、ディジタルリレーの有する１片れた
・１ケ徴を生かし、実用化が始まっている。ディジクル
リレーの特徴の１つに多数のリレー′！、ｙ、　木ｆ　
ｉ１７伯できる点がある。この特徴を生がし７．衿１藺
１７４：　’　、、、・’Ｊ　？！−も可能なディジタ
ル形保頑継電装ｊｉ１．の従来＋ｉ’＋成久ｌ’ｔｘ　
を図に示す。なお、以下の説明では間中のために単相に
て説明する。第１−は、例えば［昭和５７年電気学会全
国大会、Ｍｌ’）演論文集４９７９、ディジタル形故障
継続検出装置の英用化」にて開示されている多量の電気
量を入力する作画装置を有した構成を示す。

第１図に示されるディノタル形保護継電装置ケよ、生保
献のための第１の装置１と嵌備保睦のだめの第２の装置
Ｌ」、から構成されておシ、第２の装置１久且はｎ回線
の送電−！２１＋２２・・・２ｎがらの巾：流を変流器
３及びケーブル４にょシ入カし、電圧は母、−５に接続
された計器用変圧器６及びケーブル７から入力される。

第２の装置１９においてケーブル４及び７は夫々ケーブ
ル端子８まで布設され、その後、ル内ケーブル９が補助
変成１７１０まで布設されろ。そして＜ｉＵ助変成？ｒ
’６１０は盛肉ケーブル９から入力する′ｒＪＬ流及び
電圧を適当な１８号レベルに変換した出力８１１　１８
１２　ｙ・・・Ｓｉｎをアナログ７ディフタル変侠回路
（以下Ａ／Ｄと言う）１１に出力する。このＡ／Ｄｌｌ
は山ｕ脚回路１２から出力されるサンプリング化号ｓ９
及び切換信号８１０を入力し、サンプリング信号Ｓ９を
入力したとき全入力を同時サンプリングし、次に切換１
６号８１０を入力することで、前記サンプリングした全
人力をｌｌｆｆｌ次ディジタル信号に変換し、データ１
６号Ｓ１１を演算処理部１５（以下ＣＰＵとハう）に出
力する。ＣＰＵ　ｌ　５は切換信号８１０とデータ（ｉ
Ｎ秒８１１とを入力とし、切換信号８１０によりデータ
１ｉＶ号８１１の入力の種類を判別し、ＣＰＵ　１．５
内の１４１ｒ定個所にデータ信号８１１を記１．はする
。そしで、この記憶した送電線２１１２２　・・・２ｎ
の屯γ・ＩＣｌｌ１″ｒと母線５の７１元元圧上を用い
て送電ｎ・“４２１＋２２・・・２ｎの保ｔｔ’ケ演ｑ
、を行なう。

この保詳濱↓Ｌにおける保護方式としてＱよ、Ｉｆｌｌ
えは短絡保１，１μ用としては距離継電方式を、また地
絡保、１免用としては地絡方向継電、方式を用いる。Ｃ
Ｉ’Ｕ１５は送電：ｄＪｌ　２１＋　２　＊　＋・・・
２ｎの故障を検出すると、各しゃ断器に対してトリップ
指令８２１゜Ｓ２２　、・・・Ｓ２ｎを出力する。

一方、第１の装置１１ｔ１２　ｗ・・・ｌｎｔよ夫々送
′屯線２１と２ａ＊２ｇと２４．・・・２ｎ−！と２ｎ
との主保護用保設装置であシ、装置の４１゛ｉ成は入力
量が異なるだけで第２の装置り遣と同じ構成である。

そして保護方式としては、例えば回ｇｌＢ択に’＆　’
＋４方式が用いられ、２回線単位の保簡を行なう。

〔背景技術の問題点〕

上記本４成において２ｇ２の装ｆｄ　１旦のＣＰＵ　１
５は１台の装置でｎ回線の保護を行なうことができるの
で、故障を判定する回路を大幅に小形化することができ
る反面、以下の問題がある。

第１に、送＆１ｔ１９１のｎ回線分の・電流を入力する
必猥があるため、少なくともｎ本の電流用ケーブルを引
回して取込まね−：ならない。この多方１のケーブルの
引回しは、盤の小形化によるス梨−スの翁少にも拘らず
、依然としてケーブルピット等のスペース上で問題があ
る。

第２に、盤円配ＩＩ煤の煩雑さの問題がある。

即ち、多数のケーブルがケーブルビットから益に立上っ
てケーブル端子に接続され、かつ、この端子に１偽内ケ
ーブルが接＾−，１εされるため、；催共面の配）課が
極めて多゛ｈｔとなって、配線作業上大きな問題となる
。

、１５３に、入力回路の回路数の問題がある。叩し、補
助変成器１０及びＡ／Ｄｌｌ内のフィツトり回ｂ′１″
１及びザングルホールド回路（図示せず）ｔ、１１、；
’ＩＩ、　ｉ＞ｉｆｌ入力に関して見ると回線数×相数
に等しく、シフこがってこの数の回路を設ける必、要が
ある。しブこがって、これらの回路は入力故に比例して
ＪＶＩ加Ｊ／、）ことになり、ディジタルリレーを用い
て多回、１宇処、１１１する↓［）ｆ干、装置の４１１
１少上での大きな妨り゛と淫っている。

〔発明の目的〕

本発明は上記問題点を解決することを目的としてなされ
たものであり、電気所内の布設クープル川スペースｆ：
減少すると共に、多１４＆、の自’ｒ幌父（Ｌ９ｉ内１
気）Ａｏを入力する保護装置の入力回路を小形化したデ
ィツタル保πＩ体亀装ｆｊ＝＋°を提供することを目的
としている。

〔発明の（１？［’ｌｌ八木始明で廻各送丸線から褐１の装置１・１．−＼取１へ
ん１゛とシ、ウノ、ｋの′山、気（ｉ、をアナログ／デ
ィジタル久１）’Ｌ１．、仁の変換されたディジタルデ
ータをディノタル伝送によって４２の装置へ伝送するこ
とにより、入力回路の小形化及び配線の省略を図ろうと
するものである。

〔発明の実施例〕

以下図面を移牒して実施例を説明する。第２図は本発明
によるディジタル保護継電装置の一実施例構成図であシ
、系統構成を４回線としたものでつる。

謁２図において、Ｌは第１図の１Ｊに対応した弔２の装
置であって、送電線２１〜２４０後備保祿を行なう。２
１１及び２１２は第１図の天に対応した第１の装置であ
って、送電線２１と２２及び２３と２４との各生保禮用
演算をＣＰＵ　１５　Ｂにて行なう。なお、第ｌの装置
２１１　＋２１＊及び第２の装置りの保映方式は弔１図
と同じである。

第１め装置２１．の構成において第１図の第１の装置１
１〜１ｎとの相違は、第１のパラレル／シリアル変換回
路（以下Ｐ／８回路と言う）２２Ａ２−１＜　１　ノＰ
／Ｓ回路２２Ａは、＝ｇｉ＋ｌＪ　１１４１回路１０　
（１から出力される７寸込信号Ｓ１２、クロック信号５
１３１及び切換１ｄ号８１０を入力とし、書込１ぎ号８
１２の入力時の切換信号ＳＩＯを保時し、・ｅラレル信
号である前記切１ち１１１号ｓｌｏをクロック信号ｓ１
３□に同期してシリアル１８号に変換し、Ｊ　２　（７
）・・２５［７字−９に対して出力５１４Ａ＋を出力す
る。・１ル２のＩ’／Ｓ回１ｉｔ＋ｉｒ　２２　Ｂは、
ｌＩＩ込侶号８１２、クロック１１１号Ｓ１３．及びデ
ータ信−号８１１を入力とじ、−１゛込信８１２の入力
時のデータ信号ｓ１１を１呆］、テし、クロック信号５
１３１に同期してパラレル１汀号で［Ｆ］るデータは＞
ｊ　８１１をシリアル１Ｒ号に凭１角し４２のｙ÷１（
ｔ」に対しＣ出力８１４Ｂｌを出力する。

弓ｌの装置２１２の１謹成は第１の装置（、２１＋　と
全く同じであり、５１４１のＰ／Ｓ回路２２Ａ及び４２
のＰ／Ｓ回路２２１３をイ１し、そして回一応誦をして
第２の装置６且に対して出力５１４Ａ、及び５１４Ｂｐ
　’−二二人夫々出力る。したがって第１の装置Ｊｔ　
２１　＋及び２１２からは第２の装置ｄ又Ｊに対して、
夫々クロック信号５１３１と出力５１４ＡＩと出力５１
４Ｂ１＋及びクロック信号５１３２と出力５１４Ａ２と
出力８１４　Ｂ２　とを出力する。

また、第２の装置−４」−の構成において第１図に示さ
れる第２の装置−Ｌ」−と異なる点は、補助変成器１０
、Ａ／Ｄｌｌ及び制御回路１２がなく、以下に述べる回
路が追加されたことである。

即ち、第１のシリアル／ノクラレル変換回路（以下Ｓ／
Ｐ回路とａう）　２３　Ａ、は、クロック信号５１３１
を反転回路２４１によシ反転した出力５１５ｔと出力５
１４Ａ、とを入力とし、クロック信号５１５１に同Ｊυ
ｊして出力Ｓ　１４　Ａ１　ｆ：ｉｊラレル信号に変換
した出力５１６Ａ、を出力する。同４’＞’Ａに、第２
のＳ／Ｐ回路２３Ｂｌは、前記出力Ｓ１５！と出力Ｓ　
ｌ　４　Ｂｌとを入力として出力８１６　Ｂ、を出力す
る。又カウンタ２５１は前記出力８１５１を入力として
そのパルス叡をカウントし、これが所定値になるとｒ＝
ｉ・込信号５１７１をＣＰＵ　１５　Ｃに対して出力す
る。ＣＰＵ　１５　Ｃは送′屯、）偵２１と２２及び珍
蔵５の１圧、電泥データを同時サンプリングすることに
よ多出力８１６　Ｂｌ　として入力し、前記出力８１６
Ｂ１として順次シリアルに入力する電気量の種類を、出
力Ｓ　１６　Ａｔ−１から識別して取込む。更に臀込信
号８１７．を入力することにより出力Ｓ　Ｌ　Ｇ　Ｂ１
　と出力５１６Ａ１がＡラレルイ８号として入力６丁能
であるか否かを判定する。

ｊｉ’４３　＋２）　Ｓ　／　Ｐ　回路２３Ａ２及び第
４　のＳ／Ｐ回Ｐｉ’ｔ　２３＋１２０コ、夫々出力５
１４Ａ２及び出力Ｓ　１４　Ｂｓとクロック信号５１３
２を反転回路２４２によシ反転し、た出力５１５２と−
に人力ｔ／　、出力５１６Ａｚ及び出力５１６ｒｈを出
力する。また、カウンタ回路２５９）；を出力５１５２
を入力して計込信号５１７２を出力する。ぞしてＣＰＵ
　１５　Ｃは、送電＃２３と２４及びＰ）迫り５の１５
、圧、’ｆｌ：ｊ：流データの量データプリングし、た
データについて、出力Ｓ　１６　Ａ２　を出力８１６　
Ｒ２及び出力５１７２を入力することにより得ることが
できる。

２１纒３図は動作説明のだめのタイムチャートである。

なお、”ｔＬ　３１％ｌは第１の装置ｆｕ　２１１から
ｌａｐ、　２　（７）装置６旦に転送されるデータに関
する応ｐ＋＃を示したものでめる。第３図において、一
定周期Ｔｏで兄生するサンブリング１ｄ号Ｓ９は時刻ｔ
ｏで出力され、同時に８：’；　１　倉口の電気量を選
択するための切換信号８１０が出力される。そして、時
Ｍ　ｔ　。

から第１萱目の′電気量に関しアナログ／ディジタル変
換が行なわれて、Ａ／Ｄｌｌにおける変換遅れ時１￥１
ｊＴｌｆｆｌの時刻ｔｌにてデータ信号８１１は確立す
る。ここで−ト込信号８１２は前記したアナログ／ディ
ジタル変換による遅れ時間ＴＩを見込み、時刻１１　よ
シ遅れた時刻ｔ２からノやルス幅Ｔ２の１６号として出
力される。そして、との書込（ｇ＋ｊ３１２により第１
のＰ／８回路２２Ａ及び第２のｐ／ｓ回路２２Ｂは、夫
々切換信号８１０及びデータ１ｄ号８１１を保持する。

更に、制御回路］、　ＯＯは時刻ｔ３からクロック信号
８１３．の出力を開始する。このクロック信号＄１３１
は、周１’３　Ｔ　４で出力され、そのパルス数は少な
くともデータ１３−弓Ｓｌｌと切換１８号８１０とのピ
ッ）Ｍの多い方と静しいかもしくはそれ以上である。

そして、第１のＰ／Ｓ回路２２Ａ及び第２のＰ／Ｓ回路
２２Ｂは前記したクロック信号５１３１を入力すること
により、このクロック信号５１３１の立上りに回期して
、データ信号Ｓ１１及び切ｐ％信号Ｓ１０の全ビットを
ノ（ラレル信号からシリアル信号に変換する。したがっ
て、・時刻も３〜ｔ４の間では、出力８１４Ａ１及び出
力８１４　Ｂｌには、夫々（す１４倍号８１０及びデー
タ信号８１１の嘱１１１ｆ目のビット（一般には最下位
ビット）がデータとして出力される。そして、次の［時
刻ｔ４〜ｔ５の間では、同様にａ！２番目のビット（最
°丁位より２　Ｔｌ￥目のビット）が出力される。なお
、レリ換’ＩＭ’Ｍ　Ｓ　Ｉ　Ｏ及びデータ信号Ｓｌｌ
について、データビット長以上のクロック信号５１３１
に対する出力Ｓ　ｌ　４　Ａｔ及び出力８１４　Ｂｌは
無意味であるが、とのｌ、ＴＩ（、，１・ｅは区述する
。なお、第１及び第２のＰ　／　８　ｌｌＪ回路２２Ａ
。

２２ＢにおけるＡ？ラレル／７リアル変換ｔま、時刻ｔ
９にて仄の電気屋に対する引込信号８１２が出力される
までに完了する。

一力、変換されたシリアルデータの出力５１４Ａｌ及び
出力５１４Ｈｘｔよ、クロック信号Ｓ　１３１　’ａ’
反転しｌＣ出力８１５１の立上シでラッチされ、出力５
１５１の立上り毎に各ビットが１１ｖ（次、出力５１６
Ａｌ／ｌ’４び出力８１６　Ｂ１として出力される。そ
して、時刻ｔ８における出力８１５１の立上９により、
切換信号Ｓ１０に号しい出力Ｓ　１６　Ａｔとデータ信
号８１１に等しい出力８１６　Ｂ、が碍られる。そして
出力５１５１はカウンタ回路２５１に入力されて所足パ
ルス数までカウントされ、これが所定数になる時刻ｔ７
においてＣＰＵ　１５　Ｃは、「Ｏ」となる出力８１７
１を入力して出力５１６Ａ１と出力Ｓ　１６　Ｂ、が確
立したことを知る。ＣＰＵ　１５　Ｃは出力５１６Ａ１
及び出力８１６　Ｂｌの各入力のうち、ｉＷ報として必
要なビット数を予め知ることができるだめ、不要なビッ
トは無視した処理を行なう。また出力８１７１は時刻１
？において「０」となり、次の眠気狙に対する出力８１
５．の最初の立上り（時刻ｔｌＯ’）までこの状態を継
続する。

そして、次の電気量に対しても前記したことと全く同様
なりｊ）Ｊ作が行なわれる。即ち、時刻ｔ６から時間Ｔ
ｓ？ｉａ過後の時刻ｔ６において、切換１ｄ号８１０が
次の電気量を選択するように切戻る。次いで時刻１．に
おいてＡ／Ｄｌｌの出力であるデータ信号Ｓｌｌが確立
し、その後の時刻ｔ９にて一１込信号８１２が出力され
る。以下Ｐ／Ｓ変」算及びＳ／Ｐ変換については第１の
電気屋の場合と１４＝ｌｅである。このようにして、全
リレー人力に対するｌリーンプリングデータが出２の装
置２０に転送され、１１（刻１１１にて次のサンプリン
グ１６号Ｓ９が出力され−Ｃ１以後これらを繰返す。

なお、シリアルデータである出力８１４Ａ１及び出力８
１４　Ｂｌの１ビツトの時間幅（伝送スピード）は、サ
ンプリング周期１．６６　ｍｓ　（５０Ｈｚ糸系統６０
０ＩＩｙ、サンプリング）、′咀気景赦を１Ｏｋｔ１デ
ータのビット長を１２ビツトとすると、ｌ慧のアナログ
／ディジタル変換に占める時間（切換信号Ｓ１０の保持
時間’ｒａ）は１００μ８以上とることがでへる。こめ
時間Ｔ６内に１２ビツトのシリフルず７＼送を行なうた
め、１ビツトの時間Ｔ４は５ｆｔｎ以上とすることがＣ
き、充分実用的な伝送スビー奮゛となる。また、夷１の
装置２１１においてはＣＰＵ　１５Ｂが時刻ｔ！にてデ
ータを入力するのに対して、出２の装置ん」で壷よ時刻
ｔ７にてＣＰＵ　１５　Ｃ店プ゛−タを入力することに
なるが、この遅れは、たがだか時１ｉｌｉＪＴ５（上記
例では１００μ８）であって、実用上問題はない。

第４図はＣＰＵ　１５　Ｃの演算処理を説明するフロー
チャートである。なお、第４図は１サンプリング分のデ
ータ処理を示している。

先ず、ステップ４１においては出ｌの装置２１１から出
力５１６Ａ□と８１６　Ｂ１が読出し可能であるか否か
を判定するために出力５１７１の上熱を判定する。この
判定の結果「有」の時はステップ４２へ移シ、また「無
」のＩＱはステップ４３へ移る。ステラ７’４２では′
低圧または′電流データである出力８１６　Ｂ、を切換
信号５１６Ａｌの内容からその種類を判定して所定の個
所に記憶する。ステップ４３゜４４は第１の装置又ユ」
からのデータを入力するための処理でりシ、前記したス
テ、ノ４１及び４２の処理と全く同様である。即ち、ス
テップ４３に２いては出力５１７２の有無を判定し、陶
の時はステラｆ４４へ移シ、また「無」の時はステップ
４５へ移る。なお、ステ、ノ４４は出力３１６　Ｂ１１
を出力５１６Ａ２にしたがって記憶し、ステップ４５は
第１の装置グ、２１１及びＬムからの全電気量のデータ
の取込みが終了したか百かを判定し、終了していない時
はステップ４１ヘノ４シ、終了している時は次のステッ
プ４６へ移る。この判定方法は、例えば出力５１６Ａ、
及び出力５Ｉ６Ａ２が既知の変化をすることから、最終
の各面になったか占かを判定する方法を用いることがで
へる。

ステップ４６は」ＩＶ、込まれた今回のサンプリングブ
゛−りを用いた保護演算処理であり、このステップが終
了すると、ｌす／ｆリング分のデータ：ＸσＬ　１−１
１　ｉＪ完了する。

ＬＩ’ｙ　５図は本発ツＪによるディジタル保１八ｆｔ
’ｔ、山、ｔも置の他の芙施同であって、第２図の后成
における第１の装置り巨についてのみ示す、なお−１も
１の裟１１２１ｇ　も全く回じ４ｔＶ′成となるため＋
ｇ＋示していない。またｒ（’；　２の装置＾：主」は
化２図と全く同じ隔成である。

本実施例では第１の装置と第２の装置２）、とが共用す
る入力回路を２重化し、データ信号不良にょる主保護と
後備保護との共倒れを防止しようとするものである。

第５図において、第１の装置２６は補助変成器１０及び
Ａ／Ｄ回路１１が夫々２重化され、各Ａ／Ｄ１１から出
力されるデータ信号５ＩＩＡＩ　５ＩＩＢはＣＰＵ　１
５　Ａに入力すると共に、選択回路（以下ＭＵＸと言う
）２７に入力される。そしてＣＰＵＩ　５　Ａは各デー
タ信号５ＩＩＡと５ＩＩＢとを入力し、これらが正しく
出力されているか、即ち、補助液成器１０とＡ／ＤＩ　
１とが正常であるか否かを判定する。

この判定にはいくつかの方法が公知であるが、例えば３
相の各摺電気量から零相′電気量ケ算出し、この値が常
時は小さいことから、一定値以上になること（事故発生
時）が所定時＋ｉＪ内でおることを監視する方法、及び
この値と系統の零相′ｉａ気量とを比較して同じである
ことを監視する方法、所定の電圧１１１をアナログ／デ
ィジタル＆−１’Ａしてこの値をチェックすることによ
シ、Ａ／Ｄ変挨変換監視する方法、自動点検時に既知の
入力に対する出力５ＩＩＡ、５ＩＩＢの大きさを監視す
る方法前がある。

この判定の結果、常時１吏用するデークＩ？ｆ号５ＩＩ
Ａが不良と判定したとき、ＣＰＵ　１５　ＡはＭＬＪＸ
　２７に対して切換指令８１８を出力すると共に、ＣＰ
ＩＴ１５Ａは他のデータ信号８１１　Ｂを使用し７１．
１星１．・Ｉ濱Ｇ！２：を行なう。即ぢ、ＭＵＸ　２７
はデータＩｎ　Ｔｒｉ　：；　］　Ｊ、　Ａ及びＳ　１
１１３と切換４ｈ令８１８とを夫々人力ｌ７２、リド・
１指令８１　Ｂ　’：大入力ない限シ、出力Ｓｉｑとし
て出力５ＩＩＡを、また、切換指令Ｓ、１．８を入力す
ると、他の出力Ｓ　］、　Ｉ　Ｂを出力する。イアし″
で、出力Ｓ１９　＆：］、ｆＩＬ　２のｒ／ｓ回１ｉ’
：ｉ　２２　Ｂに入力す”ｏｌｉ１４の＋１°Ｙ成は弔
２図の第１の製１６−礼」」２に回じでＪ）ろ。

上記しｌ′ｃ央ｈ）ａ例ではＭＵＸ　２７に上るデータ
イ１１号の一ノ換後、Ｐ／Ｓ回路２２Ｂに入力する梠成
としたが、先ずＰ／Ｓ回路を２組もうけで、＋？ｉＪ記
谷ｐ／ｓ回路には夫々データ出力５１１Ａ＋５１１Ｂ　
ｋ・直接入力し、前記Ｐ／Ｓ回路の出力をＭＵＸに入力
−Ｊるこノー・によ＃）切換信号にて切換える１、゛チ
成としてもよい。

この（ｎ成であれば、Ｐ／ｓ回路捷で２月ｊ、化されて
、より信ｊ唄性を高めることができる。　１更に、制御
回路１００も２前化しでＡ／ｒ月１の制御を独立に行な
えば、より高信頼度のＦ＋’を成とすることが可能であ
る。

第６図は本発明によるディジタル保護継電装置ｊ￥、’
の他の実施例である。

本実施例では２重化された入力回路からのデータイ、４
号を個々の伝送手段をヅＶして夫々後１７ｉｉ１保筒用
の第２の装置へ伝送し、第２の装置内におる演算手段に
よって伝送されてきたデータ信号の良否を＋ＩＪｇする
ことにより、生保ム用の第１の装置と１ｔ５’Ｉｎａ保
−用の第２の装置ａとの共倒れケ防止しようとするもの
である。

第６図において、第１の装置代且」ユはイ１１＋助鼓成
？、′、！Ｆ１０及びＡ／Ｄｌｌが共に２虜化され、Ａ
／Ｄ１１の出力でりるデータ信号Ｓ　１１　Ａ　ｓ　Ｓ
　１１　ＢはＣＰＵ１５Ｄに入力すると共に、夫々粥２
のＰ／Ｓ回路２２Ｂ及び第３のＰ／ｓ回路２２Ｃに人力
される。

ナオ、ＣＰＵ　１５　Ｄは前記第５図ノＣＰＵ　１５　
Ａと同体に、データイｉ′号５ＩＩＡ及び５ＩＩＢの良
否を判定して生保衾演算に使用する。また、硝ｔ３のＰ
／’Ｓ回路２２　Ｃは入力されたデータ信号をシリアル
データに変換して出力Ｓ　１４　ｃ、を出力し、このｌ
ｌｊ　４：ｉｉ’４方法は第２のＰ／Ｓ回路２２Ｂと全
く同じである。ｈｌｌの装置ｆｉ、又Ｊユに関する他の
構成は第２　Ｍに示される第１の装置ム、（↓に同じで
あシ、またｒ（シ、Ｊの装置へ２Ｉ３２は第１の装置２
８１と全く同じで十・ろ。そしてデータ信号を転送する
だめに２　、ｔＩＩ山し〕こ出力８１４　Ｂ２と出力Ｓ
］、４Ｃ２、切挨信−号欠転送するための出力Ｓ　ｌ　
４　Ａ２　、クロック信号５１３ａ＋、ｊｌ、いずれも
第２の装置ｂ：且に出力するよう構成され、４つ’４’
７２の’；＜４　Ｊ’（ｆ、　９において、４−ｄ　５
　（Ｚ）　ｓ／　Ｐ回路２、うＣ１及び鳴６のＳ／Ｐ回
路２３ｃ２は、夫々出力Ｓ　ｌ　４　ｃ、及び出力８１
４Ｃ２と出力５１５Ｉ及び出力５１５２とを入力してシ
リアル／パラｌ、／ルｊ楔Ｊ、ｌ（１，、出力Ｓ　１６
　Ｃｌ及び出力５１６Ｃ２をＣＰＵ　ｌ　５　、＋ｖに
Ｘ・］シで出力するうこの変換はｌ；Ｂ　１−２１％　
４の３　／　Ｐ　ｌ”回路２３ＡＩ　＋２３Ｂｔ　？２
３Ａ２　ｖ２３Ｂ２に全く同じである。

−ＣＰＵ１５Ｅμ第１の装ｒＬツユ１からの転送データ
に１処しでは、出力５１６Ａ４　＋５１６Ｊ　＋５ｌｆ
ｉＣｔ及び８１７１を入力し、出力５１７１があるとへ
、出方８１６　Ｂ、と出力８１６Ｃ１とを出力５ＩＧＣ
１の内容からその電気量の種類を判定し記憶する。そし
て１５Ｅは、常時はこの記憶した一方の出力８１６　Ｂ
。

を使用し、１５Ｅによるデータネ良が判定されたときは
他方の出力８１６Ｃ１′ｆ：使用して後備保護演算を行
なう。また、第１の装置２８２からの転送データに関す
る処理も全く同じでｌり　’）　、’ｒ％時は一方の出
力８１６　Ｂ、を・吠用しデータネ艮と−５１、しゼさ
れたときは、他方の出力８１６Ｃ２を使用して後備保護
演算を行なう。

上記した実施例によれば第２図の実施例に比して信号伝
送飲が増加するため、回路４！１ケ成及び伝送ケーブル
が増加することになるが、データｌｉｊ号の入力回路及
び伝送系が２重化されているため、データ信号不良によ
る第１及び第２の装置の共−れを防止できる。更に、２
点化したデータ信号の良否を第１及び第２の装置で夫々
個々に行なう４ｉ４　Ｊ祝であるため、前記した共倒れ
の危険性が排幀できる。

側７図は本発明によるディジタル保ｆＪ　ｉＷ　＞（１
装置酢の更に他の実施例である。

本実施例では生保、義用の４１の・装置が系ｒｌ′’：
（７）　１１１、流入力のみに応動し、後ｆａ　１呆ｉ
４用の仁記２・７）八１ｉカ；電圧、″〔ＩＬ流の各入
力に基づいて応、１Ｄｉ７する１市方式を用いるし％合
が示される。即ち、超高圧系４９Ｃの生保１．・良には
由、流差動継′「住方式や位相比較継＋［ｉ、　、１５
式、ト、系統の屯１４１のみに応市りする方式が用いら
ＩＬで」やり、これらの保）置方式に対処しようとする
もので・１・λる。

（：Ａ　７１＞ちｌにおいて、ｉ（１の装置３Ｑ１ｔ３
（１２から１１巳２の装置ｌ」へのデータ信号は’ｆ（
４、流・１ｉ’ｔ　ｙ１４のみであシ、ｉ＋ｔ　ＪＥ　
Ｉｆｆ報は６１与２のＭＬｔ　３１　＃Ｃ）主１４７１
　ｒノーログ／ディジタル変換して入力する構成ケ示ず
。

そしてｌ、Ｉも１の装置α３（）ｌは送ｔｌ、イが２１
及び２２からの電流入力のみを入力し、ＣＰＵ］、５Ｆ
に′ｌ？いてｒｔＩＩ記屯かｔ入力のみに応動する生保
内済ｎ：　ｌＡ：ｔ７ない、サンブリング信号８９１を
雨２の装置μｔ、　３４　”−出力する。他の１１り成
は串２図におけるｂｔｌの装置・ししｂに同じであり、
サンブリング信号８９１の１Ｆ用もサンブリング信号Ｓ
９に同じでおる。第１の装置Ｎ。

ｊ３０１に関しても同様でめって、送７ｔｎ応２３及び
２４からの電流入力のみを入力し、サンプリング信号Ｓ
９２を第２の装置ｌ」に出力する。

第２の装置ｌユにおいて、各補助変成器１０Ａ。

１０Ｂは夫々計器用変圧器６から出力される電圧を入力
し、適当な信号レベルに変換してＡ／Ｄ　ＩＩＡ及びＩ
ＩＢに出力する。同期回路３２Ａはサンプリング信号８
９．を入力し、サンプリング信号Ｓ９゜を入力したとき
、これに同期して多相の賦圧入力を順次Ａ／Ｄ変換する
だめの切換信号５ＩＯＡをＡ／Ｄ１１Ａ及びＣＰＵ　１
５　Ｇに出力する。全く同様に、同期回１ｌＩＩ’ｔ　
３２　Ｂはサンプリング信号８９２を入力し、切換信号
５ＩＯＢをＡ／ＤＩ　Ｉ　Ｂ及びＣＰＵ　１５　Ｇに出
力する。Ａ／Ｄｉ　Ｉ　Ａは補助変成器１０Ａの出力、
サンプリング信号８９．及び切換信号５ＩＯＡを入力し
、第１の装置３０．のＡ／Ｄｌｌと同一応動によシデー
タ信号５ｉｌｌをＣＰＵＩ　５　Ｇに出力する。同様に
してＡ／ＤＩ　Ｉ　Ｂは補助変成器１０Ｂの出力、サン
プリング４８号８９２及びジノ換個号５ＩＯＢを入力し
てデータ信号５１１２をＣＰＵ　１５　Ｇに出力する。

−その他の構成は第２図に同じである。

要するにＣＰＵ　１５　Ｇは送’Ｋｔ　？ｌ　２　ｌ及
び２ｚの系統′Ｉ、：流情報全情報Ｓ　１６　Ｂｌと出
力５１６Ａｔとから入力し、系統戒圧情報を切換イ菖号
５ＩＯＡとデータ信号Ｓ１１．とから入力する。そして
、この市川、電流の各情報は、共に同期してサンプリン
グか行なわれるので、電圧と電流との位相が間；Ｃｑと
なるＩＦＩＪえげ距離リレーの如き保護演算にも適用で
きる。

同様にして送電線２３及び２４の系統屯υ１いｒｒ・Ｃ
艮に関しても、出力８１６　Ｂ２及び出力５１６Ａ２と
から入力する市川に同期した電圧情報を、切ｊｉｂ　Ｉ
Ｍ号Ｓ　］、　ＯＢとデータ信−号５１１２とから入力
する。

カお、本人流側において、第１の装置１′￥−支」」、
。

３０ｇ　と、第２の装置Ａ」とは同一クロック信号８９
１及び８９ｇを用いて副装置のサンプリングを同時に行
なうようにしているが、りａツクイｎ号Ｓ　９１及びＳ
９鵞の伝送遅れが問題になるような、Ｑ６８°には、ｔ
−ｌ５１の装置［肋及び旦！におりるＡ／ＤＩ　１のサ
ンプリング時刻を伝送の−Ａれたけ醋償する構成とすれ
ばよい。

上記各実施例では第１の装置から第２の装置へのデータ
の伝送において、データ信号、切換信号及びクロック信
号の計３本の信号を伝送する方式で説明したが、これに
限定されるものでなく、例えば特公昭５６−３５０３９
号公報で開示されているサイクリックディジタル情報伝
送方式を採用することも可能である。

なお、サイクリックディジタル情報伝送方式のディノタ
ル形保囮継電装置への適用については、例えば「昭和５
２年ｉ４気学会東京大会、東京支部大会−文集Ａ９５．
自動同期式ＰＣＭ赴電装は」で１呪に開示されているが
、この開示技術では、送ｆｌｊ　＋ｌ’Ａの両端のｄ流
情報を伝送し合うための伝送手段（ＰＣＭ伝送）から規
定される条件により上述の畝送方式を採用している。

躬８図は本発明によるディジタル保設継亀装置の更に他
の実施例であり、サイクリックディジタル情報伝送方式
を適用した場合について示す。

第８図において、第１の装置３３Ｍから第２の装置１１
へのデータの転送はノ４シレル／シリアルｒＵＩＪ御回
路（以下ｐｓｃと称す）３５′ｆ、用いて行なう。

ＰＳＣ３５はＡ／Ｄｌｌからのデータ４６号８１１と割
付１１回路１００からのランプリング（Ｆｉ号Ｓ９と含
−人力し、毎サンブリング毎に第９図にて一例を示すフ
レーム構成の伝送フォーマットにＣ１シリアルデータの
出力５２０１を出力する。この出力８２（１，はアレー
ン、の先す１１を示すｎビットの同期ビットと、ｍビッ
トのＰ個の屯気潰を示す情報ビットと、ｎビットの検定
符号ビットとからなり、１青報ビツトにおける系統′威
気尾、の並びは一定であり、検定符号ピッ）１ま、例え
ばＣＲＣ検定符号が用い１りれる。

このフレームは肴サンプリング毎に出力妊れるので、伝
送、１兜度はこの点を考１７課シて決ン１されるが、フ
レームの全体ビット長は　１４３図で説明したシリアル
ビット長とほぼ同じであシ、実用的なスピードとするこ
とは可能である。第１の装置ｉ！’７．３３　Ｈの他の
Ｊｌｉ’ｌ　ｊ戊は第２図に示される第１の装置ｉ’ｉ
、　２１ユと同じであシ、第１の装置３３２もｌ」」−
と回じであって出力５２０２を出力する。

第２の装置３４において、第１のシリアル／メソ２レル
制御回路（以下ｓｐｃと弥す）とらは出力８２０１を入
力し、同期ビットを検出してフレームの先頭を検出し、
検定符号ビットと情報ビットから伝送信号の良否を判定
する。この判定結果が良のときは、ビットノクラレルの
系統電気量のデータである出力８１６　Ｂ、と、出力Ｓ
　１６　ｎ、の電気量の極頬を示す出力５１６Ａ、と、
“臀込伯号８１７１とをＣＰＵ　１５　Ｈへ出力する。

また判定結果が不良のときは、アラーム信号５２１１を
ＣＰＵ　１５　Ｈへ出力する。第２のＳＰｏ　３６２　
も全く同様に出力５２０２を入力し、出力１６Ａ２、出
力１６Ｂ２、ｊｊ゛込イ６号５１７２及びアラーム信号
５２１２　ｆ、　ＣＰＩＪ　ｌ　５　Ｉ（へ出力する。

そしてＣＰＵ　１５　Ｉ（において、アラーム信−＠５
２１ｘ、８２１２を入力しないとき、即ち、伝送データ
が正常なときの処理は、第２図における第２の装置二の
ＣＰＵ　１５　Ｃでの処理と同じである。アラーム信号
５２１１　、Ｓ２１＋を入力したときは演算処理を中止
し、アラーム信号Ｓ２２を出力する。このようにＰＳＣ
及びＳＰＣを用いるために、多少俵雑な制御抑を行なう
ことになるが、伝送ケーブルを１本にできる。

上記した各実施例では謁１の装置を主保護５！置、第２
の装置を後ｔＩｉ保護装置とした場合について説明した
が、これに１沢定されるものではなく、例えばじゃ１す
ｆ器不動作対策等の目的で設置される自端後備保護装置
（ローカルバックアップ装置Ｎ）を４２の装置とし、生
保睦の後備保護装置をｈ’ｒ　１の装Ｋｆとしてもよい
ことは明らかであシ、第ｌの装［ｈぐよ少なくとも系統
電流を入力する装置であればよい。

また、阪保護送ｉ’ｉ尤線について２回線を一括して１
呆護する／ステムイ１１成として説明したが、回線−１
５゜位の保護システム構成であってもよいことは勿論で
ある。

〔究明の効果〕

以上説明した如く本発明によれば自１ｉ、気所内の多量
の゛電気量をディジタル符号のシリアルデータとして入
力する構成としたので、ディジタル形保訓継電装置ａ、
の入力回路を小形化できると共に、眠気所内の布設ケー
ブル用スペースを減少することの可能なディジタル保護
継電装置を提供できる。

【図面の簡単な説明】

第１図は従来のディノタル保護装置５１１の構成図、第
２図は本発明によるディ・ゾタル保護継電装置の一尖瑚
例構成図、第３図は動作説明のたーめのタイムチャート
、第４図は動作説明のためのフローチャート、第５図は
第ｌの装置の他の実流側借成図、第６図は本発明による
ディジタル保護継電装置＋＜５の他の実施例’、Ｉ？成
図、第７図は更に他の実施しリ溝成図、ＦＡ８図は更に
他の実施例構成図、第９図は躬８図の構成における伝送
データフォーマットの一例図である。ユ・Ｌ巨・−礼ユ２＋−４６．見阻・見む・まエエ、３
０２　、ユ」」、とｂ・・・生保碩用第１の装置、１９．２０，２９．立」、ｌま・・・後備保護装置２の
装置、２１〜２ｎ・・・送電線、３・・・変流器、４．７・・
・ケーブル、　５・・・母線、６・・・変成器、　８・
・・ケーブル端子、９・・・益内ケーブル、１０．１ＯＡ、ＩＯＢ・・・補助変成器、１１・・・ア
ナログ／ディジタル変換回路、１２　、１　ｎ　ｏ・・
・Ｈｉ１ｊ御回路、］、　５　、ｌ　５　Ａ　ｔ　１５
　Ｂ　＋　１５０．３．５　Ｄ　＋　１．５１鴫シ。１５　Ｆ　ｇ　１．５　Ｇ　＋　ｌ　５　ＩＩ　・・・
ＭＪ￥処ｊ’ｊｌｊ　４”−＋ｔ’Ｘ、２２　Ａ　ｖ　
２２　Ｂ　＋　２２　Ｃ・・・ｐ／ｓ変１・罵回１１″
ｈ１２３Ａ４　ｔ２３Ｊ　１２３ｃ１１２３Ａ２　＋２
３１’ｈ　１２３ｃ２・・・Ｓ／Ｐ変ｉａ回路、２４１．２４．・・・反転回路、２５１　ｔ２５ｔ・・・カウンタ、２７・・・Ｃノ３択回路、３２Ａ、３２Ｂ・・・同期回路、３５・・す？ラレル／シリアル制御回路、３６０，３６
２　・・・シリアル／ノ２ラレル；１ｒｌｌ　ｆ”）回
ｌＩＬ＋’；。特許出願人　東京芝浦電気株式会社代理人弁理士　石　井　紀　男鳥１図

Claims

【特許請求の範囲】

（１）　複数の電力系統からの複数の電気量を導入して
各電力系統についての主保護演算を行なう第１の装置と
後備保護演算を行なう第２の製置とを夫々有するディジ
タル保護継電装置Ｉりにおいて、第１の装置は複数の入
力電気量をディジタル符号に変換する変換手段と、前記
変換されたディジタルデータを入力して電力系統の主保
護演算を行なう、８１の演算手段と、前記変換されたデ
ィジタルデータを後備保護演算のために伝送するａ数個
の伝送手段と、各手段に対して制御１西号を与える制御
回路とをそなえると共に、第２の装置は伝送されてくる
ディジタルデータを受信する象めの仮叔個の受１ａ手段
と、Ｉ同御回路からの制御匿号を覚・１１コしてパルス
数をカウントすることにより受信されたディジタルデー
タの良否を判定するカウンタと、［）１■記受信された
デ（ジタルデータを入力して電力系統の後備保ｉΦｍ界
を行なう第２の演釘１手段とをそなえたことを！ｒ！ｆ
徴とするディジタル１呆−ｊＪ！ｄ　＋ｉ、装置。
（２）ｉ東数の電力系統からの複数の電気−Ｍを・・Ｖ
１人して各゛ｌｉ力系統についての主保護演Ｊ？を行な
う、Ｌ各１の装置と必１＋＃ｔ　ｆ呆１１ζを演算を行
なう出２の漆へ直と俊夫々付するディジタル保護謎ＪＲ
装（へにおいじ１．）へ１の装置６１はσＬ敗の人カド
気賛をディジタル１３号に、シ、ミ換するための２重−
化された入換手段と、前記入換されたディジタルデータ
を夫々入力して電力系統の生保詮演算を行なうと同時に
ディジタルデ−タの良否判定を行ない不良時に切換１１
１号を出力する第１の前二）７手１々と、前記変換され
た各ディジタルデータが入力され切換信号によってｙ゛
イノタルデータ一方を出力する選択手段と、ｔ＋ｉＪ記
・＊Ｕ　（ｊｄされた出力を後ＩＡｆｆ保護演算のため
に伝送するｉ、！ｊ　：ｌ攬１１・・１の伝送手段と、
各手段に対して１ｌｉｌｊ斜１，１弓旬〜える１１ｆｌ
ｌ　（＋ｔ１１回路とをそなえると共に、圧２の装面゛
は伝送されてくるディジタルデータを受信するだめの、
ｙ；デ戊１固の覚１δ手段と、ｆｌｉｌＪ御回路からの
制御’ｌｌ　ｌｓｉ　”ｊを受信してパルス数をカウン
トすることにより受信されたディジタルデータの良否判
定するカウンタと、前記受信されたディジタルデータを
入力して電力系統の後備保護演算を行なう縞２の演算手
段とをそなえたことを特徴とするディジタル保護継電装
置丘。
（３）複数の電力系統からの複数の゛１■気Ｊ−１を導
入して各電力系統についての生保設演算を行なう第１の
装置と後備保護演算を行なう第２の装置とを夫々有する
ディジタル保護継電装置において、帛ｌの装置は複数の
入力電気量をディジタル符号に変換するだめの２重化さ
れた変換手段と、前記変メされたディジタルデータを夫
々入力して・電力系統の生保ｄ演算を行なうＪｌの演算
手段と、＋ｊｉＪ記変侯さ変換ディジタルデータを後備
保護演算のために伝送する複数個の伝送手段と、各手段
に対して制（ｉｌｌ信号を与える制御回路とをそなえる
と共に１弗２の装置は伝送されてくるディジタルデータ
を受信するだめの複数個の受信手段と、制御回路からの
１ＩＩＩＪ御信号を受信してノクルス数をカウントする
ことによシ受信されたディジタルデータの良否判定する
カウンタと、前記判定結果により受１ｎされたディジタ
ルデータを切換えて入力して１（電力系統の後備保護演
算を行なう第２の演算手段とをそなえたことを特徴とす
るディジタル保護継電装置・□′１１゜（４）＋暁数の
＞ａ力系統からの複数の市、気−ｈ（全、・！？大して
各′１１（力系統についての主保護演詩を行なうｄｌ。ｌの装置と後備保護演算を行なう第２の装置１′イとケ
夫々有するディジタル保護継゛屯装置におい−ｃ、ｙｇ
１の装置は複数の入力電流のみをディジタル７丁号に変
換する変換手段と、前記変換されたディジタルデータを
入力し−Ｃ電力系統の生保級演Ｒ：　’ｒ：　（ｒなう
第１の演算手段と、前記変換されたディジタルデータを
後備保護演算のために伝送する手段と、各手段に対して
制御信号を与える開側）回路とをそなえると共に、弔２
の装置りは伝送されでくるプ′イジタルデータを受信す
る複数個の受１バ手段と、制御回路からの＋ｌ１ｌＪ御
信号を受信して・−？ルスん（をカウントすることによ
り受信されたディジタルデータの良否を判定するカウン
タと、前１記ｉｌ・ｌｌ　１ｕＩ１１回路からのサンプ
リング信号を受信する同期回路と、電力系統からの電圧
を導入し同期信号に同期して入力される電圧をディジタ
ル符号に変換する変換手段と、前記各ディジタルデータ
を入力して電力系統の後備保訛演Ｘを行々う第２の演↓
７手段とをそなえたことを特徴とするディジクル保１〆
′！継１α装置１ｔ０（り）複数の′電力系統からの？ｉＥ故の電気量を導入
して各電力系統についての生保＆　ｍ　”ｒｉ”Ｃ行な
う枢１の装置と後備保護演算を行なう第２の装置とを夫
々イ１するディジタル保護継電装置において、り１シ１
の銑（丘は複数の入力′成気お、をディジタルト１−号
に変換する変換手段と、前記変換されたディジタルデー
タを入力して電力系統の生保画演算を行なうか１も１の
演算手段と、前記変換されたディジタルデータをサイク
リックディジタルａ’ｔ　ＧＭ伝送方式を用いて仮τＩ
Ｊ保段演算のために伝送する伝送手段と、各手段に対し
て’＋’Ｊ御信号全信号る’＋ＢＩＪ　７＋Ｑ１回路と
をそなえると共に、第２の製置は伝送されてくるフレー
ム４１・Ｉ成の伝送データを受信して前記受信データの
良否を判定する受信手段と、前記伝送ブ゛−りを入力し
て電力系統の後備保護演算を行なう吊２の演算手段とを
そなえ、伝送データネ良”ｆ　Ｎ　餌Ｈ処坪を中止して
アラーム信号を送出することを・１ゲ徴とするディジタ
ル保磨！ｉ継ｔに装置。