JPS6093509A - プログラマブル・コントロ−ラの入出力モジユ−ル - Google Patents
プログラマブル・コントロ−ラの入出力モジユ−ルInfo
- Publication number
- JPS6093509A JPS6093509A JP20183883A JP20183883A JPS6093509A JP S6093509 A JPS6093509 A JP S6093509A JP 20183883 A JP20183883 A JP 20183883A JP 20183883 A JP20183883 A JP 20183883A JP S6093509 A JPS6093509 A JP S6093509A
- Authority
- JP
- Japan
- Prior art keywords
- input
- data
- output module
- access
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、プログラマブル・コントローラ（以下ＰＣ七
称する）の入出力モジュール、具体的にはＰＣと該入出
カモジュールとの間でハンドシェイキング（データの送
り出しと受け取りとの間の確認手段）を必要とせずにデ
ータの授受が行える入出力モジュールに関するものであ
る。
称する）の入出力モジュール、具体的にはＰＣと該入出
カモジュールとの間でハンドシェイキング（データの送
り出しと受け取りとの間の確認手段）を必要とせずにデ
ータの授受が行える入出力モジュールに関するものであ
る。
ＰＣシステムの概念図を第１図に示す。従来の、かかる
入出カモジュールにおいては、数値入出力データの場合
、各データ単位にＰＣとハンドシェイキングを行い、デ
ータを授受していたが、データの授受が行なわれている
間は、ＰＣが待期状態となるので数値入出力データ量が
多い場合、ＰＣの処理効率が低下してしまうという欠点
がめった。
入出カモジュールにおいては、数値入出力データの場合
、各データ単位にＰＣとハンドシェイキングを行い、デ
ータを授受していたが、データの授受が行なわれている
間は、ＰＣが待期状態となるので数値入出力データ量が
多い場合、ＰＣの処理効率が低下してしまうという欠点
がめった。
そこで、入出カモジュールとＰＣの間に、入出力データ
を一時保持するだめのＲＡＭを設け、ＰＣから入出力モ
ジュールへデータを出力する場合は前記ＲＡＭにデータ
を書き込み、ＰＣが入出力モジュールからデータを取シ
込む場合は前記ＲＡＭからデータを読み出すことによっ
て、データの授受を容易に行なおうとすることが考えら
れる。
を一時保持するだめのＲＡＭを設け、ＰＣから入出力モ
ジュールへデータを出力する場合は前記ＲＡＭにデータ
を書き込み、ＰＣが入出力モジュールからデータを取シ
込む場合は前記ＲＡＭからデータを読み出すことによっ
て、データの授受を容易に行なおうとすることが考えら
れる。
このような技術を開示した先行出願として特開昭５６−
９８０４や特開昭５７−６２４１４がある。
９８０４や特開昭５７−６２４１４がある。
しかしながら、前者は受送信部間をシリアル信号で行う
形式のものでア〕、パラレル信号のままでデータの授受
がなされる形式のものには適用できないものである。
形式のものでア〕、パラレル信号のままでデータの授受
がなされる形式のものには適用できないものである。
また後者は、前記孔ＡＭをＦＣ側に組み込むものであっ
て、入出力モジュールを特定するだめの手段が必要とな
っている。さらにＰＣが直接入出力モジュールを駆動す
るのではなく、間接的に駆動するため前記ＲＡＭのコピ
ーを別のメモリに持っていないと処理速度の向上がはか
れないという欠点がある。
て、入出力モジュールを特定するだめの手段が必要とな
っている。さらにＰＣが直接入出力モジュールを駆動す
るのではなく、間接的に駆動するため前記ＲＡＭのコピ
ーを別のメモリに持っていないと処理速度の向上がはか
れないという欠点がある。
本発明は、上記事情に鑑みてなされたもので、ハンドシ
ェキングが不要なデータ授受を可能とし、ＰＣの処理効
率を向上させるもので心って、しかも標準的に使用可能
な入出カモジュールを提供することを目的とする。
ェキングが不要なデータ授受を可能とし、ＰＣの処理効
率を向上させるもので心って、しかも標準的に使用可能
な入出カモジュールを提供することを目的とする。
本発明の要旨となるところは、入出カモジュールの中ニ
モジーールプロセノサを備工てモジ−−ルをインテリジ
ェントに構成するとともに、デュアルポート几ＡＭを備
え、該ＲＡＭのアクセス優先権をＰＣにもたせるように
し、しかもＦＣの前記ＲＡＭアクセスが完了すれば、ア
クセス完了信号を発生させて、モジュールプロセッサに
アクセス権をおけわたすようにしてＰＣのスキャニング
と同期をとるようにしたところにある。
モジーールプロセノサを備工てモジ−−ルをインテリジ
ェントに構成するとともに、デュアルポート几ＡＭを備
え、該ＲＡＭのアクセス優先権をＰＣにもたせるように
し、しかもＦＣの前記ＲＡＭアクセスが完了すれば、ア
クセス完了信号を発生させて、モジュールプロセッサに
アクセス権をおけわたすようにしてＰＣのスキャニング
と同期をとるようにしたところにある。
以下、本発明の具体的実施例を図を参照して説明する。
第２図は本発明の入出カモジュールでｂシ、以下に述べ
る構成となっている。
る構成となっている。
１はモジュールプロセッサであり、入出力モジュール全
体の制御をつかさどる。
体の制御をつかさどる。
２はモジュールプロセノサ１が実行すべき命令が記憶さ
れているＲＯＭ、である。
れているＲＯＭ、である。
３はモジュールプロセノサ１のワーキングエリアのＲＡ
Ｍである。
Ｍである。
４は外部インターフェースであシ、外部機器からの入力
信号を入出力モジュールで使用できる形式（レベル）に
変換し、またその逆の変換を行うものである。
信号を入出力モジュールで使用できる形式（レベル）に
変換し、またその逆の変換を行うものである。
５はランダムアクセスメモリであシ、入出力データを一
時保持するものである。なお、このことがら以後、Ｉｌ
ｏ ＲＡＭと称する。
時保持するものである。なお、このことがら以後、Ｉｌ
ｏ ＲＡＭと称する。
６はＩｌｏ ＲＡＭ５のアクセスコントローラであり、
Ｉｌｏ ＲＡＭ５のアクセス信号は全てこれが発する。
Ｉｌｏ ＲＡＭ５のアクセス信号は全てこれが発する。
７はバスコントローラであり、ＰＣに接続されるデータ
バス８、アドレスバス９の信号を入出カモジュールに入
力させるか否かをコントロールするものである。
バス８、アドレスバス９の信号を入出カモジュールに入
力させるか否かをコントロールするものである。
１０ａ、１０ｂはデータトランスミツターであシ、ツレ
ツレアクセスコントローラ６、バスコントローラ７が発
する信号を受けて、データの流れる方向を規制するもの
である。
ツレアクセスコントローラ６、バスコントローラ７が発
する信号を受けて、データの流れる方向を規制するもの
である。
１１ａ、ｌｌｂはゲートであり、それぞれアクセスコン
トローラ６、バスコントローラ７が発する信号を受けて
アドレス信号を伝達したり切シ離したりするものである
。
トローラ６、バスコントローラ７が発する信号を受けて
アドレス信号を伝達したり切シ離したりするものである
。
以上のＩｌｏ ＲＡＭ５ 、アクセスコントローラ６、
バスコントローラ７、データトランスミツター１０ａ、
１０ｂ、ゲートｌｌａ、ｌｌｂで、プーアルボート几Ａ
Ｍを構成している。
バスコントローラ７、データトランスミツター１０ａ、
１０ｂ、ゲートｌｌａ、ｌｌｂで、プーアルボート几Ａ
Ｍを構成している。
なお、図において、きわめて自明な信号線（例えば、モ
ジュールプロセッサ１からＲＯＭ２に送られるべきコン
トロール信号線）などは省略している。
ジュールプロセッサ１からＲＯＭ２に送られるべきコン
トロール信号線）などは省略している。
次に、具体的動作にしたがってさらに詳しく説明する。
ＰＣが入出力モジュールのデータを取シ込む場合には、
コントロール信号１２でその市指定する。
コントロール信号１２でその市指定する。
コントロール信号１２は、具体的にはモジュール指定信
号や、出力指定信号などからなっている。
号や、出力指定信号などからなっている。
モジュール指定信号というのは、一般的にはＰＣ１個に
対し複数個の入出力モジュールが接続されるので、特定
の入出カモジュールを指定するものである。
対し複数個の入出力モジュールが接続されるので、特定
の入出カモジュールを指定するものである。
出力指定信号というのは、データの読み出しか、書き込
みかを指定するものである。この場合は、読み出しであ
る。
みかを指定するものである。この場合は、読み出しであ
る。
このコントロール信号１２を受ケタハスコントローラ７
は、アクセスコントローラ６に対しＩｌｏＲＡＭのアク
セスを要求する信号１３を発する。
は、アクセスコントローラ６に対しＩｌｏＲＡＭのアク
セスを要求する信号１３を発する。
アクセスコントローラ６はそれに対し、アクセス可能で
あれば応答信号１４を返信するとともに、読み出し信号
１５をＩ１０几ＡＭ５に送出し、読み出し可能の状態に
する。
あれば応答信号１４を返信するとともに、読み出し信号
１５をＩ１０几ＡＭ５に送出し、読み出し可能の状態に
する。
バスコントローラ７は信号１７を送出しゲート１１ｂを
開き、ｐｃからアドレス信号を入力するとともに、信号
１８を送出してＩｌｏ ＲＡＭ５からデータがＰＣへ流
出する送路を開く。
開き、ｐｃからアドレス信号を入力するとともに、信号
１８を送出してＩｌｏ ＲＡＭ５からデータがＰＣへ流
出する送路を開く。
以上の動作によってＩｌｏ ＲＡＭ５の内容がＰＣによ
って読み出される。
って読み出される。
また、ＰＣが入出カモジュールへデータを出力する場合
には、読み出しく取込み）と同様に、コントロール信号
１２でその旨指定する。データの書き込みが指定される
と、バスコントローラ７はアクセスコントローラ６に対
し、Ｉｌｏ ＲＡＭアクセス要求信号１３を発する。ア
クセスコントローラ６は、アクセス可能であれば応答信
号１４を返信する。モジュールブロセノサがＩｌｏ 几
ＡＭを占有してアクセス不可の場合には、応答信号１４
は返らない。これは初期リセット時、モジュールブロセ
ノサがＩｌｏ ＲＡＭの初期化を行なう場合に、ＰＣが
Ｉｌｏ ＲＡＭをアクセスできなくするために必要な処
置である。ＰＣは、入出力モジュールへは通常どおシア
クセスを行ない、Ｉｌｏ 几ＡＭへのアクセスが行なわ
れないだけでなく、入出力モジュールの状態に対しては
ＰＯｌｄ：関与しない。
には、読み出しく取込み）と同様に、コントロール信号
１２でその旨指定する。データの書き込みが指定される
と、バスコントローラ７はアクセスコントローラ６に対
し、Ｉｌｏ ＲＡＭアクセス要求信号１３を発する。ア
クセスコントローラ６は、アクセス可能であれば応答信
号１４を返信する。モジュールブロセノサがＩｌｏ 几
ＡＭを占有してアクセス不可の場合には、応答信号１４
は返らない。これは初期リセット時、モジュールブロセ
ノサがＩｌｏ ＲＡＭの初期化を行なう場合に、ＰＣが
Ｉｌｏ ＲＡＭをアクセスできなくするために必要な処
置である。ＰＣは、入出力モジュールへは通常どおシア
クセスを行ない、Ｉｌｏ 几ＡＭへのアクセスが行なわ
れないだけでなく、入出力モジュールの状態に対しては
ＰＯｌｄ：関与しない。
応答信号１４を受け取ったバスコントローラ７は信号１
７を送出し、ゲート１１１３よりＰＣからのアドレス信
号をＩｌｏ 几ＡＭアドレスバスへ乗せ、且つ信号１８
をトランスミッタ１０ｂに与え、ＰＣからのデータをＩ
ｌｏ 凡ＡＭデータバスに乗せる。
７を送出し、ゲート１１１３よりＰＣからのアドレス信
号をＩｌｏ 几ＡＭアドレスバスへ乗せ、且つ信号１８
をトランスミッタ１０ｂに与え、ＰＣからのデータをＩ
ｌｏ 凡ＡＭデータバスに乗せる。
さらに、アクセスコントローラ６はＩｌｏ ｌｌＡＭ５
へ書き込み信号１６を送出し、データを団き込む。
へ書き込み信号１６を送出し、データを団き込む。
以上の動作によってＩｌｏ 几ＡＭ５へＰＣよシデータ
が書き込まれる。
が書き込まれる。
サテ、ＰＣによるＩｌｏ ＲＡＭ５のアクセスが完了す
れば、コン）・ロール信号１２中のモジュール指定信号
が切れ、それによってバスコントローラ７は完了信号１
９を発する。この完了信号１９によってモジュールプロ
セッサ１がアクセスコントローラ６に信号２０を発して
Ｉｌｏ ＲＡＭ５のアクセスを開始し、ＩｌｏＲＡＭ５
のデータを読み出してワーキングエリアの几ＡＭ３に転
送し、かつ、ワーキングエリアのＲＡＭ３のデータをＩ
ｌｌｌｏｌｔＡ へ転送（書き込み）する。なお、デー
タトランスミノター１０ａ、ゲート１１ａは、アク−１
＝スコントローラ６の信号によって読み出し、書き込み
にしたがって制御される。
れば、コン）・ロール信号１２中のモジュール指定信号
が切れ、それによってバスコントローラ７は完了信号１
９を発する。この完了信号１９によってモジュールプロ
セッサ１がアクセスコントローラ６に信号２０を発して
Ｉｌｏ ＲＡＭ５のアクセスを開始し、ＩｌｏＲＡＭ５
のデータを読み出してワーキングエリアの几ＡＭ３に転
送し、かつ、ワーキングエリアのＲＡＭ３のデータをＩ
ｌｌｌｏｌｔＡ へ転送（書き込み）する。なお、デー
タトランスミノター１０ａ、ゲート１１ａは、アク−１
＝スコントローラ６の信号によって読み出し、書き込み
にしたがって制御される。
モジュールプロセッサ１がこのアクセスを行なうのは、
ＰＣのアクセス終了後から、次のＰＣのスキャンでのア
クセス開始までの間となる。
ＰＣのアクセス終了後から、次のＰＣのスキャンでのア
クセス開始までの間となる。
すなわち、これ以外の時間にモジュールプロセッサ１が
Ｉｌｏ 几ＡＭ５をアクセスしようとしても、すでにＰ
Ｃがアクセスしているので、ＰＣとＩ１０ＲＡＭ間のデ
ータの送路を規制する信号１８又は１８′から分岐した
信号２１．２１′がアクセスコントローラ６に入力され
ており、これらの信号とモジュールプロセッサ１からの
信号２０が同時に入力されると、ＷＡ Ｉ Ｔ信号２２
が発せられ、モジュールプロセッサ１のアクセス動作を
一時中止させるようになっているからである。
Ｉｌｏ 几ＡＭ５をアクセスしようとしても、すでにＰ
Ｃがアクセスしているので、ＰＣとＩ１０ＲＡＭ間のデ
ータの送路を規制する信号１８又は１８′から分岐した
信号２１．２１′がアクセスコントローラ６に入力され
ており、これらの信号とモジュールプロセッサ１からの
信号２０が同時に入力されると、ＷＡ Ｉ Ｔ信号２２
が発せられ、モジュールプロセッサ１のアクセス動作を
一時中止させるようになっているからである。
つまり、Ｉｌｏ ＲＡＭ５ のアクセスはＰＣが優先す
るよう構成されているのである。
るよう構成されているのである。
このようにすることによυ、従来必要であったへンドシ
エイキング、すなわち入出力モジュールがＰＣに対しＢ
Ｕ、ＳＹ倍信号入出力命令が実行されないようＣＰＵを
ＷＡＩＴさせる信号）を返すことなくデータの授受が可
能となり、Ｉ、’ＯＲＡＭのアクセスがＰＣのスキャン
に同期できるようになった。
エイキング、すなわち入出力モジュールがＰＣに対しＢ
Ｕ、ＳＹ倍信号入出力命令が実行されないようＣＰＵを
ＷＡＩＴさせる信号）を返すことなくデータの授受が可
能となり、Ｉ、’ＯＲＡＭのアクセスがＰＣのスキャン
に同期できるようになった。
以上述べたように、本発明によれば、ＰＣと入出力モジ
ュール間でハンドシェイキングを行うことなく、データ
の授受が可能となシ、ＰＣの処理効率が向上するという
効果がるる。しかもデータを特殊な形式に変換しないの
で、標準的に使用可能である。
ュール間でハンドシェイキングを行うことなく、データ
の授受が可能となシ、ＰＣの処理効率が向上するという
効果がるる。しかもデータを特殊な形式に変換しないの
で、標準的に使用可能である。
第１図は、ＰＣシステムの概念図、第２図は本発明の具
体的実施例である。 １：モジュールブロセノサ ５ ： Ｉｌｏ １１ＬＡ
Ｍ第 １ 図 手続補正書 １．事件の表示 昭和５８年特許願第２０１８３８号 ２、発明の名称 プログラマブル・コントローラの入出カモジュール３、
補正をする者 事件との関係 特許出願人 住所 福岡県北九州市八幡西区大字藤田２３４６番地５
、補正により増加する発明の数 ０ ６、補正の対象 明細書の「発明の詳細な説明」の欄 ７、補正の内容 （１）明細内筒３＠１８ｉｉｒハンドシエキング」を「
ハンドシエイキング」にＥＴ正いたしまづ。 （２）明細書第８頁１９行「信号１８」を「信号１８−
」に訂正いたします。 （３）明細書第８頁７行から１５行にかけて、「モジュ
ールプロセッサがＩｌｏＲＡＭを・・・・・・・・・・
・の状態に対しては関与しない。」とあるものを削除い
たします。 （４）明細因第１０頁１９行の後に、 ［ところｒ、入出カモジュールが初期リセツ１一時、モ
ジュールプロセッサがＩｌｏＲＡＭの初期化を行なって
いるときにＰＣが入出カモジュールをアクセスすると、
Ｉ１０ＲＡＭアクセス要求信号１３に対して、応答信号
１４は返信されずＰＣによるＩ１０ＲＡＭアクセスは禁
止される。 この場合、ＰＣにとって入出）ｊモジュールは未装着と
同じ状態である。従って、ＰＣの入出力処理に何ら不都
合は生じない。ｌ１０ＲΔＭの初期化が完了すると、前
述の手順に従ってＰＣと入出カモジュール間でデータの
授受が行なわれる。」を挿入いたします。 以上
体的実施例である。 １：モジュールブロセノサ ５ ： Ｉｌｏ １１ＬＡ
Ｍ第 １ 図 手続補正書 １．事件の表示 昭和５８年特許願第２０１８３８号 ２、発明の名称 プログラマブル・コントローラの入出カモジュール３、
補正をする者 事件との関係 特許出願人 住所 福岡県北九州市八幡西区大字藤田２３４６番地５
、補正により増加する発明の数 ０ ６、補正の対象 明細書の「発明の詳細な説明」の欄 ７、補正の内容 （１）明細内筒３＠１８ｉｉｒハンドシエキング」を「
ハンドシエイキング」にＥＴ正いたしまづ。 （２）明細書第８頁１９行「信号１８」を「信号１８−
」に訂正いたします。 （３）明細書第８頁７行から１５行にかけて、「モジュ
ールプロセッサがＩｌｏＲＡＭを・・・・・・・・・・
・の状態に対しては関与しない。」とあるものを削除い
たします。 （４）明細因第１０頁１９行の後に、 ［ところｒ、入出カモジュールが初期リセツ１一時、モ
ジュールプロセッサがＩｌｏＲＡＭの初期化を行なって
いるときにＰＣが入出カモジュールをアクセスすると、
Ｉ１０ＲＡＭアクセス要求信号１３に対して、応答信号
１４は返信されずＰＣによるＩ１０ＲＡＭアクセスは禁
止される。 この場合、ＰＣにとって入出）ｊモジュールは未装着と
同じ状態である。従って、ＰＣの入出力処理に何ら不都
合は生じない。ｌ１０ＲΔＭの初期化が完了すると、前
述の手順に従ってＰＣと入出カモジュール間でデータの
授受が行なわれる。」を挿入いたします。 以上
Claims (1)
- モジュールプロセッサと、デュアルポートＲＡＭを備え
、入出力モジュールとプログラマブル・コントローラと
のデータの授受は前記ＲＡＭに書き込み、読み出しを行
うことによって行なわしめるよう構成したプログラマブ
々・コントローラの入出カモジュールにおいて、プログ
ラマブル・コントローラが前記ＲＡ Ｍをアクセスしよ
うとしたときに、前記モジュールプロセッサも前記ＲＡ
Ｍをアクセスしようとするときは、前記モジュールプロ
セッサを一時停止させるとともに、プログラマブル・コ
ントローラが前記ＲＡＭのアクセスを完入出カモジュー
ル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20183883A JPS6093509A (ja) | 1983-10-26 | 1983-10-26 | プログラマブル・コントロ−ラの入出力モジユ−ル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20183883A JPS6093509A (ja) | 1983-10-26 | 1983-10-26 | プログラマブル・コントロ−ラの入出力モジユ−ル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6093509A true JPS6093509A (ja) | 1985-05-25 |
Family
ID=16447727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20183883A Pending JPS6093509A (ja) | 1983-10-26 | 1983-10-26 | プログラマブル・コントロ−ラの入出力モジユ−ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6093509A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020090236A1 (ja) * | 2018-10-31 | 2020-05-07 | 株式会社日立製作所 | 放射線モニタ及び放射線の測定方法 |
-
1983
- 1983-10-26 JP JP20183883A patent/JPS6093509A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020090236A1 (ja) * | 2018-10-31 | 2020-05-07 | 株式会社日立製作所 | 放射線モニタ及び放射線の測定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4245307A (en) | Controller for data processing system | |
| US5404462A (en) | Dual bus interface transfer system for central processing module | |
| KR100630071B1 (ko) | 다중 프로세서 환경에서의 ｄｍａ를 이용한 고속 데이터전송 방법 및 그 장치 | |
| US5509127A (en) | Transmission logic apparatus for dual bus network | |
| US5566345A (en) | SCSI bus capacity expansion controller using gating circuits to arbitrate DMA requests from a plurality of disk drives | |
| US5495585A (en) | Programmable timing logic system for dual bus interface | |
| US20060168366A1 (en) | Direct memory access control method, direct memory access controller, information processing system, and program | |
| US5444852A (en) | I/O device interface having buffer mapped in processor memory addressing space and control registers mapped in processor I/O addressing space | |
| US5761451A (en) | Configuration with several active and passive bus users | |
| US5430844A (en) | Communication control system for transmitting, from one data processing device to another, data along with an identification of the address at which the data is to be stored upon reception | |
| JPS58109960A (ja) | デ−タ処理システム | |
| JPS6093509A (ja) | プログラマブル・コントロ−ラの入出力モジユ−ル | |
| US4539656A (en) | Memory access selection circuit | |
| JPH05108554A (ja) | メインコントローラ内に内蔵したバスコントローラの動作システム | |
| US5566350A (en) | Information device for providing fast data transfer with minimum overhead | |
| JP3516422B2 (ja) | データ通信アダプタ内の別のバスのテンプレートを使用して周辺回路をｒｉｓｃバスにインターフェースするためのシステムおよび方法 | |
| JP3079956B2 (ja) | プリンタ | |
| JPH087738B2 (ja) | エンディアン変換方式 | |
| KR940009830B1 (ko) | 제어논리장치 | |
| JPH0471224B2 (ja) | ||
| KR950010946B1 (ko) | 데이타 전송 방법이 상이한 두 버스(bus) 사이의 인터페이스 장치 | |
| KR200296602Y1 (ko) | 교환기의디바이스보드와디비이스제어보드간억세스충돌방지장치 | |
| KR890006191Y1 (ko) | Dma를 이용한 mt 콘트롤러 회로 | |
| JPS6120167A (ja) | デ−タ記憶装置 | |
| JPS63226755A (ja) | デ−タ転送回路 |