JPS6093973A - 半導体試験装置の検査装置 - Google Patents
半導体試験装置の検査装置Info
- Publication number
- JPS6093973A JPS6093973A JP20330383A JP20330383A JPS6093973A JP S6093973 A JPS6093973 A JP S6093973A JP 20330383 A JP20330383 A JP 20330383A JP 20330383 A JP20330383 A JP 20330383A JP S6093973 A JPS6093973 A JP S6093973A
- Authority
- JP
- Japan
- Prior art keywords
- test
- input
- semiconductor
- driver
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半導体装置を試験する試験装置の正常動作
を確認するための半導体試験装置の検査装置に関するも
のである。
を確認するための半導体試験装置の検査装置に関するも
のである。
従来この種の装置として第１図に示すものがあった。図
において、１は試験装置本体、２は試験される半導体装
置（以下、被測定装置と記す）、３は検査用のパルスを
印加するための１゛ライバ、４は被測定装置２の出力を
試験装置がプログラムされた動作を行なったとき各時点
で冑られる値と比較するためのコンパレータ、５はドラ
イバ３とコンパレータ４とを搭載したピンエレクトロニ
クスカード、６は被測定装置２のＤＣ特性を測定するた
めのＤＣ測定器、５ｂは試験装置１の出口であるピンエ
レクトロニクスカード５の出口、７はピンエレクトロニ
クスカード５と被測定装置２との間を電気的に導通させ
るための信号ラインである。３ａ、４ａ、５ａ、及び６
ａは、それぞれドライバ３．コンパレータ４．ピンエレ
クトロニクスカード５及びＤＣ測定器６を接続／接断す
るためのリレーである。２ａは被測定装置２の入出力信
号の入出力ピン（入出力パッド）である。
において、１は試験装置本体、２は試験される半導体装
置（以下、被測定装置と記す）、３は検査用のパルスを
印加するための１゛ライバ、４は被測定装置２の出力を
試験装置がプログラムされた動作を行なったとき各時点
で冑られる値と比較するためのコンパレータ、５はドラ
イバ３とコンパレータ４とを搭載したピンエレクトロニ
クスカード、６は被測定装置２のＤＣ特性を測定するた
めのＤＣ測定器、５ｂは試験装置１の出口であるピンエ
レクトロニクスカード５の出口、７はピンエレクトロニ
クスカード５と被測定装置２との間を電気的に導通させ
るための信号ラインである。３ａ、４ａ、５ａ、及び６
ａは、それぞれドライバ３．コンパレータ４．ピンエレ
クトロニクスカード５及びＤＣ測定器６を接続／接断す
るためのリレーである。２ａは被測定装置２の入出力信
号の入出力ピン（入出力パッド）である。
次に動作について説明する。被側定装置２の検査中に、
試験装置１の具備すべき機能を確認する場合、該試験装
置１のドライバ３．コンパレータ４及びＤＣ測定器６の
正常動作を確認しなければならない。この各部の正常動
作確認は以下のようにしてなされる。
試験装置１の具備すべき機能を確認する場合、該試験装
置１のドライバ３．コンパレータ４及びＤＣ測定器６の
正常動作を確認しなければならない。この各部の正常動
作確認は以下のようにしてなされる。
試験装置１は検査中、該試験装置１のピンエレクトロニ
クスカード５の出口５ｂを経由し、信号ライン７を通し
て被測定装置２の入出力信号の入出力ピン２ａに接続さ
れている。
クスカード５の出口５ｂを経由し、信号ライン７を通し
て被測定装置２の入出力信号の入出力ピン２ａに接続さ
れている。
そこでまず、被測定装置２を８ｒ’＜験装置ｆｖ１から
切り離すためにリレー５ａを開き、次に１゛ライバ３の
リレー３ａとコンパレータ４のリレー４ａを閉じ、ドラ
イバ３からパルスを印加さ・口るように試験装置１に起
動をかける。この時ドライバ３が正常であれば、印加さ
れたパルスは同じピンエレクトロニクスカード５上のコ
ンパレータ４に到達し、この到達したパルスがドライバ
３で「１１加されたものと同じであるかどうがをコンパ
レータ４が判断し、これによりドライバ３とコンパレー
タ４の正常動作が確認できる。また、Ｄ Ｃ１ｌｌｌｌ
定器６の正常動作確認のためには、ＤＣ測定器６のリレ
ー６ａとドライバ３のリレー３ａを閉じ、ドライバ３に
よって電位を与え、その電位をＤＣ測定器６によって測
定することにより該ＤＣ測定器６の正常動作が確認でき
る。
切り離すためにリレー５ａを開き、次に１゛ライバ３の
リレー３ａとコンパレータ４のリレー４ａを閉じ、ドラ
イバ３からパルスを印加さ・口るように試験装置１に起
動をかける。この時ドライバ３が正常であれば、印加さ
れたパルスは同じピンエレクトロニクスカード５上のコ
ンパレータ４に到達し、この到達したパルスがドライバ
３で「１１加されたものと同じであるかどうがをコンパ
レータ４が判断し、これによりドライバ３とコンパレー
タ４の正常動作が確認できる。また、Ｄ Ｃ１ｌｌｌｌ
定器６の正常動作確認のためには、ＤＣ測定器６のリレ
ー６ａとドライバ３のリレー３ａを閉じ、ドライバ３に
よって電位を与え、その電位をＤＣ測定器６によって測
定することにより該ＤＣ測定器６の正常動作が確認でき
る。
このように、従来装置では被測定装置ｆ２の試験中に試
験装置１自身の検査を」二連のように行なっていたので
、試験装置Ｊ自身の機能Ｉ★査ｔよ容易に実現できる。
験装置１自身の検査を」二連のように行なっていたので
、試験装置Ｊ自身の機能Ｉ★査ｔよ容易に実現できる。
しかるに、このような従来の方法では、ピンエレクトロ
ニクスカード５のリレー５ａを開き、半導体試験装置１
と被測定装置２を切り離しているために、上記リレー５
ａと被測定装置２の入出力ピン２ａとの間の伝送系、即
ち信号ライン７、被測定装置２を載置するための基板等
、を含めての試験装置１の不良は検出することができな
いという欠点がある。
ニクスカード５のリレー５ａを開き、半導体試験装置１
と被測定装置２を切り離しているために、上記リレー５
ａと被測定装置２の入出力ピン２ａとの間の伝送系、即
ち信号ライン７、被測定装置２を載置するための基板等
、を含めての試験装置１の不良は検出することができな
いという欠点がある。
そこで、上記伝送系を含めての不良をも検出するために
、例えばオシロスコープ等の別の測定装置の検査用プロ
ーブを上記入出力ピン２ａに当てて、上記試験装置１か
ら出力される信号波形を観察することにより、上記伝送
系を含めて正常動作の確認を行なっていた。
、例えばオシロスコープ等の別の測定装置の検査用プロ
ーブを上記入出力ピン２ａに当てて、上記試験装置１か
ら出力される信号波形を観察することにより、上記伝送
系を含めて正常動作の確認を行なっていた。
ところが近年のように、半導体装置の集積化が進み、入
出力ピンが増大してくると、試験装置１の出口から半導
体装置２の入出力ピンまでの電気的接続が混み合い、被
測定装置の入出力ピンの位置に検査用プローブを当てる
ことはできず、この実際の位置で試験装置のドライバか
らのパルスが正しく印加されていることを確認すること
が困難となる。従って、上述のような従来の方法では被
測定装置２の入出力ピンの位置での試験装置の機能確認
は不可能である。
出力ピンが増大してくると、試験装置１の出口から半導
体装置２の入出力ピンまでの電気的接続が混み合い、被
測定装置の入出力ピンの位置に検査用プローブを当てる
ことはできず、この実際の位置で試験装置のドライバか
らのパルスが正しく印加されていることを確認すること
が困難となる。従って、上述のような従来の方法では被
測定装置２の入出力ピンの位置での試験装置の機能確認
は不可能である。
この発明は、かかる点に鑑みてなされたもので、被測定
装置の入出力ピン及び電源ピンと同じ配置をもち、かつ
１．２ゲ一ト程度の単純な論理回路構成をもつ検査用半
導体装置を被測定装置の代わりに用い、半導体試験装置
から発生される検査用信号をこの検査用半導体装置に与
え、該装置からの信号を判定して試験装置の不良の有無
を検出することにより、上記試験装置の出口から被測定
装置の入口までの信号ラインを含めた試験装置全体の機
能を確認できるようにした半導体試験装置の検査装置を
提供することを目的としている。
装置の入出力ピン及び電源ピンと同じ配置をもち、かつ
１．２ゲ一ト程度の単純な論理回路構成をもつ検査用半
導体装置を被測定装置の代わりに用い、半導体試験装置
から発生される検査用信号をこの検査用半導体装置に与
え、該装置からの信号を判定して試験装置の不良の有無
を検出することにより、上記試験装置の出口から被測定
装置の入口までの信号ラインを含めた試験装置全体の機
能を確認できるようにした半導体試験装置の検査装置を
提供することを目的としている。
以下この発明の一実施例を図について説明する。
第２図において、２１は被測定装置と同じ入出力信号ピ
ンの配置をもった検査用半導体装置であり、２１ ａ、
２ ｌ ｂ、２１ ｃは検査用半導体装置２１の入出力
ピン、即ち入出力パッドである。２２゜２２ａ、２２ｂ
は検査用半導体装置２１に組み込まれ、試験装置１の機
能を検査するための論理回路を構成する第１．第２のＮ
ＯＲ回路、及びインバータである。また、５ｃ、５ｆは
試験装置１内にあるピンエレクトロニクスカードであり
、通常、試験装置１には複数枚準備されている。３ｂ、
３ｄはドライバ（検査用信号発生手段）、４．１）、４
ｄはコンパレータ（判定手段）、６はＤＣ測定器、３ｃ
、 ３ｅ、 ４ｃ、 ４ｅ、 ５ｄ、 ５ｇ、 ６ｂ、
及び６Ｃはリレーである。５ｅ、５ｈはそれぞれピンエ
レクトロニクスカード５ｃ、５ｆの各出口であり、７．
７ａ、７ｂはそれぞれ上記出口５ｅ。
ンの配置をもった検査用半導体装置であり、２１ ａ、
２ ｌ ｂ、２１ ｃは検査用半導体装置２１の入出力
ピン、即ち入出力パッドである。２２゜２２ａ、２２ｂ
は検査用半導体装置２１に組み込まれ、試験装置１の機
能を検査するための論理回路を構成する第１．第２のＮ
ＯＲ回路、及びインバータである。また、５ｃ、５ｆは
試験装置１内にあるピンエレクトロニクスカードであり
、通常、試験装置１には複数枚準備されている。３ｂ、
３ｄはドライバ（検査用信号発生手段）、４．１）、４
ｄはコンパレータ（判定手段）、６はＤＣ測定器、３ｃ
、 ３ｅ、 ４ｃ、 ４ｅ、 ５ｄ、 ５ｇ、 ６ｂ、
及び６Ｃはリレーである。５ｅ、５ｈはそれぞれピンエ
レクトロニクスカード５ｃ、５ｆの各出口であり、７．
７ａ、７ｂはそれぞれ上記出口５ｅ。
５ｈと検査用半導体装置２１の入出力パソド２１ｂ、２
１ｃとの間を電気的に導通させるための信号ラインであ
る。
１ｃとの間を電気的に導通させるための信号ラインであ
る。
次に試験装置】の、正常動作、ｉ］ちドライバ３゜コン
パレータ４及びＤＣ測定器６の正常動作を検査用半導体
装置２１を用いて確認するための動作を説明する。ドラ
イバ３．３ｂとコンパレータ４ｄの機能確認をする場合
、まず各リレー３ａ、５ａ、３ｃ、５ｄ、４ｅ、５ｇを
接続し、ドライバ３よりパルスを、ドライバ３ｂより“
■、ＯＷ″レベルの電気信号を印加し、コンパレータ４
ｄでドライバ３より印加されたパルスの反転波形が伝達
されたかどうかを検査する。反転波形が確認されれば、
ドライバ３からリレー３ａ、５ａ及び信号ライン７の正
常動作が、そして信号ライン７Ｉ）、接点５ｈ、リレー
５ｇ、ａｅ及びコンパレータ４ｄの正常動作が確認でき
る。即ち、被測定装置の入出力信号パッドにお番」る試
験装置１の正常動作確認が実現できる。
パレータ４及びＤＣ測定器６の正常動作を検査用半導体
装置２１を用いて確認するための動作を説明する。ドラ
イバ３．３ｂとコンパレータ４ｄの機能確認をする場合
、まず各リレー３ａ、５ａ、３ｃ、５ｄ、４ｅ、５ｇを
接続し、ドライバ３よりパルスを、ドライバ３ｂより“
■、ＯＷ″レベルの電気信号を印加し、コンパレータ４
ｄでドライバ３より印加されたパルスの反転波形が伝達
されたかどうかを検査する。反転波形が確認されれば、
ドライバ３からリレー３ａ、５ａ及び信号ライン７の正
常動作が、そして信号ライン７Ｉ）、接点５ｈ、リレー
５ｇ、ａｅ及びコンパレータ４ｄの正常動作が確認でき
る。即ち、被測定装置の入出力信号パッドにお番」る試
験装置１の正常動作確認が実現できる。
また、ＤＣ測定器６の正常動作６（ｆＪ認は次のように
して行なう。まず、各リレー３ｃ、５ｄ、３ｃ。
して行なう。まず、各リレー３ｃ、５ｄ、３ｃ。
５ｇを接続し、検査用半導体装置２１の入出力パッド２
１ａをドライバ３ｂ、３ｄを用いて特定電位に保つ。即
ちドライバ３ｂでＩｔ Ｉ ＣＩ＋”レベル、ドライバ
３ｄで“ＬＯＷ″レベルを印加することによって、入出
力パッド２１ａには“ＨＩ ＧＨ”レベルの電位が得ら
れる。この電位をＤＣ測定器６．リレー６ａ、５ａ、接
点５ｂ及び信号ライン７を通して測定することによって
ＤＣ測定器系の検査用半導体装置２１の入出力パッド２
１ａまでの正常動作が確認できる。
１ａをドライバ３ｂ、３ｄを用いて特定電位に保つ。即
ちドライバ３ｂでＩｔ Ｉ ＣＩ＋”レベル、ドライバ
３ｄで“ＬＯＷ″レベルを印加することによって、入出
力パッド２１ａには“ＨＩ ＧＨ”レベルの電位が得ら
れる。この電位をＤＣ測定器６．リレー６ａ、５ａ、接
点５ｂ及び信号ライン７を通して測定することによって
ＤＣ測定器系の検査用半導体装置２１の入出力パッド２
１ａまでの正常動作が確認できる。
そして上記手順を各ドライバ、コンパレータに適用すれ
ば、各々の入出力パッドにおける試験装置の正常動作の
確認をすることができる。
ば、各々の入出力パッドにおける試験装置の正常動作の
確認をすることができる。
さらに、上記試験装置１のＣＰＵに適当なプロダラムを
組み、上記各ドライバ、コンパレータ。
組み、上記各ドライバ、コンパレータ。
及び各リレーをシーケンシャルに動作させることによっ
て、その各結果から上記伝送系を含めた試験装置の不良
場所を検出することもでき、この結果を試験装置１に設
けられたＣＲＴ等の表示手段に表示すれば容易にその位
置を知ることができる。
て、その各結果から上記伝送系を含めた試験装置の不良
場所を検出することもでき、この結果を試験装置１に設
けられたＣＲＴ等の表示手段に表示すれば容易にその位
置を知ることができる。
このような本実施例装置によれば、被測定装置の代わり
に該装置と同一配置になる入出力ピン及び電源ビンを有
する検査用半導体装置２１を用い、試験装置１からの検
査用信号をこの検査用半導体装置２１に与え、該装置２
１からの信号を判定することによって動作確認を行なう
ようにしたので、上記被測定装置２が集積化され非常に
多くの入出力ピンを有する場合であっても、上記試験装
置１の出口から被測定装置の入口までの伝送系を含めた
試験装置全体の正常動作確認を容易に行なうことができ
る。さらに、被測定袋＄２の入出力ピンが少ない場合、
従来では、オシロスコープ等によって上記試験装置１の
出口から被測定装置の入口までの伝送系の不具合を確認
していたわけであるが、この方法では、オシロスコープ
等の検査用プローブが被測定装置の入出力パッドに接続
されることになり、実際の試験状態とは若干界なった状
態で動作確認を行なうこととなる。これに対し、本実施
例では実際の試験状態と全く同様の状態で上記伝送系を
含めた試験装置全体の動作ＵＭｔＪｌを行なうことがで
き、その試験結果はより信頼性の高いものとなる。
に該装置と同一配置になる入出力ピン及び電源ビンを有
する検査用半導体装置２１を用い、試験装置１からの検
査用信号をこの検査用半導体装置２１に与え、該装置２
１からの信号を判定することによって動作確認を行なう
ようにしたので、上記被測定装置２が集積化され非常に
多くの入出力ピンを有する場合であっても、上記試験装
置１の出口から被測定装置の入口までの伝送系を含めた
試験装置全体の正常動作確認を容易に行なうことができ
る。さらに、被測定袋＄２の入出力ピンが少ない場合、
従来では、オシロスコープ等によって上記試験装置１の
出口から被測定装置の入口までの伝送系の不具合を確認
していたわけであるが、この方法では、オシロスコープ
等の検査用プローブが被測定装置の入出力パッドに接続
されることになり、実際の試験状態とは若干界なった状
態で動作確認を行なうこととなる。これに対し、本実施
例では実際の試験状態と全く同様の状態で上記伝送系を
含めた試験装置全体の動作ＵＭｔＪｌを行なうことがで
き、その試験結果はより信頼性の高いものとなる。
ここで、上記実施例と同様の検査を、実際の被測定装置
を使用して行なうこともできるのである０ が、この被測定装置を使って検査を行なう場合は、仮に
不良個所があることが判定されても、一般に上記被測定
装置の内部論理回路は非常に複雑であるため、試験装置
１に不良があるのか、被測定装置に不良があるのかわか
らない場合が多い。これに対し本実施例装置では被測定
装置の代わりに、非常に簡単な論理回路からなる検査用
半導体装置２１を用いているので、容易に試験装置１の
不良個所が確認できる。
を使用して行なうこともできるのである０ が、この被測定装置を使って検査を行なう場合は、仮に
不良個所があることが判定されても、一般に上記被測定
装置の内部論理回路は非常に複雑であるため、試験装置
１に不良があるのか、被測定装置に不良があるのかわか
らない場合が多い。これに対し本実施例装置では被測定
装置の代わりに、非常に簡単な論理回路からなる検査用
半導体装置２１を用いているので、容易に試験装置１の
不良個所が確認できる。
なお上記実施例では、簡単な論理を含む検査用半導体装
置としたが、装置中には論理ゲートを含めず、第３図に
示すように、単なる抵抗を装置中に作り込んでもよい。
置としたが、装置中には論理ゲートを含めず、第３図に
示すように、単なる抵抗を装置中に作り込んでもよい。
以上のように、この発明によれば、被測定装置と同じ入
出力ピン配置をもった単純な論理回路からなる検査用半
導体装置を用い、試験装置から発生される検査用信号を
この検査用半導体装置に与え該装置からの信号を判定し
て試験装置の不良の有無を検出するようにしたので、上
記試験装置の１ 出口から被測定装置の入出力ビンの入１夕１までの伝送
系を含めた試験装置全体の機能を簡「１１に確認できる
効果がある。
出力ピン配置をもった単純な論理回路からなる検査用半
導体装置を用い、試験装置から発生される検査用信号を
この検査用半導体装置に与え該装置からの信号を判定し
て試験装置の不良の有無を検出するようにしたので、上
記試験装置の１ 出口から被測定装置の入出力ビンの入１夕１までの伝送
系を含めた試験装置全体の機能を簡「１１に確認できる
効果がある。
【図面の簡単な説明】
第１図は従来の半導体試験装置のブ１１ツク図、第２図
はこの発明の一実施例による半導体試験装置の検査装置
のブロック図、第３図は該装置において検査用半導体装
置の内部論理を変更した例を示す図である。 １・・・半導体試験装置、２・・・被測定装：６．３，
３ｂ、３ｄ・・・ドライバ（検査用信号発イ１゛手段）
、４゜４ｂ、４ｄ・・・コンパレータ（１′り定年１゛
ツ）、５．５ｃ、５ｆ・・・ピンエレクトロニクスカー
Ｆ、６・・・１）Ｃ測定器、２１．３１・・・検査用２
１′導体装置、２２゜２２ａ、２２ｂ・・・論理回＋２
８を構成するゲート。 なお図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 ｋｉＬ ２ 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５８−２０３３０３号２、発明
の名称 半導体試験装置の検査装置 ３、補正をする者 事件との関係 特許出願人 代表者片１１１仁八部 ４、代理人 ５、？！正の対象 明細書の特許請求の範囲の欄及び発明の詳細な説明の欄 ６、ｔｌｉ正の内容 （１） 明細書の特許請求の範囲を別紙の通り訂正する
。 （２）明細書第６頁第１２行の「該装置から」を「該検
査用半導体装置から」に訂正する。 （３） 同第７頁第１５行のｒ７，７ａ、７ｂＪをｒ７
ａ、７ｂｊに訂正する。 （４）同第１０頁第２行の「動作信認」を「試験装置１
の動作確認」に訂正する。 以−］二 特許請求の範囲 （１１半導体試験装置を該試験装置の出口から被測定装
置の各入出力ピン及び電源ピンまでの伝送系を含めて検
査するための半導体試験装置の検査装置であって、上記
被測定装置と同一配置になる入出力ピン及び電源ビン、
１上記入出力ビンのいずれかへの入力信号に対し上記被
測定装置の場合と同じ信号を上記入出力ピンのいずれか
に出力する論理回路を有する検査用半導体装置と、検査
用信号を発生しこれを信号ラインを介して上記検査用半
導体装置の入出力ピンのいずれかに印加する検査用信号
発生手段、及び−上記検査用半導体装置の入出力ピンの
いずれかから出力される検査用信号を受け該検査用信号
の、 １ 装置の 力ピン び ビン でのんＬＬと隙
二夏伝送経路中の異常の有無を判定する判定手段を有す
る半導体試験装置とを備えたことを特徴とする半導体試
験装置の検査装置。
はこの発明の一実施例による半導体試験装置の検査装置
のブロック図、第３図は該装置において検査用半導体装
置の内部論理を変更した例を示す図である。 １・・・半導体試験装置、２・・・被測定装：６．３，
３ｂ、３ｄ・・・ドライバ（検査用信号発イ１゛手段）
、４゜４ｂ、４ｄ・・・コンパレータ（１′り定年１゛
ツ）、５．５ｃ、５ｆ・・・ピンエレクトロニクスカー
Ｆ、６・・・１）Ｃ測定器、２１．３１・・・検査用２
１′導体装置、２２゜２２ａ、２２ｂ・・・論理回＋２
８を構成するゲート。 なお図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 ｋｉＬ ２ 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５８−２０３３０３号２、発明
の名称 半導体試験装置の検査装置 ３、補正をする者 事件との関係 特許出願人 代表者片１１１仁八部 ４、代理人 ５、？！正の対象 明細書の特許請求の範囲の欄及び発明の詳細な説明の欄 ６、ｔｌｉ正の内容 （１） 明細書の特許請求の範囲を別紙の通り訂正する
。 （２）明細書第６頁第１２行の「該装置から」を「該検
査用半導体装置から」に訂正する。 （３） 同第７頁第１５行のｒ７，７ａ、７ｂＪをｒ７
ａ、７ｂｊに訂正する。 （４）同第１０頁第２行の「動作信認」を「試験装置１
の動作確認」に訂正する。 以−］二 特許請求の範囲 （１１半導体試験装置を該試験装置の出口から被測定装
置の各入出力ピン及び電源ピンまでの伝送系を含めて検
査するための半導体試験装置の検査装置であって、上記
被測定装置と同一配置になる入出力ピン及び電源ビン、
１上記入出力ビンのいずれかへの入力信号に対し上記被
測定装置の場合と同じ信号を上記入出力ピンのいずれか
に出力する論理回路を有する検査用半導体装置と、検査
用信号を発生しこれを信号ラインを介して上記検査用半
導体装置の入出力ピンのいずれかに印加する検査用信号
発生手段、及び−上記検査用半導体装置の入出力ピンの
いずれかから出力される検査用信号を受け該検査用信号
の、 １ 装置の 力ピン び ビン でのんＬＬと隙
二夏伝送経路中の異常の有無を判定する判定手段を有す
る半導体試験装置とを備えたことを特徴とする半導体試
験装置の検査装置。
Claims (1)
- 【特許請求の範囲】 （１１半導体試験装置を該試験装置の出口から被測定装
置の各入出力ピン及び電源ピンまでの伝送系を含めて検
査するための半導体試験装置の検査装置であって、上記
被測定装置と同一配置になる入出力ピン及び電源ピン、
上記入出力ピンのいずれかへの入力信号に対し上記被測
定装置の場合と同じ信号を上記入出力ピンのいずれかに
出力する体装置の入出力ピンのいずれかに印加する検査
用信号発生手段、及び上記検査用半導体装置の入出力ピ
ンのいずれかから出力される検査用信号を受け該検査用
信号の伝送経路中の異常の有無を判定する判定手段を有
する半導体試験装置とを備えたことを特徴とする半導体
試験装置の検査装置。 （２） 上記半導体試験装置は、それぞれ−上記検査用
信号発生手段及び判定手段が搭載された複数のカードと
、該複数の検査用信号発生手段及び判定手段をシーケン
シャルに動作させるとともにその各結果から不良場所を
検出するＣＰＵと、該ＣＰＵによって検出された不良場
所を表示する表示手段とを備えたものであることを特徴
とする特許請求の範囲第１項記載の半導体試験装置の検
査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20330383A JPS6093973A (ja) | 1983-10-28 | 1983-10-28 | 半導体試験装置の検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20330383A JPS6093973A (ja) | 1983-10-28 | 1983-10-28 | 半導体試験装置の検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6093973A true JPS6093973A (ja) | 1985-05-25 |
| JPH0249670B2 JPH0249670B2 (ja) | 1990-10-30 |
Family
ID=16471796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20330383A Granted JPS6093973A (ja) | 1983-10-28 | 1983-10-28 | 半導体試験装置の検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6093973A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6366470A (ja) * | 1986-04-07 | 1988-03-25 | テクトロニツクス・インコ−ポレイテツド | プロ−ブ装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS453400Y1 (ja) * | 1967-04-24 | 1970-02-16 |
-
1983
- 1983-10-28 JP JP20330383A patent/JPS6093973A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS453400Y1 (ja) * | 1967-04-24 | 1970-02-16 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6366470A (ja) * | 1986-04-07 | 1988-03-25 | テクトロニツクス・インコ−ポレイテツド | プロ−ブ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0249670B2 (ja) | 1990-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100187727B1 (ko) | 처리기 접촉 불량을 확인할 수 있는 접촉 점검 장치 및 이를 내장한 집적회로 소자 검사 시스템 | |
| JPS60142532A (ja) | 故障セルの電気的診断方法 | |
| US7075307B1 (en) | Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements | |
| US6724209B1 (en) | Method for testing signal paths between an integrated circuit wafer and a wafer tester | |
| JP3631275B2 (ja) | 半導体試験装置のピン試験回路 | |
| EP0919822A2 (en) | System for verifying signal voltage level accuracy on a digital testing device | |
| US20210389367A1 (en) | SYSTEM AND METHOD FOR PERFORMING LOOPBACK TEST ON PCIe INTERFACE | |
| TW200615560A (en) | Methods and apparatus for non-contact testing and diagnosing of inaccessible shorted connections | |
| JPH0249670B2 (ja) | ||
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| JP2966185B2 (ja) | 故障検出方法 | |
| KR0179093B1 (ko) | 테스트 어댑터 보드 체크기 | |
| JPH07109844B2 (ja) | 半導体集積回路 | |
| JPS63256872A (ja) | ２点間測定式導通試験器 | |
| JPH10270511A (ja) | ウエハー・プローブテスト方法及びウエハー又はダイス | |
| JPS6057947A (ja) | 半導体測定装置 | |
| JPH0541419A (ja) | 検査装置の評価方法 | |
| JP2963234B2 (ja) | 高速デバイス試験方法 | |
| JP3168813B2 (ja) | 半導体集積回路試験装置 | |
| KR19990034825A (ko) | 차량항법장치 메인보드 검사장치 | |
| JPH10275835A (ja) | ウエハ検査装置 | |
| JPS629276A (ja) | 半導体集積回路検査装置 | |
| JPS59154373A (ja) | 電子回路パツケ−ジの故障診断装置 | |
| JPS6262300B2 (ja) | ||
| JPH04114445A (ja) | 半導体試験システム |