JPH0249670B2 - - Google Patents
Info
- Publication number
- JPH0249670B2 JPH0249670B2 JP58203303A JP20330383A JPH0249670B2 JP H0249670 B2 JPH0249670 B2 JP H0249670B2 JP 58203303 A JP58203303 A JP 58203303A JP 20330383 A JP20330383 A JP 20330383A JP H0249670 B2 JPH0249670 B2 JP H0249670B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- semiconductor device
- semiconductor
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半導体装置を試験する試験装置の
正常動作を確認するための半導体試験装置の検査
装置に関するものである。
正常動作を確認するための半導体試験装置の検査
装置に関するものである。
従来この種の装置として第１図に示すものがあ
つた。図において、１は試験装置本体、２は試験
される半導体装置（以下、被試験半導体装置と記
す）、３は検査用のパルスを印加するためのドラ
イバ、４は被試験半導体装置２の出力を試験装置
がプログラムされた動作を行なつたとき各時点で
得られる値と比較するためのコンパレータ、５は
ドライバー３とコンパレータ４とを搭載したピン
エレクトロニクスカード、６は被試験半導体装置
２のDC特性を測定するためのDC測定器、５ｂは
試験装置１の出口であるピンエレクトロニクスカ
ード５の出口、７はピンエレクトロニクスカード
５と被試験半導体装置２との間を電気的に導通さ
せるための信号ラインである。３ａ，４ａ，５
ａ，及び６ａは、それぞれドライバ３、コンパレ
ータ４、ピンエレクトロニクスカード５及びDC
測定器６を接続／接断するためのリレーである。
２ａは被試験半導体装置２の入出力信号の入出力
ピン（入出力パツド）である。
つた。図において、１は試験装置本体、２は試験
される半導体装置（以下、被試験半導体装置と記
す）、３は検査用のパルスを印加するためのドラ
イバ、４は被試験半導体装置２の出力を試験装置
がプログラムされた動作を行なつたとき各時点で
得られる値と比較するためのコンパレータ、５は
ドライバー３とコンパレータ４とを搭載したピン
エレクトロニクスカード、６は被試験半導体装置
２のDC特性を測定するためのDC測定器、５ｂは
試験装置１の出口であるピンエレクトロニクスカ
ード５の出口、７はピンエレクトロニクスカード
５と被試験半導体装置２との間を電気的に導通さ
せるための信号ラインである。３ａ，４ａ，５
ａ，及び６ａは、それぞれドライバ３、コンパレ
ータ４、ピンエレクトロニクスカード５及びDC
測定器６を接続／接断するためのリレーである。
２ａは被試験半導体装置２の入出力信号の入出力
ピン（入出力パツド）である。
次に動作について説明する。被試験半導体装置
２の検査中に、試験装置１の具備すべき機能を確
認する場合、該試験装置１のドライバ３、コンパ
レータ４及びDC測定器６の正常動作を確認しな
ければならない。この各部の正常動作確認は以下
のようにしてなされる。
２の検査中に、試験装置１の具備すべき機能を確
認する場合、該試験装置１のドライバ３、コンパ
レータ４及びDC測定器６の正常動作を確認しな
ければならない。この各部の正常動作確認は以下
のようにしてなされる。
試験装置１は検査中、該試験装置１のピンエレ
クトロニクスカード５の出口５ｂを経由し、信号
ライン７を通して被試験半導体装置２の入出力信
号の入出力ピン２ａに接続されている。
クトロニクスカード５の出口５ｂを経由し、信号
ライン７を通して被試験半導体装置２の入出力信
号の入出力ピン２ａに接続されている。
そこでまず、被試験半導体装置２を試験装置１
から切り離すためにリレー５ａを開き、次にドラ
イバ３のリレー３ａとコンパレータ４のリレー４
ａを閉じ、ドライバ３からパルスを印加させるよ
うに試験装置１に起動をかける。この時ドライバ
３が正常であれば、印加されたパルスは同じピン
エレクトロニクスカード５上のコンパレータ４に
到達し、この到達したパルスがドライバ３で印加
されたものと同じであるかどうかをコンパレータ
４が判断し、これによりドライバ３とコンパレー
タ４の正常動作が確認できる。また、DC測定器
６の正常動作確認のためには、DC測定器６のリ
レー６ａとドライバ３のリレー３ａを閉じ、ドラ
イバ３によつて電位を与え、その電位をDC測定
器６によつて測定することにより該DC測定器６
の正常動作が確認できる。
から切り離すためにリレー５ａを開き、次にドラ
イバ３のリレー３ａとコンパレータ４のリレー４
ａを閉じ、ドライバ３からパルスを印加させるよ
うに試験装置１に起動をかける。この時ドライバ
３が正常であれば、印加されたパルスは同じピン
エレクトロニクスカード５上のコンパレータ４に
到達し、この到達したパルスがドライバ３で印加
されたものと同じであるかどうかをコンパレータ
４が判断し、これによりドライバ３とコンパレー
タ４の正常動作が確認できる。また、DC測定器
６の正常動作確認のためには、DC測定器６のリ
レー６ａとドライバ３のリレー３ａを閉じ、ドラ
イバ３によつて電位を与え、その電位をDC測定
器６によつて測定することにより該DC測定器６
の正常動作が確認できる。
このように、従来装置では被試験半導体装置２
の試験中に試験装置１自身の検査を上述のように
行なつていたので、試験装置１自身の機能検査は
容易に実現できる。
の試験中に試験装置１自身の検査を上述のように
行なつていたので、試験装置１自身の機能検査は
容易に実現できる。
しかるに、このような従来の方法では、ピンエ
レクトロニクスカード５のリレー５ａを開き、半
導体試験装置１と被試験半導体装置２を切り離し
ているために、上記リレー５ａと被試験半導体装
置２の入出力ピン２ａとの間の伝送系、即ち信号
ライン７、被試験半導体装置２を載置するための
基板等、を含めての試験装置１の不良は検出する
ことができないという欠点がある。
レクトロニクスカード５のリレー５ａを開き、半
導体試験装置１と被試験半導体装置２を切り離し
ているために、上記リレー５ａと被試験半導体装
置２の入出力ピン２ａとの間の伝送系、即ち信号
ライン７、被試験半導体装置２を載置するための
基板等、を含めての試験装置１の不良は検出する
ことができないという欠点がある。
そこで、上記伝送系を含めての不良をも検出す
るために、例えばオシロスコープ等の別の測定装
置の検査用プローブを上記入出力ピン２ａを当て
て、上記試験装置１から出力される信号波形を観
察することにより、上記伝送系を含めて正常動作
の確認を行なつていた。
るために、例えばオシロスコープ等の別の測定装
置の検査用プローブを上記入出力ピン２ａを当て
て、上記試験装置１から出力される信号波形を観
察することにより、上記伝送系を含めて正常動作
の確認を行なつていた。
ところが近年のように、半導体装置の集積化が
進み、入出力ピンが増大してくると、試験装置１
の出口から半導体装置２の入出力ピンまでの電気
的接続が混み合い、被測定装置の入出力ピンの位
置に検査用プローブを当てることはできず、この
実際の位置で試験装置のドライバからのパルスが
正しく印加されていることを確認することが困難
となる。従つて、上述のような従来の方法では被
試験半導体装置２の入出力ピンの位置での試験装
置の機能確認は不可能である。
進み、入出力ピンが増大してくると、試験装置１
の出口から半導体装置２の入出力ピンまでの電気
的接続が混み合い、被測定装置の入出力ピンの位
置に検査用プローブを当てることはできず、この
実際の位置で試験装置のドライバからのパルスが
正しく印加されていることを確認することが困難
となる。従つて、上述のような従来の方法では被
試験半導体装置２の入出力ピンの位置での試験装
置の機能確認は不可能である。
この発明は、かかる点に鑑みてなされたもの
で、被試験半導体装置の入出力ピン及び電源ピン
と同じ配置をもち、かつ１、２ゲート程度の単純
な論理回路構成をもつ検査用半導体装置を被試験
半導体装置の代わりに用い、半導体試験装置から
発生される検査用信号をこの検査用半導体装置に
与え、該検査用半導体装置からの信号を判定して
試験装置の不良の有無を検出することにより、上
記試験装置の出口から被試験半導体装置の入口ま
での信号ライン含めた試験装置全体の機能を確認
できるようにした半導体試験装置の検査装置を提
供することを目的としている。
で、被試験半導体装置の入出力ピン及び電源ピン
と同じ配置をもち、かつ１、２ゲート程度の単純
な論理回路構成をもつ検査用半導体装置を被試験
半導体装置の代わりに用い、半導体試験装置から
発生される検査用信号をこの検査用半導体装置に
与え、該検査用半導体装置からの信号を判定して
試験装置の不良の有無を検出することにより、上
記試験装置の出口から被試験半導体装置の入口ま
での信号ライン含めた試験装置全体の機能を確認
できるようにした半導体試験装置の検査装置を提
供することを目的としている。
以下この発明の一実施例を図について説明す
る。第２図において、２１は被試験半導体装置と
同じ入出力信号ピンの配置をもつた検査用半導体
装置であり、２１ａ，２１ｂ，２１ｃは検査用半
導体装置２１の入出力ピン、即ち入出力パツドで
ある。２２，２２ａ，２２ｂは検査用半導体装置
２１に組み込まれ、試験装置１の機能を検査する
ための論理回路を構成する第１、第２のNOR回
路、及びインバータである。また、５ｃ，５ｆは
試験装置１内にあるピンエレクトロニクスカード
であり、通常、試験装置１には複数枚準備されて
いる。３ｂ，３ｄはドライバ（検査用信号発生手
段）、４ｂ，４ｄはコンパレータ（判定手段）、６
はDC測定器、３ｃ，３ｅ，４ｃ，４ｅ，５ｄ，
５ｇ，６ｂ，及び６ｃはリレーである。５ｅ，５
ｈはそれぞれピンエレクトロニクスカード５ｃ，
５ｆの各出口であり、７ａ，７ｂはそれぞれ上記
出口５ｅ，５ｈと検査用半導体装置２１の入出力
パツド２１ｂ，２１ｃとの間を電気的に導通させ
るための信号ラインである。
る。第２図において、２１は被試験半導体装置と
同じ入出力信号ピンの配置をもつた検査用半導体
装置であり、２１ａ，２１ｂ，２１ｃは検査用半
導体装置２１の入出力ピン、即ち入出力パツドで
ある。２２，２２ａ，２２ｂは検査用半導体装置
２１に組み込まれ、試験装置１の機能を検査する
ための論理回路を構成する第１、第２のNOR回
路、及びインバータである。また、５ｃ，５ｆは
試験装置１内にあるピンエレクトロニクスカード
であり、通常、試験装置１には複数枚準備されて
いる。３ｂ，３ｄはドライバ（検査用信号発生手
段）、４ｂ，４ｄはコンパレータ（判定手段）、６
はDC測定器、３ｃ，３ｅ，４ｃ，４ｅ，５ｄ，
５ｇ，６ｂ，及び６ｃはリレーである。５ｅ，５
ｈはそれぞれピンエレクトロニクスカード５ｃ，
５ｆの各出口であり、７ａ，７ｂはそれぞれ上記
出口５ｅ，５ｈと検査用半導体装置２１の入出力
パツド２１ｂ，２１ｃとの間を電気的に導通させ
るための信号ラインである。
次に試験装置１の、正常動作、即ちドライバ
３、コンパレータ４及びDC測定器６の正常動作
を検査用半導体装置２１を用いて確認するための
動作を説明する。ドライバ３，３ｂとコンパレー
タ４ｄの機能確認をする場合、まず各リレー３
ａ，５ａ，３ｃ，５ｄ，４ｅ，５ｇを接続し、ド
ライバ３よりパルスを、ドライバ３ｂより
“LOW”レベルの電気信号を印加し、コンパレー
タ４ｄでドライバ３より印加されたパルスの反転
波形が伝達されたかどうかを検査する。反転波形
が確認されれば、ドライバ３からリレー３ａ，５
ａ及び信号ライン７の正常動作が、そして信号ラ
イン７ｂ、接点５ｈ、リレー５ｇ，４ｅ及びコン
パレータ４ｄの正常動作が確認できる。即ち、被
試験半導体装置の入出力信号パツドにおける試験
装置１の正常動作確認が実現できる。
３、コンパレータ４及びDC測定器６の正常動作
を検査用半導体装置２１を用いて確認するための
動作を説明する。ドライバ３，３ｂとコンパレー
タ４ｄの機能確認をする場合、まず各リレー３
ａ，５ａ，３ｃ，５ｄ，４ｅ，５ｇを接続し、ド
ライバ３よりパルスを、ドライバ３ｂより
“LOW”レベルの電気信号を印加し、コンパレー
タ４ｄでドライバ３より印加されたパルスの反転
波形が伝達されたかどうかを検査する。反転波形
が確認されれば、ドライバ３からリレー３ａ，５
ａ及び信号ライン７の正常動作が、そして信号ラ
イン７ｂ、接点５ｈ、リレー５ｇ，４ｅ及びコン
パレータ４ｄの正常動作が確認できる。即ち、被
試験半導体装置の入出力信号パツドにおける試験
装置１の正常動作確認が実現できる。
また、DC測定器６の正常動作確認は次のよう
にして行なう。まず、各リレー３ｃ，５ｄ，３
ｅ，５ｇを接続し、検査用半導体装置２１の入出
力パツド２１ａをドライバ３ｂ，３ｄを用いて特
定電位に保つ。即ちドライバ３ｂで“HIGH”レ
ベル、ドライバ３ｄで“LOW”レベルを印加す
ることによつて、入出力パツド２１ａには
“HIGH”レベルの電位が得られる。この電位を
DC測定器６，リレー６ａ，５ａ，接点５ｂ及び
信号ライン７を通して測定することによつてDC
測定器系の検査用半導体装置２１の入出力パツド
２１ａまでの正常動作が確認できる。
にして行なう。まず、各リレー３ｃ，５ｄ，３
ｅ，５ｇを接続し、検査用半導体装置２１の入出
力パツド２１ａをドライバ３ｂ，３ｄを用いて特
定電位に保つ。即ちドライバ３ｂで“HIGH”レ
ベル、ドライバ３ｄで“LOW”レベルを印加す
ることによつて、入出力パツド２１ａには
“HIGH”レベルの電位が得られる。この電位を
DC測定器６，リレー６ａ，５ａ，接点５ｂ及び
信号ライン７を通して測定することによつてDC
測定器系の検査用半導体装置２１の入出力パツド
２１ａまでの正常動作が確認できる。
そして、上記手順を各ドライバ、コンパレータ
に適用すれば、各々の入出力パツドにおける試験
装置の正常動作の確認をすることができる。
に適用すれば、各々の入出力パツドにおける試験
装置の正常動作の確認をすることができる。
さらに、上記試験装置１のCPUに適当なプロ
グラムを組み、上記各ドライバ、コンパレータ、
及び各リレーをシーケンシヤルに動作させること
によつて、その各結果から上記伝送系を含めた試
験装置の不良場所を検出することもでき、この結
果を試験装置１に設けられたCRT等の表示手段
に表示すれば容易にその位置を知ることができ
る。
グラムを組み、上記各ドライバ、コンパレータ、
及び各リレーをシーケンシヤルに動作させること
によつて、その各結果から上記伝送系を含めた試
験装置の不良場所を検出することもでき、この結
果を試験装置１に設けられたCRT等の表示手段
に表示すれば容易にその位置を知ることができ
る。
このような本実施例装置によれば、被試験半導
体装置の代わりに該装置と同一配置になる入出力
ピン及び電源ピンを有する検査用半導体装置２１
を用い、試験装置１からの検査用信号をこの検査
用半導体装置２１に与え、該装置２１からの信号
を判定することによつて試験装置１の動作確認を
行なうようにしたので、上記被試験半導体装置２
が集積化され非常に多くの入出力ピンを有する場
合であつても、上記試験装置１の出口から被試験
半導体装置の入口までの伝送系を含めた試験装置
全体の正常動作確認を容易に行なうことができ
る。
体装置の代わりに該装置と同一配置になる入出力
ピン及び電源ピンを有する検査用半導体装置２１
を用い、試験装置１からの検査用信号をこの検査
用半導体装置２１に与え、該装置２１からの信号
を判定することによつて試験装置１の動作確認を
行なうようにしたので、上記被試験半導体装置２
が集積化され非常に多くの入出力ピンを有する場
合であつても、上記試験装置１の出口から被試験
半導体装置の入口までの伝送系を含めた試験装置
全体の正常動作確認を容易に行なうことができ
る。
さらに、被試験半導体装置２の入出力ピンが少
ない場合、従来では、オシロスコープ等によつて
上記試験装置１の出口から被試験半導体装置の入
口までの伝送系の不具合を確認していたわけであ
るが、この方法では、オシロスコープ等の検査用
プローブが被試験半導体装置の入出力パツドに接
続されることになり、実際の試験状態とは若干異
なつた状態で動作確認を行なうこととなる。これ
に対し、本実施例では実際の試験状態と全く同様
の状態で上記伝送系を含めた試験装置全体の動作
確認を行なうことができ、その試験結果はより信
頼性の高いものとなる。
ない場合、従来では、オシロスコープ等によつて
上記試験装置１の出口から被試験半導体装置の入
口までの伝送系の不具合を確認していたわけであ
るが、この方法では、オシロスコープ等の検査用
プローブが被試験半導体装置の入出力パツドに接
続されることになり、実際の試験状態とは若干異
なつた状態で動作確認を行なうこととなる。これ
に対し、本実施例では実際の試験状態と全く同様
の状態で上記伝送系を含めた試験装置全体の動作
確認を行なうことができ、その試験結果はより信
頼性の高いものとなる。
ここで、上記実施例と同様の検査を、実際の被
試験半導体装置を使用して行なうこともできるの
であるが、この被試験半導体装置を使つて検査を
行なう場合は、仮に不良個所があることが判定さ
れても、一般に上記被試験半導体装置の内部論理
回路は非常に複雑であるため、試験装置１に不良
があるのか、被試験半導体装置に不良があるのか
わからない場合が多い。これに対し本実施例装置
では被試験半導体装置の代わりに、非常に簡単な
論理回路からなる検査用半導体装置２１を用いて
いるので、容易に試験装置１の不良個所が確認で
きる。
試験半導体装置を使用して行なうこともできるの
であるが、この被試験半導体装置を使つて検査を
行なう場合は、仮に不良個所があることが判定さ
れても、一般に上記被試験半導体装置の内部論理
回路は非常に複雑であるため、試験装置１に不良
があるのか、被試験半導体装置に不良があるのか
わからない場合が多い。これに対し本実施例装置
では被試験半導体装置の代わりに、非常に簡単な
論理回路からなる検査用半導体装置２１を用いて
いるので、容易に試験装置１の不良個所が確認で
きる。
なお上記実施例では、簡単な論理を含む検査用
半導体装置としたが、装置中には論理ゲートを含
めず、第３図に示すように、単なる抵抗を装置中
に作り込んでもよい。
半導体装置としたが、装置中には論理ゲートを含
めず、第３図に示すように、単なる抵抗を装置中
に作り込んでもよい。
以上のように、この発明によれば、被試験半導
体装置と同じ入出力ピン配置をもつた単純な論理
回路からなる検査用半導体装置を用い、試験装置
から発生される検査用信号をこの検査用半導体装
置に与え該装置からの信号を判定して試験装置の
不良の有無を検出するようにしたので、上記試験
装置の出口から被試験半導体装置の入出力ピンの
入口までの伝送系を含めた試験装置全体の機能を
簡単に確認できる効果がある。
体装置と同じ入出力ピン配置をもつた単純な論理
回路からなる検査用半導体装置を用い、試験装置
から発生される検査用信号をこの検査用半導体装
置に与え該装置からの信号を判定して試験装置の
不良の有無を検出するようにしたので、上記試験
装置の出口から被試験半導体装置の入出力ピンの
入口までの伝送系を含めた試験装置全体の機能を
簡単に確認できる効果がある。
第１図は従来の半導体試験装置のブロツク図、
第２図はこの発明の一実施例による半導体試験装
置の検査装置のブロツク図、第３図は該装置にお
いて検査用半導体装置の内部論理を変更した例を
示す図である。 １…半導体試験装置、２…被試験半導体装置、
３，３ｂ，３ｄ…ドライバ（検査用信号発生手
段）、４，４ｂ，４ｄ…コンパレータ（判定手
段）、５，５ｃ，５ｆ…ピンエレクトロニクスカ
ード、６…DC測定器、２１，３１…検査用半導
体装置、２２，２２ａ，２２ｂ…論理回路を構成
するゲート。なお図中同一符号は同一又は相当部
分を示す。
第２図はこの発明の一実施例による半導体試験装
置の検査装置のブロツク図、第３図は該装置にお
いて検査用半導体装置の内部論理を変更した例を
示す図である。 １…半導体試験装置、２…被試験半導体装置、
３，３ｂ，３ｄ…ドライバ（検査用信号発生手
段）、４，４ｂ，４ｄ…コンパレータ（判定手
段）、５，５ｃ，５ｆ…ピンエレクトロニクスカ
ード、６…DC測定器、２１，３１…検査用半導
体装置、２２，２２ａ，２２ｂ…論理回路を構成
するゲート。なお図中同一符号は同一又は相当部
分を示す。
Claims (1)
- 【特許請求の範囲】 １ 半導体試験装置を該試験装置の出口から被試
験半導体装置の各入出力ピンおよび電源ピンまで
の伝送系を含めて検査するための半導体試験装置
の検査装置であつて、 上記被試験半導体装置と同一配置になる入出力
ピン及び電源ピンを有するとともに当該入出力ピ
ン間で電気信号を双方向に伝達可能とする回路を
有する検査用半導体装置と、 半導体試験装置内に設けられ、検査用信号を発
生しこれを信号ラインを介して上記検査用半導体
装置の入出力ピンのいずれかに印加する検査用信
号発生手段、及び上記検査用半導体装置の入出力
ピンのいずれかから出力される検査用信号を受け
該検査用信号の、被試験半導体装置の入出力ピン
及び電源ピンまでの伝送系と同一の伝送経路中の
異常の有無を判定する判定手段とを備えたことを
特徴とする半導体試験装置の検査装置。 ２ 上記半導体試験装置は、 それぞれ上記検査用信号発生手段及び判定手段
が搭載された複数のカードと、 該複数の検査用信号発生手段及び判定手段をシ
ーケンシヤルに動作させるとともにその各結果か
ら不良場所を検出するCPUと、 該CPUによつて検出された不良場所を表示す
る表示手段とを備えたものであることを特徴とす
る特許請求の範囲第１項記載の半導体試験装置の
検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20330383A JPS6093973A (ja) | 1983-10-28 | 1983-10-28 | 半導体試験装置の検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20330383A JPS6093973A (ja) | 1983-10-28 | 1983-10-28 | 半導体試験装置の検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6093973A JPS6093973A (ja) | 1985-05-25 |
| JPH0249670B2 true JPH0249670B2 (ja) | 1990-10-30 |
Family
ID=16471796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20330383A Granted JPS6093973A (ja) | 1983-10-28 | 1983-10-28 | 半導体試験装置の検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6093973A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4758779A (en) * | 1986-04-07 | 1988-07-19 | Tektronix, Inc. | Probe body for an electrical measurement system |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS453400Y1 (ja) * | 1967-04-24 | 1970-02-16 |
-
1983
- 1983-10-28 JP JP20330383A patent/JPS6093973A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6093973A (ja) | 1985-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6476630B1 (en) | Method for testing signal paths between an integrated circuit wafer and a wafer tester | |
| KR100187727B1 (ko) | 처리기 접촉 불량을 확인할 수 있는 접촉 점검 장치 및 이를 내장한 집적회로 소자 검사 시스템 | |
| EP0087212B1 (en) | Method of and apparatus for the automatic diagnosis of the failure of electrical devices connected to common bus nodes and the like | |
| Baker et al. | I/sub DDQ/testing because'zero defects isn't enough': a Philips perspective | |
| US6724209B1 (en) | Method for testing signal paths between an integrated circuit wafer and a wafer tester | |
| US11493549B2 (en) | System and method for performing loopback test on PCIe interface | |
| EP0919822B1 (en) | System for verifying signal voltage level accuracy on a digital testing device | |
| JP3730340B2 (ja) | 半導体試験装置 | |
| JPH0249670B2 (ja) | ||
| JP3391302B2 (ja) | 半導体試験装置 | |
| JP2966185B2 (ja) | 故障検出方法 | |
| KR0179093B1 (ko) | 테스트 어댑터 보드 체크기 | |
| JPH04315068A (ja) | プリント回路板の検査装置 | |
| JPH10270511A (ja) | ウエハー・プローブテスト方法及びウエハー又はダイス | |
| JPS6057947A (ja) | 半導体測定装置 | |
| JPH0541419A (ja) | 検査装置の評価方法 | |
| JPH10275835A (ja) | ウエハ検査装置 | |
| KR940002455Y1 (ko) | 레스트신호 체크용 보드가 구비된 반도체 웨이퍼 레스트장치 | |
| JP3168813B2 (ja) | 半導体集積回路試験装置 | |
| JPH04296956A (ja) | ケーブル断線検出装置 | |
| JP2001021611A (ja) | 半導体試験装置 | |
| KR19990047519A (ko) | 인쇄회로기판 검사기의 노이즈 제거장치 | |
| JPH02205778A (ja) | 半導体装置 | |
| JPS636471A (ja) | 論理集積回路 | |
| JPS63305265A (ja) | 半導体集積回路用故障解析装置 |