JPS6096006A - Reference voltage circuit - Google Patents
Reference voltage circuitInfo
- Publication number
- JPS6096006A JPS6096006A JP58204078A JP20407883A JPS6096006A JP S6096006 A JPS6096006 A JP S6096006A JP 58204078 A JP58204078 A JP 58204078A JP 20407883 A JP20407883 A JP 20407883A JP S6096006 A JPS6096006 A JP S6096006A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- reference voltage
- current
- voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、基準゛電圧回路、特に温度による出力電圧の
変化を零、或いは任意の値に設定でき、同時に任意の出
力電圧値を設定することのできる基準電圧回路に関する
。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention provides a reference voltage circuit, in particular, a reference voltage circuit that can set the change in output voltage due to temperature to zero or an arbitrary value, and at the same time set an arbitrary output voltage value. Regarding reference voltage circuits that can be used.
従来例の構成とその問題点
基準電圧回路は、現在、ノくンドギャノプ方式として良
く知られた構成が主流である0半導体集積回路で任意の
出力電圧値を得るためには、通常、第1図の様に、゛コ
レクタおよびエミッタ電路に、第1.第2.第3の抵抗
i(、、R2,i(3を挿入し、異なる電流密度で動作
する電流ミラー結合の第1゜第2のトランジスタQ1.
Q2のベース・エミッタ間電圧の差を第3の抵抗R3で
取り出し、この正の温度係数を持つ電圧を第2の抵抗H
2の両端に発生させ、負の温度係数を持つ第3のトラン
ジスタQ3のベース・エミッタ間′区圧との札により、
零、或いは任意の温度係数を持つ基準電圧を発生し、こ
れをトランジスタ04〜Q7による電#r0.J−ヒ1
:1の電流ミラー回路を介して、抵抗M4,1(6で分
割することにより、任意の出力電圧を得る方法に依って
いる。Conventional configurations and their problems At present, the mainstream reference voltage circuit is the well-known configuration known as the Nokundogyanop method.In order to obtain an arbitrary output voltage value in a semiconductor integrated circuit, the standard voltage circuit shown in Fig. 1 is usually used. The first . Second. A third resistor i(,, R2,i(3) is inserted, and the first and second transistors Q1... of current mirror coupling operate at different current densities.
The difference in voltage between the base and emitter of Q2 is taken out by the third resistor R3, and this voltage with a positive temperature coefficient is applied to the second resistor H.
2 and has a negative temperature coefficient, the base-emitter voltage of the third transistor Q3 is
A reference voltage having a temperature coefficient of zero or an arbitrary value is generated, and this voltage is applied to the voltage #r0. J-hi 1
:1 current mirror circuit to obtain an arbitrary output voltage by dividing the resistor M4,1 (6).
ところが、この様に、第1図示の従来のバンドギャップ
方式基準電圧回路の場合、基準電圧値とその温度係数を
独立に調整できない為、余分な高い電圧が必要となる。However, in the case of the conventional bandgap reference voltage circuit shown in FIG. 1, the reference voltage value and its temperature coefficient cannot be adjusted independently, so an extra high voltage is required.
例えば、基準′電圧”ref =0.6vが必要な場合
でも、基準電圧として、最小限、バイポーラトランジス
タのベース・エミッタ間電圧■BEの2倍の電圧、すな
わち、1.1〜1.3Vが必要であり、このため、電源
電圧としても、最小限、2〜3vも必要となる。また出
力vref−3Vが必glら、基準電圧として3.7〜
3.9V。For example, even if the reference voltage ref = 0.6V is required, the reference voltage must be at least twice the base-emitter voltage BE of the bipolar transistor, that is, 1.1 to 1.3V. For this reason, a minimum of 2 to 3 V is required as the power supply voltage.Also, since the output vref-3V is required, the reference voltage is 3.7 to 3 V.
3.9V.
電源電圧きして4.5〜5.5Vが必要となる。近年の
低電源電圧化指向に於て、このような余分の高い電圧が
必要であることは、不適格要因となる。A power supply voltage of 4.5 to 5.5V is required. In the recent trend toward lower power supply voltages, the need for such an extra high voltage is a disqualifying factor.
また、低消費電流化についても、従来の方法では難しく
、例えば、第1図の回路では通常の半導体集積回路製造
今程に依った場合、占有面積の大きくなる高抵抗化に限
度があって、高抵抗回路600μA以下は現実的には困
難でるる。Furthermore, it is difficult to reduce current consumption using conventional methods; for example, in the circuit shown in Figure 1, if we rely on normal semiconductor integrated circuit manufacturing, there is a limit to the increase in resistance due to the large area occupied. It is practically difficult to achieve a high resistance circuit of 600 μA or less.
発明の目的
本発明は、低電源電圧化、及び低消費電流化が各章で、
且つ、任易の温度係数と任意の出力電圧値を容易に設定
可能な基準電圧回路を提供するものである。Purpose of the Invention The present invention aims to reduce power supply voltage and current consumption in each chapter.
Furthermore, the present invention provides a reference voltage circuit that can easily set an arbitrary temperature coefficient and an arbitrary output voltage value.
発明の構成
本発明は、要約するに、第1および第2の電流源のそれ
ぞれに、異なる電流密度で動作する第1および第2のト
ランジスタをそれぞれコレクタ接続し、前記第1の電流
源にベース接続された第3のトランジスタのエミッタ電
路に第1.第2の抵抗を縦続し、前記第1のトランジス
タのベースに前記第1.第2の抵抗の接続中点′亀位を
印加し、前記第2のトランジスタのベースに前記第3の
トランジスタのエミッタ電位を印加すると共に、同第2
のトランジスタのエミッタ電路に第3の抵抗を接続し、
第3の電流源に接続した第4の抵抗をJ!!1じて出力
を取シ出す構成をそなえた基準電圧回路であり、これに
より、第3の抵抗端子間に温度補償された低い基準電圧
を得て、これを電’tilt ミラー結合を介して、第
4の抵抗から低い基準電圧出力を得ることができる。Configuration of the Invention In summary, the present invention has a first and a second current source each having a collector connected to the first and a second transistor operating at different current densities, and a base to the first current source. The emitter circuit of the third transistor connected to the first. A second resistor is connected in series to the base of the first transistor. A voltage is applied to the connection midpoint of the second resistor, and an emitter potential of the third transistor is applied to the base of the second transistor.
A third resistor is connected to the emitter circuit of the transistor,
A fourth resistor connected to the third current source is connected to J! ! This is a reference voltage circuit equipped with a configuration that takes out the output at the same time, thereby obtaining a temperature-compensated low reference voltage between the third resistor terminals, which is then applied via a tilt mirror coupling. A low reference voltage output can be obtained from the fourth resistor.
実施例の説明
第2図は、本発明の実施例回路図であり、以下、本発明
をこの実/Ai例により詳しく説明する。DESCRIPTION OF THE EMBODIMENTS FIG. 2 is a circuit diagram of an embodiment of the present invention, and the present invention will be explained in detail with reference to this practical example.
第2図で、第1のトランジスタQ21および第2のトラ
ンジスタQ22は、第3のトランジスタQ23のエミッ
タ電路に接続された第1の抵抗R21および第2の抵抗
R221/(よって、それぞれのベース電位が与えられ
ている。また、第1のトランジスタQ21および第2の
トランジスタQ22の各コレクタには、トランジスタQ
24および同Q25で構成される電流ミラー回路による
第1および第2の電流源がそれぞれ接続され、さらに、
第3のトランジスタQ23のベースも、第1の電流源ト
ランジスタQ24に接続され、一方、第2のトランジス
タQ22のエミッタ電路には第3の抵抗R23が接続さ
れている。そして、基準電圧出力vrefは、もうひと
つの電流ミラー結合トランジスタQ26よシなる第3の
電流源に接続された第4の抵抗R24から取り出される
。In FIG. 2, the first transistor Q21 and the second transistor Q22 have a first resistor R21 and a second resistor R221/(therefore, their respective base potentials are connected to the emitter circuit of the third transistor Q23). In addition, a transistor Q is provided at the collector of each of the first transistor Q21 and the second transistor Q22.
24 and Q25 are respectively connected to the first and second current sources by the current mirror circuit, and further,
The base of the third transistor Q23 is also connected to the first current source transistor Q24, while the emitter path of the second transistor Q22 is connected to the third resistor R23. The reference voltage output vref is then taken from a fourth resistor R24 connected to a third current source, another current mirror coupled transistor Q26.
この回路の動作を解析的にのべると、第2のトランジス
タ022のエミッタ電圧vsけ、各トランジスタのベー
ス電流を無視すると、(1)式で表わされる。Analytically speaking, the operation of this circuit is expressed by equation (1), where the emitter voltage of the second transistor 022 is ignored and the base current of each transistor is ignored.
・・・・・(1)
トランジスタQ21と022のベースエミッタ間電圧差
△vBEが(1)式の右辺第一項にめたり、このベース
エミッタ間電圧差Δvk3Eば、電流ミラー回路の各ト
ランジスタQ24 、Q25により、一定の比率で供給
される動作電流I、、I、と、トランジスタQ21.Q
2゜のエミツタ面積比により決定される。...(1) If the base-emitter voltage difference △vBE between transistors Q21 and 022 is included in the first term on the right side of equation (1), and if this base-emitter voltage difference Δvk3E, then each transistor Q24 of the current mirror circuit , Q25, and the operating currents I, , I, supplied at a constant ratio by the transistors Q21 . Q
It is determined by the emitter area ratio of 2°.
これを(2)式に表わす。This is expressed in equation (2).
J J :)ランジスタQ21.Q22の動作型11
2
流密度
S・ 、S・ :トランジスタQ21.Q22のエミJ
!、I J!、2
ツタ面積比
n:電流ミラーの動作電流比I、/I。J J :) Ransistor Q21. Operation type 11 of Q22
2 Current density S・ , S・: transistor Q21. Q22 Emi J
! , I J! , 2 Ivy area ratio n: Current mirror operating current ratio I, /I.
k:ボルツマン定数
q:電子定片
T:絶対温度(0K)
ここで、電圧vsの温度係数 Vs/Tは、(功式を温
度゛rで微分することによって得られ、(3)式で示さ
れる。k: Boltzmann's constant q: Electronic constant T: Absolute temperature (0K) Here, the temperature coefficient of voltage vs. It will be done.
(3)式の右辺の第1項は正の値、第2項は負の値とな
り、抵抗比H22/R21を調整することにより零温度
係数、或f/’rは任意の温度係数に設定できることが
わかる。ここで、温度補償された電圧vsは、トランジ
スタQ21.Q22の動作電流密度比により一定で、一
般的に0.5V以下の値であり、これを電流ミラー回路
のトランジスタQ25.Q2’6により、抵抗R24の
両端の電圧降下に変換して、基準電圧vref として
取り出せばよい。最終的に基準電圧vrefの値とその
温度係数とは、谷−々(4v式、(6)式で表わされる
。The first term on the right side of equation (3) is a positive value, the second term is a negative value, and by adjusting the resistance ratio H22/R21, the zero temperature coefficient or f/'r can be set to an arbitrary temperature coefficient. I know what I can do. Here, the temperature compensated voltage vs is the transistor Q21. It is constant depending on the operating current density ratio of Q22, and is generally a value of 0.5 V or less, and this is applied to the current mirror circuit transistor Q25. It is sufficient to convert it into a voltage drop across the resistor R24 using Q2'6 and take it out as the reference voltage vref. Finally, the value of the reference voltage vref and its temperature coefficient are expressed by the valleys (4v equation, (6) equation).
(m:電流ミラーQ26”26の動作電流比I 、/I
、 )
零温度係数の設定については、Q21.Q22の動作電
流密度比と、抵抗比’22/’21のみ調整すれば良く
、更に抵抗比’ 24 /kL23を調整することによ
り任意の基準電圧値を得ることができる。(m: Operating current ratio I of current mirror Q26''26, /I
, ) Regarding the setting of the zero temperature coefficient, see Q21. It is only necessary to adjust the operating current density ratio of Q22 and the resistance ratio '22/'21, and any reference voltage value can be obtained by further adjusting the resistance ratio '24/kL23.
本発明の実施例回路によれば、基準電圧出力vrefは
、電源電圧よりも、トランジスタQ26の飽和電圧差分
だけ低ければ良い。したがって、電源電圧は、最低2”
BE+1vCE(SAT)の電圧、すなわち、実用上で
は約1.6vから動作するので例えば、基準電圧0.5
vで電源電圧1.rs V 、基準電圧3vに対し電源
電圧3.2vあれば、安定に動作し、従来のバンドギャ
ップ基準電圧回路に較べ低電源電圧化が容易である。According to the embodiment circuit of the present invention, the reference voltage output vref only needs to be lower than the power supply voltage by the saturation voltage difference of the transistor Q26. Therefore, the supply voltage should be at least 2”
Since it operates from a voltage of BE+1vCE (SAT), that is, approximately 1.6v in practice, for example, a reference voltage of 0.5
Power supply voltage 1. If the power supply voltage is 3.2V with respect to rs V and the reference voltage of 3V, it will operate stably and it will be easier to lower the power supply voltage compared to conventional bandgap reference voltage circuits.
丑だ、低/l′i費電流化についても容易で、各々の電
流ミラー回路の動作電流を20μ八程度に設定できるの
で、最大電流を見積っても、100μ八以下に消費電流
を抑えることが可能である。Unfortunately, it is easy to reduce the /l'i cost current, and the operating current of each current mirror circuit can be set to about 20μ8, so even if you estimate the maximum current, it is possible to suppress the current consumption to less than 100μ8. It is possible.
同時に、(4)式、(6)式からも明らかな通り、△■
j:lEを決定しているのがトランジスタQ21゜Q2
2のエミツタ面積比と、電流ミラー回路の電流比だけで
あり基準電圧設定は抵抗比だけなので、従来の回路より
も高精度であシ、半導体集積回路装置に最適である。At the same time, as is clear from equations (4) and (6), △■
The transistor Q21゜Q2 determines j:lE.
Since only the emitter area ratio of 2 and the current ratio of the current mirror circuit and the reference voltage setting is only the resistance ratio, it has higher accuracy than conventional circuits and is ideal for semiconductor integrated circuit devices.
発明の効果 本発明によれば、次の様な効果がある。Effect of the invention According to the present invention, there are the following effects.
第一の効果は、低電源電圧化が容易である。The first effect is that it is easy to lower the power supply voltage.
第二の効果は、低消費成流化が容易である。The second effect is that low consumption flow can be achieved easily.
第三の効果は、高精度にできる。The third effect is high accuracy.
このような効果があると同時に、3個の抵抗比だけで、
任意の温度係数、及び任意の基準電圧値を容易に設定で
きるので半導体集積回路に最適である0At the same time as having this effect, with only three resistance ratios,
It is ideal for semiconductor integrated circuits because any temperature coefficient and any reference voltage value can be easily set.
第1図は、従来例バンドギャップ方式の基準電圧回路図
、第2図は、本発明実施例の基準電圧回路図である。
Q −Q ・・・・・・トランジスタ、R21〜R24
・・・・・21 26
抵抗。FIG. 1 is a reference voltage circuit diagram of a conventional bandgap method, and FIG. 2 is a reference voltage circuit diagram of an embodiment of the present invention. Q −Q ...transistor, R21 to R24
...21 26 Resistance.
Claims (2)
流密度で動作する第1および第2のトランジスタをそれ
ぞれコレクタ接続し、前記第1の電流源にベース接続さ
れた第3のトランジスタのエミッタ電路に第1.第2の
抵抗を縦続し、前記第1のトランジスタのベースに前記
第1.第2の抵抗の接続中点電位を印加し、前記第2の
トランジスタのベースに前記第3のトランジスタのエミ
ッタ電位を印加すると共に、同第2のトランジスタのエ
ミッタ電路に第3の抵抗を接続し、第3の電流びに接続
した第4の抵抗を通じて出力を取り出す構成をそなえた
基準電圧回路。(1) First and second transistors operating at different current densities are connected to the collectors of the first and second current sources, respectively, and a third transistor whose base is connected to the first current source is connected to the first and second current sources. The first one is in the emitter circuit. A second resistor is connected in series to the base of the first transistor. Applying a connection midpoint potential of a second resistor, applying an emitter potential of the third transistor to the base of the second transistor, and connecting a third resistor to the emitter circuit of the second transistor. , a reference voltage circuit configured to take out an output through a fourth resistor connected to a third current.
ラー回路結合された特許請求の範囲第1項に記載の基準
電圧回路。(2) First. The reference voltage circuit according to claim 1, wherein the second and third valley current sources are current mirror coupled to each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58204078A JPS6096006A (en) | 1983-10-31 | 1983-10-31 | Reference voltage circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58204078A JPS6096006A (en) | 1983-10-31 | 1983-10-31 | Reference voltage circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6096006A true JPS6096006A (en) | 1985-05-29 |
Family
ID=16484409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58204078A Pending JPS6096006A (en) | 1983-10-31 | 1983-10-31 | Reference voltage circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6096006A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5926062A (en) * | 1997-06-23 | 1999-07-20 | Nec Corporation | Reference voltage generating circuit |
-
1983
- 1983-10-31 JP JP58204078A patent/JPS6096006A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5926062A (en) * | 1997-06-23 | 1999-07-20 | Nec Corporation | Reference voltage generating circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4349778A (en) | Band-gap voltage reference having an improved current mirror circuit | |
| JPS6093530A (en) | Constant current source circuit | |
| US4524318A (en) | Band gap voltage reference circuit | |
| US4683416A (en) | Voltage regulator | |
| KR950010131B1 (en) | Thermal Current Sources and Integrated Voltage Regulators | |
| JPS6096006A (en) | Reference voltage circuit | |
| JPS61187406A (en) | Low voltage current mirror circuit | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPS6252486B2 (en) | ||
| JPS6093533A (en) | Reference voltage circuit | |
| JPH0413692Y2 (en) | ||
| JPH0124645Y2 (en) | ||
| JPS5986316A (en) | Switching circuit of differential amplifier pair | |
| JPS6093532A (en) | Reference voltage circuit | |
| JPS60175132A (en) | Reference voltage circuit | |
| JP2629234B2 (en) | Low voltage reference power supply circuit | |
| JP3094764B2 (en) | Reference current generation circuit | |
| JPS58141012A (en) | bias circuit | |
| JP2740650B2 (en) | Constant current generation circuit | |
| JPH0434567Y2 (en) | ||
| JP2581163B2 (en) | Direct connection type amplifier | |
| JPS63236403A (en) | Current source circuit | |
| JPS63205714A (en) | constant current source circuit | |
| JPS645369Y2 (en) | ||
| SU1046746A2 (en) | Dc voltage stabilizer |