JPS6097435A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS6097435A JPS6097435A JP58204829A JP20482983A JPS6097435A JP S6097435 A JPS6097435 A JP S6097435A JP 58204829 A JP58204829 A JP 58204829A JP 20482983 A JP20482983 A JP 20482983A JP S6097435 A JPS6097435 A JP S6097435A
- Authority
- JP
- Japan
- Prior art keywords
- data
- length
- representation
- exponent
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/14—Conversion to or from non-weighted codes
- H03M7/24—Conversion to or from floating-point codes
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/3808—Details concerning the type of numbers or the way they are handled
- G06F2207/3812—Devices capable of handling different types of numbers
- G06F2207/3816—Accepting numbers of variable word length
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、演算処理装置に関し、特に、指数部可変長表
現と指数部固定長表現による両浮動小数点演算を効率良
く行なうＵＸｎ処理装置に関する。
現と指数部固定長表現による両浮動小数点演算を効率良
く行なうＵＸｎ処理装置に関する。
浮動小数点表現は大きな数も小さな数も同じ種度で取扱
うことが可能なため、特に科学技術計算に於て利用され
ている表現方式である。
うことが可能なため、特に科学技術計算に於て利用され
ている表現方式である。
しかしながら、従来の浮動小数点表現では、指数表示部
（以後は、単に指数部と呼ぶ）の長さが固定であったた
め、表現できる数の範囲が限られるという欠点があると
ともに、また、指数部の値が小さくて少ない情報で済む
場合にそのスペースを仮数部の精度を上げることに利用
するというような柔軟性も々いという欠点も指摘されて
いた。
（以後は、単に指数部と呼ぶ）の長さが固定であったた
め、表現できる数の範囲が限られるという欠点があると
ともに、また、指数部の値が小さくて少ない情報で済む
場合にそのスペースを仮数部の精度を上げることに利用
するというような柔軟性も々いという欠点も指摘されて
いた。
このだめ、これらの欠点を改善すべく、指数部固定長表
現に代わる指数部可変長表現による浮動小数点ｆｉ４．
ｎ、が切望されている。
現に代わる指数部可変長表現による浮動小数点ｆｉ４．
ｎ、が切望されている。
浮動小数点表現は一般的には第１図に示すような形式で
示され、図中、１は仮数部のＩＩ）Ｊ＝εｙｒ−＝ｆ＝
符号を示す符号部、２は指数部、３は仮数部である。
示され、図中、１は仮数部のＩＩ）Ｊ＝εｙｒ−＝ｆ＝
符号を示す符号部、２は指数部、３は仮数部である。
従来の浮動小数点表現の代表的な例ｆ、第２図に示す。
図中、１は１ビツトから構成される仮数部の符号を示す
符号部、４は７ビツトで構成され、２の補数表示で値が
表わされる指数部、５は絶対値表示の仮数部であり（但
し、仮数部は正規化され、最上位の１は隠されているも
のとする）、単精度データの場合２４でットで、倍種度
データの場合５６ビツトで構成され、ｉ、！：指数部と
仮数部との分離点である。従来の浮動小数点表現に於て
は、上記指数部と仮数部との分離点が固定されたもので
あった。このため従来の指数部固定長浮動小数点表現で
の加減乗除等の演算では、指数部と仮数部との分離が容
易であること、また、指数部と仮数部のビット数が固定
であるため演算制御が比較的簡単であった。
符号部、４は７ビツトで構成され、２の補数表示で値が
表わされる指数部、５は絶対値表示の仮数部であり（但
し、仮数部は正規化され、最上位の１は隠されているも
のとする）、単精度データの場合２４でットで、倍種度
データの場合５６ビツトで構成され、ｉ、！：指数部と
仮数部との分離点である。従来の浮動小数点表現に於て
は、上記指数部と仮数部との分離点が固定されたもので
あった。このため従来の指数部固定長浮動小数点表現で
の加減乗除等の演算では、指数部と仮数部との分離が容
易であること、また、指数部と仮数部のビット数が固定
であるため演算制御が比較的簡単であった。
第３図は本発明に用いる指数部可変長表現を示しており
、図中、１は符号部、６は分離点、７は第１指数部（指
数部前半部とも呼ぶ）、８は指数部長区切部、９は第２
指数部（指数部後半部とも呼ぶ）、１０は仮数部である
。
、図中、１は符号部、６は分離点、７は第１指数部（指
数部前半部とも呼ぶ）、８は指数部長区切部、９は第２
指数部（指数部後半部とも呼ぶ）、１０は仮数部である
。
詳細については後述するが、第３図に示すように指数部
可変長表現では、符号部、指数部。
可変長表現では、符号部、指数部。
仮数部の合計ビット数は固定であるが、この限られた範
囲内で指数部と仮数部のピット長が可変となり、即ち、
指数部と仮数部の分離点が移動する。
囲内で指数部と仮数部のピット長が可変となり、即ち、
指数部と仮数部の分離点が移動する。
このため、前述したような利点がある反面、演算制御は
指数部固定長の場合に比べて複雑になるという問題点が
ある。
指数部固定長の場合に比べて複雑になるという問題点が
ある。
また、従来開発された科学技術プログラムのほとんど全
てが、指数部固定長データを基本としているため、演算
処理装置は指数部可変長データの演算のみならず、指数
部固定長データの１ＪＩｔｎも実行可能なように（１１
り成することが望まれる。この場合、演算制御は更に複
雑となり、また、両データのｒＪ’ｔ ＪＩ−、捷た記
１怠装置からの両データのロード及び両演算結果のスト
アを指定する命令を区別するため命令が２組必要となる
という問題点がある。
てが、指数部固定長データを基本としているため、演算
処理装置は指数部可変長データの演算のみならず、指数
部固定長データの１ＪＩｔｎも実行可能なように（１１
り成することが望まれる。この場合、演算制御は更に複
雑となり、また、両データのｒＪ’ｔ ＪＩ−、捷た記
１怠装置からの両データのロード及び両演算結果のスト
アを指定する命令を区別するため命令が２組必要となる
という問題点がある。
なお、以降、指数部固定長表現、指数部固定長データ等
は、単に、固定長表現、固定長データ等に、また、指数
部可変長表現、指数部可変長データ等は、可変長表現、
可変長データ等に略記するものとする。
は、単に、固定長表現、固定長データ等に、また、指数
部可変長表現、指数部可変長データ等は、可変長表現、
可変長データ等に略記するものとする。
従って、本発明の目的は上述した従来技術の問題点を除
去するものであって、指数部可変長表現と指数部固定長
表現の両浮動小数点演算を実行可能な演算処理装置に於
て、浮動小数点演算で用いる浮動小数点レジスタおよび
加減乗除等の演算器でのデータ表現を両演算で同一の共
通表現とすることにより共用し、効率良い単純化した＠
算処理装置を提供することにある。
去するものであって、指数部可変長表現と指数部固定長
表現の両浮動小数点演算を実行可能な演算処理装置に於
て、浮動小数点演算で用いる浮動小数点レジスタおよび
加減乗除等の演算器でのデータ表現を両演算で同一の共
通表現とすることにより共用し、効率良い単純化した＠
算処理装置を提供することにある。
また、本発明の他の目的は、両浮動小数点演算を区別す
るだめの演算モードを導入することにより、２組の命令
を不要とし、１組の命令で済ませることにより更忙効率
良い演算処理装置を提供することにある。実際、プログ
ラムの処理内容から見て、上記演算モードを頻繁に切換
えることは少なく、この切換オーバヘッドは無視できよ
う。
るだめの演算モードを導入することにより、２組の命令
を不要とし、１組の命令で済ませることにより更忙効率
良い演算処理装置を提供することにある。実際、プログ
ラムの処理内容から見て、上記演算モードを頻繁に切換
えることは少なく、この切換オーバヘッドは無視できよ
う。
第４図を用いて本発明の詳細な説明を行なうが、図中、
１００は記１．は装置Ｋｔｓ １０１ 、１０２は、記
憶装置１００に格納された各々、固定長データ群。
１００は記１．は装置Ｋｔｓ １０１ 、１０２は、記
憶装置１００に格納された各々、固定長データ群。
可変長データ群、２００は浮動小数点演算装置、２０１
はセし／フタ、２０２は共通表現から固定長表現への変
換回路、２０３は共通表現から可変長表現への変換回路
、２０４は固定長表現から共通表現への変換回路、２０
５は可変長表現から共通表現への変換回路、２０６は一
ヒレクタ、２０７は浮動小数点レジスタ（ＦＲ，）、２
０８は演讃、器、３００は固定小数点演ρ装置、４００
は命令制御装［，４０１は命令）（ソファ、４０２は命
令レジスタ、４０３はデコーダ、４０４は演算モードラ
ッチである。
はセし／フタ、２０２は共通表現から固定長表現への変
換回路、２０３は共通表現から可変長表現への変換回路
、２０４は固定長表現から共通表現への変換回路、２０
５は可変長表現から共通表現への変換回路、２０６は一
ヒレクタ、２０７は浮動小数点レジスタ（ＦＲ，）、２
０８は演讃、器、３００は固定小数点演ρ装置、４００
は命令制御装［，４０１は命令）（ソファ、４０２は命
令レジスタ、４０３はデコーダ、４０４は演算モードラ
ッチである。
記憶装置へ１００に格納された固冗長と可変長データは
、同一のロード命令で読出されて浮動ＩＪＳ数点レジし
ク（ＦＲ）ｚｏ７へ格納されるが、このとき、固尾長デ
ータは変換回路２０４で共通表現へ変換し、セレクタ２
０Ｇを介して浮動小数点レジスタ（ＦＲ）２０７へ、ま
た、可変長データは変換回路２０５で共通表現へ変換し
、セレクタ２０６を介してＦＲ，へ転送する。なお、こ
の場合、命令の実行に先だって、演算モードラッチは前
者の場合０にリセット、後者の場合１にセットしておく
ものとする。
、同一のロード命令で読出されて浮動ＩＪＳ数点レジし
ク（ＦＲ）ｚｏ７へ格納されるが、このとき、固尾長デ
ータは変換回路２０４で共通表現へ変換し、セレクタ２
０Ｇを介して浮動小数点レジスタ（ＦＲ）２０７へ、ま
た、可変長データは変換回路２０５で共通表現へ変換し
、セレクタ２０６を介してＦＲ，へ転送する。なお、こ
の場合、命令の実行に先だって、演算モードラッチは前
者の場合０にリセット、後者の場合１にセットしておく
ものとする。
ここで、上記の共通表現について以下に記す。
可変長表現では指数部と仮数部の分離点が可変であるが
、合計ビット数は固定であるため、指数部と仮数部の各
々の可能な最大ビット数から構成される拡張された固定
長表現を用いて可変長表現のデータを表わせる。この拡
張された固定長表現をここでは共通表現と呼ぶ。なお、
当然のことながら、この共通表現で前記固定長表現での
データも表わせる。
、合計ビット数は固定であるため、指数部と仮数部の各
々の可能な最大ビット数から構成される拡張された固定
長表現を用いて可変長表現のデータを表わせる。この拡
張された固定長表現をここでは共通表現と呼ぶ。なお、
当然のことながら、この共通表現で前記固定長表現での
データも表わせる。
なお、特に、共通表現での指数部のビット数は、必ずし
も可変長表現での可能な最大ビット数にする必要はなく
、インプリメンテーション上の制約、あるいは妥当な数
値表現範囲等を勘案して最大ビット数以下にしても良い
。
も可変長表現での可能な最大ビット数にする必要はなく
、インプリメンテーション上の制約、あるいは妥当な数
値表現範囲等を勘案して最大ビット数以下にしても良い
。
次に、ＦＲに格納された共通表現のデータを読出して演
算器２０８で演算し、共通表現の演算結果をＦＲに戻す
。
算器２０８で演算し、共通表現の演算結果をＦＲに戻す
。
最後に、共通表現の演算結果をＦＲ，から記憶装置１０
０へ１・込むが、これは次のよう罠行なう。
０へ１・込むが、これは次のよう罠行なう。
演算結果を固定長データとして書込む場合は、ＦＩＬか
らの演算結果を変換回路２０２で固定長表現へ変換しセ
レクタ２０１を介して記憶装置１００へ、また、演算結
果を可変長データとして書込む場合は、ＦＲからの演算
結果を変換回路２０３で可変長表現へ変換しセレクタ２
０１を介して記憶装置１００へ転送す春１基する。
らの演算結果を変換回路２０２で固定長表現へ変換しセ
レクタ２０１を介して記憶装置１００へ、また、演算結
果を可変長データとして書込む場合は、ＦＲからの演算
結果を変換回路２０３で可変長表現へ変換しセレクタ２
０１を介して記憶装置１００へ転送す春１基する。
また、最近の計算機での処理は、マルチプログラミング
が行なわれているため、処理中のプログラムが途中で一
旦打切られ、処理を再開するということがある。このと
き、Ｆ′ＦＬの退避／回復が必要となるが、退避時のｒ
ｎ（ｊｌ：モードと同一の演算モードで回復すれば竹に
問題はない。なお、演算モードを頻繁に切換え、退避時
点で、ＦＲＫ演算モードの異なるデータが混在している
場合の退避／回復が問題となるが、この対策としては、
演算モードを切換えたとき、Ｆ）１．には前モードの有
効データ（以後に再利用されるデータ）がないという制
限を設ければ良い。
が行なわれているため、処理中のプログラムが途中で一
旦打切られ、処理を再開するということがある。このと
き、Ｆ′ＦＬの退避／回復が必要となるが、退避時のｒ
ｎ（ｊｌ：モードと同一の演算モードで回復すれば竹に
問題はない。なお、演算モードを頻繁に切換え、退避時
点で、ＦＲＫ演算モードの異なるデータが混在している
場合の退避／回復が問題となるが、この対策としては、
演算モードを切換えたとき、Ｆ）１．には前モードの有
効データ（以後に再利用されるデータ）がないという制
限を設ければ良い。
実際には、このような問題はほとんど発生せず、演算モ
ードはプログラムで固定化して使用されるのが一般的で
ある。
ードはプログラムで固定化して使用されるのが一般的で
ある。
本発明による演算処理装置の詳細な説明に入る前に、ま
ず、本発明に用いる可変長表現について詳細に説明する
。
ず、本発明に用いる可変長表現について詳細に説明する
。
本可変長表現の要点は、指数部の先行する００列あるい
は１の列（第３図に示した第１指数部７に対応）により
指数部の長さを決定する点にある。
は１の列（第３図に示した第１指数部７に対応）により
指数部の長さを決定する点にある。
これにより、日常頻度旨く出現する１に近い数値は、指
数部を短かく仮数部を長くとれるので従来の固定長表現
より精度良く表現することができ、また、従来表現不可
能であった極端に大きな数、極端に小さな数についても
、指数部を長くとれるので表現が可能になる。
数部を短かく仮数部を長くとれるので従来の固定長表現
より精度良く表現することができ、また、従来表現不可
能であった極端に大きな数、極端に小さな数についても
、指数部を長くとれるので表現が可能になる。
表そうとする数をＸとする。これを
ｘ＝２＠ｘｒ ・・・・・・・・・・・・（１）と、２
つの敢ｅとｆで表現する。ここで値を一意的にするため
、ｅとｆに次の条件を設ける。
つの敢ｅとｆで表現する。ここで値を一意的にするため
、ｅとｆに次の条件を設ける。
まずｘ）Ｑの場合を考える。
Ｃ：整数 ・・・・・・・・・・・・（２）１≦ｒ＜２
・・・・・・・・・・・・（３）ｆ＝１ ・ｆ、ｆ、
・・・・・・ｆ、・・・ ・・・・・・・・・・・・（
４）式（４）に於て、ｆ、ｆ、・・・・・・ｆ、・・・
・・・を仮数部のピットバタンとする。なお、本発明の
実施例で用いる固定長表現及び共通表現での仮数部も同
様のパターンとする。
・・・・・・・・・・・・（３）ｆ＝１ ・ｆ、ｆ、
・・・・・・ｆ、・・・ ・・・・・・・・・・・・（
４）式（４）に於て、ｆ、ｆ、・・・・・・ｆ、・・・
・・・を仮数部のピットバタンとする。なお、本発明の
実施例で用いる固定長表現及び共通表現での仮数部も同
様のパターンとする。
ｅ ） ０のとき、ｅがちょうど２進ｍ（＞０）桁で表
せるｆｌｊ囲は ２ｍ−１≦ｅ ＜： ２”−１・−・・−・（５）とな
り、こり、に式（３）のｆの範囲も含めて、Ｘの範囲で
表せば ２２ ≦Ｘ＜２２″′ ・・・・・・・・・（６）とな
る。また、ｅ （Ｑのときは ２ ≦Ｘ＜２ ”” ・・・・・・・・・（７）１１１ とし、ｅの胞囲で表せば 一２″′りｅ＜−２″′−１・・・・・・・・・・・・
（８）となる。式（８）から、ｅの表現を２の補数表現
と考え、仮数ｆについても ｘ （Ｏのとき 一２≦ｒ＜１ ・・・・・・・・・・・・（３）’とす
る。式（５）と（８）にはｅ＝０．−１の場合が含まれ
てい友いが、これはｍ＝ｏと解釈する。これらを含めて
、ｅがちょうど２進ｍ桁で表される場合の整数ｅの内部
表現を次の通りとする。
せるｆｌｊ囲は ２ｍ−１≦ｅ ＜： ２”−１・−・・−・（５）とな
り、こり、に式（３）のｆの範囲も含めて、Ｘの範囲で
表せば ２２ ≦Ｘ＜２２″′ ・・・・・・・・・（６）とな
る。また、ｅ （Ｑのときは ２ ≦Ｘ＜２ ”” ・・・・・・・・・（７）１１１ とし、ｅの胞囲で表せば 一２″′りｅ＜−２″′−１・・・・・・・・・・・・
（８）となる。式（８）から、ｅの表現を２の補数表現
と考え、仮数ｆについても ｘ （Ｏのとき 一２≦ｒ＜１ ・・・・・・・・・・・・（３）’とす
る。式（５）と（８）にはｅ＝０．−１の場合が含まれ
てい友いが、これはｍ＝ｏと解釈する。これらを含めて
、ｅがちょうど２進ｍ桁で表される場合の整数ｅの内部
表現を次の通りとする。
ここで定めたｍとミー１・・・・・・ｅｌ ｅｌとから
、ｍの識別ビット列を左に追加して指数部を次の通り・
・・・・・・・・αＯ 弐〇〇のビット列の符号ない固定小数点２進数としての
大小順ｔｒｉ、ｅの大小順に一致する。Ｘの大小順は仮
数部を含めて考えてもｅの大小順に一致する。
、ｍの識別ビット列を左に追加して指数部を次の通り・
・・・・・・・・αＯ 弐〇〇のビット列の符号ない固定小数点２進数としての
大小順ｔｒｉ、ｅの大小順に一致する。Ｘの大小順は仮
数部を含めて考えてもｅの大小順に一致する。
ｘ（Ｏのときも上とほぼ同様で、式（０の代りに一２２
″″＜ｈｘ＜−２２′”−１・・・・・・・・（６）′
とし、また式（７）の代りに −２” りｘ＜−２” ・・・・・・・・・（７）′と
する。ｘ （ＱではＸの順とｅの順が逆であることを考
慮して弐〇（）の順を逆にすれば良いが、これは１の補
数をとることによって得られるから、式０式％ とする。ここで上線は各ビットの０と１の反転操作を表
わす。
″″＜ｈｘ＜−２２′”−１・・・・・・・・（６）′
とし、また式（７）の代りに −２” りｘ＜−２” ・・・・・・・・・（７）′と
する。ｘ （ＱではＸの順とｅの順が逆であることを考
慮して弐〇（）の順を逆にすれば良いが、これは１の補
数をとることによって得られるから、式０式％ とする。ここで上線は各ビットの０と１の反転操作を表
わす。
なお、弐α０９００′の＠、■、■は、第３図の説明で
記した、各々、第１指数部７、指数部長区切部８、第２
指数部９に対応するものとする。
記した、各々、第１指数部７、指数部長区切部８、第２
指数部９に対応するものとする。
また、上述した可変長表現と従来の固定長表現との数値
の対応例を第５図に示す。
の対応例を第５図に示す。
第６図は本発明の一実施例を示す措成図である。
図中、２０７はＦＲｏ〜ＦＲｓの４個のレジスタで構成
される浮動小数点レジスタ、２０８は演算器、２２０，
２２１，２２６，２２７．２２８は変換回路、２２２，
２２３，２２９，２３０゜２３２はセレクタ、２２４，
２２５は入力レジスタ、２３１は書込みレジスタ、２３
３は出力レジスタ、Ｌ１０１〜・Ｌ１１３は信号線であ
る。なお、説明上、本実施例で用するデータの表現形式
は次のもの全仮定する。
される浮動小数点レジスタ、２０８は演算器、２２０，
２２１，２２６，２２７．２２８は変換回路、２２２，
２２３，２２９，２３０゜２３２はセレクタ、２２４，
２２５は入力レジスタ、２３１は書込みレジスタ、２３
３は出力レジスタ、Ｌ１０１〜・Ｌ１１３は信号線であ
る。なお、説明上、本実施例で用するデータの表現形式
は次のもの全仮定する。
固定長表現のデータ：第２図に記した倍精度（データ長
は６４ビツト） 可変長表現のデータ：第３図に記した倍精度（データ１
灸１６４ビツト） 共通表現のデータ：可変長表現のデータとして上述の如
く第３図の倍ＭＷを用いると、仮数部のビット長の最大
は６１ピツトである。なお、最小け０ビツト（ｆ＝１．
０〜０と見做す）である。また、この可変長表現データ
を拡張された固定長表現で表した場合の指数部の最大ビ
ット数をここでは３１ビツトとする。この値をよ、指数
部のビット数が増大し、仮数部のビット数がそれに伴っ
て減少して行き０になる時点での値であり、充分広範囲
のデータが表現できる。なお、実際には、表現可能なデ
ータの１１：１Σ囲は、更に拡張できる。即ち、仮数部
のビット数が０になり、さらに、第３図に記した第１指
数部を増大させ（これに伴って第２指数部ｔま減少）す
ことが可能である。
は６４ビツト） 可変長表現のデータ：第３図に記した倍精度（データ１
灸１６４ビツト） 共通表現のデータ：可変長表現のデータとして上述の如
く第３図の倍ＭＷを用いると、仮数部のビット長の最大
は６１ピツトである。なお、最小け０ビツト（ｆ＝１．
０〜０と見做す）である。また、この可変長表現データ
を拡張された固定長表現で表した場合の指数部の最大ビ
ット数をここでは３１ビツトとする。この値をよ、指数
部のビット数が増大し、仮数部のビット数がそれに伴っ
て減少して行き０になる時点での値であり、充分広範囲
のデータが表現できる。なお、実際には、表現可能なデ
ータの１１：１Σ囲は、更に拡張できる。即ち、仮数部
のビット数が０になり、さらに、第３図に記した第１指
数部を増大させ（これに伴って第２指数部ｔま減少）す
ことが可能である。
従って、共通表現データは第７図のようになる。図中、
１は１ビツトの符号部、１１は３１ビツトの指数部、１
２は６４ビツト（最大６１ビツトで済むが、８ビツトの
バイト単位にノーマライズして６４ビツト）の仮数部で
ある。
１は１ビツトの符号部、１１は３１ビツトの指数部、１
２は６４ビツト（最大６１ビツトで済むが、８ビツトの
バイト単位にノーマライズして６４ビツト）の仮数部で
ある。
第６図を用いて浮動小数点濱ｌ処理を６兄明するが、基
本的命令として次の３種類を取り上げる。
本的命令として次の３種類を取り上げる。
ロード命令：記憶装置１ｏｏに格納されたデータを読出
して浮動小数点レジスタ （Ｆ Ｒｅ −Ｐ Ｒ１） ２０７へ格納。
して浮動小数点レジスタ （Ｆ Ｒｅ −Ｐ Ｒ１） ２０７へ格納。
演算命令：２つのデータ間に加減乗除等の演算′ｆ：翔
して、演算結果を浮動小数点レジスタ（ＦＦＬｏ ＝Ｆ
Ｒｓ ） ２０７へ格納。
して、演算結果を浮動小数点レジスタ（ＦＦＬｏ ＝Ｆ
Ｒｓ ） ２０７へ格納。
このとき、入力する２つのデータ
のうち、両方とも浮動小数点レジス
タから読出す場合と、片方を記憶装
（Ｋ １００から読出す場合とを取り上げ、前者をＰＲ
，−Ｆ比演算命令、後 者ｔＦＲ−メモリ演轢演台命令後路 Ｓ己する。
，−Ｆ比演算命令、後 者ｔＦＲ−メモリ演轢演台命令後路 Ｓ己する。
ストア命令：浮動小数点レジスタ２０７に格納された演
算結果の記わは装置１００ への■込み。
算結果の記わは装置１００ への■込み。
以下、上述した３神）Ｋｊの命令の動作を記す。
（１） ロード命令（ＦＩＬ Ｉ←メモリデータ）記１
．ば装置１００に格納された固定長と可変長データを、
同一のロード命令で読出して、命令で指定した番号の浮
動小数点レジスタＰ Ｒ＋（ｉ＝０．１，２．３）に格
納する。固定長データの場合、即ぢ、信号線Ｌ １０１
を介して命令制御装置４００から転送される演算モード
が０の場合、ＬｉＯ２を介して記（意装置１００から転
送される読出しデータを、変換回路２２０、セレクタ２
２２、信号線Ｌ１０３、セレクタ２２３を介して入力ｌ
・ジスタ２２５にセットする。一方、可変長データの場
合、即ち、演算モードが１の場合、読出しデータを変換
回路２２１、セレクタ２２２、信号線Ｌ１０３、セレク
タ２２３を介して入力レジスタ２２５にセットする。
．ば装置１００に格納された固定長と可変長データを、
同一のロード命令で読出して、命令で指定した番号の浮
動小数点レジスタＰ Ｒ＋（ｉ＝０．１，２．３）に格
納する。固定長データの場合、即ぢ、信号線Ｌ １０１
を介して命令制御装置４００から転送される演算モード
が０の場合、ＬｉＯ２を介して記（意装置１００から転
送される読出しデータを、変換回路２２０、セレクタ２
２２、信号線Ｌ１０３、セレクタ２２３を介して入力ｌ
・ジスタ２２５にセットする。一方、可変長データの場
合、即ち、演算モードが１の場合、読出しデータを変換
回路２２１、セレクタ２２２、信号線Ｌ１０３、セレク
タ２２３を介して入力レジスタ２２５にセットする。
ここで、変換回路２２０では、第８図に示すように固定
長データから共通データへの変換を行なう。また、変換
回路２２１では、第９図に示すように可変長データから
中間データ１への変換を行なう。即ち、固定長データの
場合は、入力レジスタ２２５にセットする時点で共通表
現のデータに変換しているが、可変長の場合は共通デー
タへの変換が未完了である。
長データから共通データへの変換を行なう。また、変換
回路２２１では、第９図に示すように可変長データから
中間データ１への変換を行なう。即ち、固定長データの
場合は、入力レジスタ２２５にセットする時点で共通表
現のデータに変換しているが、可変長の場合は共通デー
タへの変換が未完了である。
従って、固定長データの場合は、入力レジスタ２２５に
セットした共通データを、信号線Ｌ１０８、セレクタ２
２９、信号線Ｌ１１１、セレクタ２３２、出力レジスタ
２３３、信号線Ｌ１１３を介してＦＲ−へ転送してロー
ド命令処理を完了する。一方、可変長データの場合は、
入力レジスタ２２５にセットした中間データ１を信号線
Ｌ１０８を介して変換回路２２６に入力し、共通データ
への変換処理を終了後、信号線Ｌ１１０、セレクタ２２
９、信号線Ｌｌｌｌ。
セットした共通データを、信号線Ｌ１０８、セレクタ２
２９、信号線Ｌ１１１、セレクタ２３２、出力レジスタ
２３３、信号線Ｌ１１３を介してＦＲ−へ転送してロー
ド命令処理を完了する。一方、可変長データの場合は、
入力レジスタ２２５にセットした中間データ１を信号線
Ｌ１０８を介して変換回路２２６に入力し、共通データ
への変換処理を終了後、信号線Ｌ１１０、セレクタ２２
９、信号線Ｌｌｌｌ。
セレクタ２３２、出力レジスタ２３３、信号線Ｌ１１３
を介してＦ ［１Ｉへ転送して処理を完了する。
を介してＦ ［１Ｉへ転送して処理を完了する。
ここで、変換回路２２６では、第９図に示すように中間
データ２を経て共通データへ変換する。図中、２５０は
ｍ値検出回路（ｍとは、第３図に記したｍに対応）、２
５１，２５３は左シフタ、２５２．２５４は反転回路、
２５５はセレクタである。
データ２を経て共通データへ変換する。図中、２５０は
ｍ値検出回路（ｍとは、第３図に記したｍに対応）、２
５１，２５３は左シフタ、２５２．２５４は反転回路、
２５５はセレクタである。
なお、第９図は、固定長データから共通データへの変換
操作を示しているが、同等の機能を有する他の具体的手
段に置換可能であることは言うまでもない。
操作を示しているが、同等の機能を有する他の具体的手
段に置換可能であることは言うまでもない。
また、ｍ値検出回路２５０は、連続するａｔｔｌまたは
ａｌｌ、０の数を計数することになるが、これは例えば
、従来の浮動小数点演算器での正規化処理に於て、仮数
部の最上位ピットからの連続したａｔｔ”０”の数を計
数する場合の論理構成を利用すれば容易に実現可能であ
る。
ａｌｌ、０の数を計数することになるが、これは例えば
、従来の浮動小数点演算器での正規化処理に於て、仮数
部の最上位ピットからの連続したａｔｔ”０”の数を計
数する場合の論理構成を利用すれば容易に実現可能であ
る。
（乃 演算命令
（ａ） Ｆ Ｒ、Ｐ Ｒ演算命令（Ｆ Ｂ ｌ４−Ｐ
Ｒ＋ （ｏｐ）ＦＲＪ ） Ｆ Ｒ＋からの読出しデータを信号線Ｌ１０６を介して
入力レジスタ２２４へ、また、Ｆ Ｒ４からのもう一方
の読出しデータを信号線Ｌ１０４、セレクタ２２３を介
して入力レジスタ２２５ヘセツトする。そして、入力レ
ジスタ２２４と２２５へセットした値は共通表現のデー
タのため、外々信号線Ｌ１０７゜Ｌ１０８を介して直接
演算器２０８に入力し、指定された演算を施して、共通
表現で表わされた演算結果を、信号線Ｌ１０９、セレク
タ２３２、出力レジスタ２３３、信号線Ｌ１１３を介し
てＦ Ｂ Ｉへ転送して演算モードの区別なく処理を完
了する。
Ｒ＋ （ｏｐ）ＦＲＪ ） Ｆ Ｒ＋からの読出しデータを信号線Ｌ１０６を介して
入力レジスタ２２４へ、また、Ｆ Ｒ４からのもう一方
の読出しデータを信号線Ｌ１０４、セレクタ２２３を介
して入力レジスタ２２５ヘセツトする。そして、入力レ
ジスタ２２４と２２５へセットした値は共通表現のデー
タのため、外々信号線Ｌ１０７゜Ｌ１０８を介して直接
演算器２０８に入力し、指定された演算を施して、共通
表現で表わされた演算結果を、信号線Ｌ１０９、セレク
タ２３２、出力レジスタ２３３、信号線Ｌ１１３を介し
てＦ Ｂ Ｉへ転送して演算モードの区別なく処理を完
了する。
演算器２０８は、共通表現でのデータを入力し、四則演
算等の浮動小数点演算を施して、演算結果を共通表現と
して出力するが、この共通表現は、基本的には第２図に
示した従来の固定長表現と同じものであり、第３図に示
したように指数部と仮数部のビット数を拡張したに過ぎ
ない。従って、従来の固定長表現データでの演算器に於
て、指数部と仮数部の演算データ巾を、必要なだけ拡張
することで、演′→、２０８は容易に実現できる。
算等の浮動小数点演算を施して、演算結果を共通表現と
して出力するが、この共通表現は、基本的には第２図に
示した従来の固定長表現と同じものであり、第３図に示
したように指数部と仮数部のビット数を拡張したに過ぎ
ない。従って、従来の固定長表現データでの演算器に於
て、指数部と仮数部の演算データ巾を、必要なだけ拡張
することで、演′→、２０８は容易に実現できる。
（ｂ）ＦＴ（、−メモリ演算命令（ＦＲ＋＝ＦＲ鳥（Ｏ
ｐ）メモリデータ） Ｆｌ’Ｌ＋からの読出しデータを信号線Ｌ１０６を介し
て入力レジスタ２２４にセットする。
ｐ）メモリデータ） Ｆｌ’Ｌ＋からの読出しデータを信号線Ｌ１０６を介し
て入力レジスタ２２４にセットする。
そして、もう一方のデータを記憶装置１００から読出し
て入力レジスタ２２５にセットするが、このとき、演算
モードにより固定長データと可変長データとを区別し、
ロード命令の場合と同様の経路で入力レジスタ２２５に
セットする。
て入力レジスタ２２５にセットするが、このとき、演算
モードにより固定長データと可変長データとを区別し、
ロード命令の場合と同様の経路で入力レジスタ２２５に
セットする。
固定長の演算モードでは、入力レジスタ２２４．２２５
にセットした値は共通表現データのため直接演算器２０
８へ入力して演算する。
にセットした値は共通表現データのため直接演算器２０
８へ入力して演算する。
これに対して、可変長の演算モードでは、入力レジスタ
２２５にセットした値は、共通表現データへの変換が未
完なため、信号線Ｌ１０８を介して変換回路２２６に入
力して共通表現への変換を完了した後、信号線Ｌ１１０
、セレクタ２２３を介して再度入力レジスタ２２５にセ
ットする。その後、入力レジスタ２２４と２２５の値を
演算器２０８へ入力して演ｉｆ：施し、演算結果を信号
線Ｌｌ ０９、セレクタ２３２、出力レジスタ２３３、
信号線Ｌ１１３を介してＦ Ｒ＋へ転送して処理を完了
する。
２２５にセットした値は、共通表現データへの変換が未
完なため、信号線Ｌ１０８を介して変換回路２２６に入
力して共通表現への変換を完了した後、信号線Ｌ１１０
、セレクタ２２３を介して再度入力レジスタ２２５にセ
ットする。その後、入力レジスタ２２４と２２５の値を
演算器２０８へ入力して演ｉｆ：施し、演算結果を信号
線Ｌｌ ０９、セレクタ２３２、出力レジスタ２３３、
信号線Ｌ１１３を介してＦ Ｒ＋へ転送して処理を完了
する。
なお、変換回路２２６は第６図に示す位置に限定するも
のではなく、例えば、同等の機能を変換回路２２１へ組
込むことが可能であれば、処理は更に簡略化できる。
のではなく、例えば、同等の機能を変換回路２２１へ組
込むことが可能であれば、処理は更に簡略化できる。
（３） ストア命令（メモリ←ＦＦＬｔ ）Ｆ Ｂ Ｉ
に格納された共通表現データを、演算モードの指定に基
づき、固定長表現あるいは可変長表現へ変換後、記憶装
置１００の命令で指定したアドレスにその変換したデー
タを書込む。
に格納された共通表現データを、演算モードの指定に基
づき、固定長表現あるいは可変長表現へ変換後、記憶装
置１００の命令で指定したアドレスにその変換したデー
タを書込む。
まず、ＦＢＩの共通表現データを信号線Ｌｌ ０６を介
して入力レジスタ２２４にセットする。そして、演算モ
ードが００とき、即ち、固定長表現へ変換する場合、入
力レジスタ２２４の値を信号線Ｌ１０７を介して変換回
路２２７へ入力して固定長表現へ変換後、セレクタ２３
０、書込みレジスタ２３１、信号線Ｌ１１．２を介して
記憶装置１００へ転送して書込む。ここで、変換回路２
２７での変換は、第８図に示した固定長表現データから
共通表現データへの逆変換となる。
して入力レジスタ２２４にセットする。そして、演算モ
ードが００とき、即ち、固定長表現へ変換する場合、入
力レジスタ２２４の値を信号線Ｌ１０７を介して変換回
路２２７へ入力して固定長表現へ変換後、セレクタ２３
０、書込みレジスタ２３１、信号線Ｌ１１．２を介して
記憶装置１００へ転送して書込む。ここで、変換回路２
２７での変換は、第８図に示した固定長表現データから
共通表現データへの逆変換となる。
一方、演算モードが１のとき、即ち、可変長表現へ変換
する場合、入力レジスタ２２４の値を信号＃ｉ！Ｌ１０
７を介して変換回路２２８へ入力して可変長表現へ変換
後、セレクタ２３ｏ１書込みレジスタ２３１、信号線Ｌ
１１２を介して記憶装置１００へ転送して書込む。ここ
で、変換回路２２８Ｖｉ、第１Ｏ図に示すように中間デ
ータ１，２．３を経て可変長データへ変換する。図中、
２７０．２７４は反転回路、２７１はｍ値検出回路、２
７２は”ｎ＝３９−ｍ”の計算回路、２７３，２７５は
右シフタ、２７６はセレクタである。
する場合、入力レジスタ２２４の値を信号＃ｉ！Ｌ１０
７を介して変換回路２２８へ入力して可変長表現へ変換
後、セレクタ２３ｏ１書込みレジスタ２３１、信号線Ｌ
１１２を介して記憶装置１００へ転送して書込む。ここ
で、変換回路２２８Ｖｉ、第１Ｏ図に示すように中間デ
ータ１，２．３を経て可変長データへ変換する。図中、
２７０．２７４は反転回路、２７１はｍ値検出回路、２
７２は”ｎ＝３９−ｍ”の計算回路、２７３，２７５は
右シフタ、２７６はセレクタである。
なお、第１０図は、共通データから可変長データへの変
換操作を示しているが、同等の機能を有する他の具体的
手段に置換可能であることは言うまでもない。さら罠、
第９図と第１０図の機能で共用可能なものは共用しても
良く、例えば、シックを左右両方向のシフトを可能とし
、これを共用する案が考えられる。
換操作を示しているが、同等の機能を有する他の具体的
手段に置換可能であることは言うまでもない。さら罠、
第９図と第１０図の機能で共用可能なものは共用しても
良く、例えば、シックを左右両方向のシフトを可能とし
、これを共用する案が考えられる。
以上述べた如く、本発明の演算処理装置は、指数部可変
長表現と指数部固定長表現の両浮動小数点演算を実行可
能な演算処理装置であって、浮動小数点演算で用いる浮
動小数点レジスタおよび加減乗除等の演算器でのデータ
表現を、両演算で同一の共通表現とすることにより共用
し、効率良す単純化した演算処理装置が提供でき、また
、両浮動小数点演算を区別するための演算モードを導入
することにより、２組の命令を不要とし、１組の命令で
済ませることにより更に効率良い演算処理装置が提供で
きる。
長表現と指数部固定長表現の両浮動小数点演算を実行可
能な演算処理装置であって、浮動小数点演算で用いる浮
動小数点レジスタおよび加減乗除等の演算器でのデータ
表現を、両演算で同一の共通表現とすることにより共用
し、効率良す単純化した演算処理装置が提供でき、また
、両浮動小数点演算を区別するための演算モードを導入
することにより、２組の命令を不要とし、１組の命令で
済ませることにより更に効率良い演算処理装置が提供で
きる。
なお、本実施例では、ある１つの指数部可変長表現とあ
る１つの指数部固定長表現０２つの浮動小数演算につい
て述べたが、演算モードの種類を増やし、かつ、共通表
現への変換あるいは共通表現への逆変換回路を必要に応
じて増やせば、複数種類の指数部可変長表現、複数種類
の指数部固定長表現の浮動小数点演算が実行可能な演算
処理装置を容易に実現できる。
る１つの指数部固定長表現０２つの浮動小数演算につい
て述べたが、演算モードの種類を増やし、かつ、共通表
現への変換あるいは共通表現への逆変換回路を必要に応
じて増やせば、複数種類の指数部可変長表現、複数種類
の指数部固定長表現の浮動小数点演算が実行可能な演算
処理装置を容易に実現できる。
第１．第２図は、従来の指数部固定長浮動小数点データ
形式の例、第３図は本発明で用いる指数部可変長浮動小
数点データ形式、第４図は本発明の詳細な説明図、第５
図は本発明で用いる指数部可変長表現と従来の指数部固
定長表現との数値の対応例を示す図、第６図は本発明の
１実施例を示すプルツク図、第７〜第１０図の実施例を
説明するためのものであり、第７図は本発明で用いる共
通表現データ形式、第８図は固定長表現から共通表現へ
のデータ変換を示す図、第９図は可変長表現から共通表
現へのデータ変換を示す図、第１０図は共通表現から可
変長表現へのデータ変′！！８を示す図である。 ￥：Ｊ５ χンク χくＯ
形式の例、第３図は本発明で用いる指数部可変長浮動小
数点データ形式、第４図は本発明の詳細な説明図、第５
図は本発明で用いる指数部可変長表現と従来の指数部固
定長表現との数値の対応例を示す図、第６図は本発明の
１実施例を示すプルツク図、第７〜第１０図の実施例を
説明するためのものであり、第７図は本発明で用いる共
通表現データ形式、第８図は固定長表現から共通表現へ
のデータ変換を示す図、第９図は可変長表現から共通表
現へのデータ変換を示す図、第１０図は共通表現から可
変長表現へのデータ変′！！８を示す図である。 ￥：Ｊ５ χンク χくＯ
Claims (1)
- １．２種類以上の表現方式により指定される指数部可変
長浮動小数点データと、２種類以上の表現方式により指
定される指数部固定長浮動小数点データの演算処理装置
であって、 該各種表現方式を識別する演算モードを設け、記憶装置
に格納された該各種表現方式によるデータを同一ロード
命令で読出して演算する際、 該演算モードに対応して、該各種表現方式によるデータ
を共通のデータ形式で表わすことが可能な該共通表現方
式へ変換する第１の変換手段と、 該第１の変換手段により該共通表現方式へ変換されたデ
ータを入力として、同一命令で指定された演ｎを細し、
演算結果を該共通表現方式のデータとして出力する演算
手段と、核演算手段から出力される該データを、同一の
ストア命令で該記憶装置に格納する際、 該演算モードに対応して、該共通表現方式の該データを
該各種表現方式へ変換して該記憶装置へ格納する第２の
変換手段 全備えたことを特徴とする演算処理装置。 ２、該可変長浮動小数点データの該表現方式のう。 ち、指数部の長さを該指数部前半部の′０”の列あるい
は′１＃の列の長さによって指定することを特徴とする
表現方式を含む第１項の演算処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58204829A JPS6097435A (ja) | 1983-11-02 | 1983-11-02 | 演算処理装置 |
| US06/666,748 US4675809A (en) | 1983-11-02 | 1984-10-31 | Data processing system for floating point data having a variable length exponent part |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58204829A JPS6097435A (ja) | 1983-11-02 | 1983-11-02 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6097435A true JPS6097435A (ja) | 1985-05-31 |
Family
ID=16497070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58204829A Pending JPS6097435A (ja) | 1983-11-02 | 1983-11-02 | 演算処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4675809A (ja) |
| JP (1) | JPS6097435A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62208126A (ja) * | 1986-03-10 | 1987-09-12 | Hitachi Ltd | 演算処理装置 |
| JP2006154979A (ja) * | 2004-11-25 | 2006-06-15 | Sony Corp | 浮動小数点数演算回路 |
| JP2009540670A (ja) * | 2006-06-05 | 2009-11-19 | エセックス パ エルエルシー | データ符号化 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61123928A (ja) * | 1984-09-05 | 1986-06-11 | Hitachi Ltd | 浮動小数点データ処理装置 |
| JPS61141033A (ja) * | 1984-12-14 | 1986-06-28 | Hitachi Ltd | 演算処理装置 |
| JPS61141034A (ja) * | 1984-12-14 | 1986-06-28 | Hitachi Ltd | 演算結果限界割出し装置 |
| US4868740A (en) * | 1986-06-04 | 1989-09-19 | Hitachi, Ltd. | System for processing data with multiple virtual address and data word lengths |
| US5161117A (en) * | 1989-06-05 | 1992-11-03 | Fairchild Weston Systems, Inc. | Floating point conversion device and method |
| US5038309A (en) * | 1989-09-15 | 1991-08-06 | Sun Microsystems, Inc. | Number conversion apparatus |
| JP2651267B2 (ja) * | 1990-07-26 | 1997-09-10 | 富士通株式会社 | 演算処理装置及び演算処理方法 |
| EP0503514B1 (en) * | 1991-03-11 | 1998-11-18 | Silicon Graphics, Inc. | Backward-compatible computer architecture with extended word size and address space |
| US5423013A (en) * | 1991-09-04 | 1995-06-06 | International Business Machines Corporation | System for addressing a very large memory with real or virtual addresses using address mode registers |
| US5459850A (en) * | 1993-02-19 | 1995-10-17 | Conner Peripherals, Inc. | Flash solid state drive that emulates a disk drive and stores variable length and fixed lenth data blocks |
| US5687359A (en) * | 1995-03-31 | 1997-11-11 | International Business Machines Corporation | Floating point processor supporting hexadecimal and binary modes using common instructions with memory storing a pair of representations for each value |
| EP1545010A1 (en) * | 2003-12-18 | 2005-06-22 | Deutsche Thomson-Brandt GmbH | Method and device for transcoding N-bit words into M-bit words with M smaller N |
| US20070271250A1 (en) * | 2005-10-19 | 2007-11-22 | Monro Donald M | Basis selection for coding and decoding of data |
| US8674855B2 (en) * | 2006-01-13 | 2014-03-18 | Essex Pa, L.L.C. | Identification of text |
| US7783079B2 (en) * | 2006-04-07 | 2010-08-24 | Monro Donald M | Motion assisted data enhancement |
| US20070290899A1 (en) * | 2006-06-19 | 2007-12-20 | Donald Martin Monro | Data coding |
| US7770091B2 (en) * | 2006-06-19 | 2010-08-03 | Monro Donald M | Data compression for use in communication systems |
| US7845571B2 (en) * | 2006-06-19 | 2010-12-07 | Monro Donald M | Data compression |
| US7689049B2 (en) * | 2006-08-31 | 2010-03-30 | Donald Martin Monro | Matching pursuits coding of data |
| US7508325B2 (en) * | 2006-09-06 | 2009-03-24 | Intellectual Ventures Holding 35 Llc | Matching pursuits subband coding of data |
| US20080084924A1 (en) * | 2006-10-05 | 2008-04-10 | Donald Martin Monro | Matching pursuits basis selection design |
| US7974488B2 (en) | 2006-10-05 | 2011-07-05 | Intellectual Ventures Holding 35 Llc | Matching pursuits basis selection |
| US7707213B2 (en) * | 2007-02-21 | 2010-04-27 | Donald Martin Monro | Hierarchical update scheme for extremum location |
| US7707214B2 (en) * | 2007-02-21 | 2010-04-27 | Donald Martin Monro | Hierarchical update scheme for extremum location with indirect addressing |
| US20080205505A1 (en) * | 2007-02-22 | 2008-08-28 | Donald Martin Monro | Video coding with motion vectors determined by decoder |
| US10194175B2 (en) * | 2007-02-23 | 2019-01-29 | Xylon Llc | Video coding with embedded motion |
| US8412760B2 (en) | 2008-07-22 | 2013-04-02 | International Business Machines Corporation | Dynamic range adjusting floating point execution unit |
| US7786907B2 (en) * | 2008-10-06 | 2010-08-31 | Donald Martin Monro | Combinatorial coding/decoding with specified occurrences for electrical computers and digital data processing systems |
| US7786903B2 (en) * | 2008-10-06 | 2010-08-31 | Donald Martin Monro | Combinatorial coding/decoding with specified occurrences for electrical computers and digital data processing systems |
| US7791513B2 (en) * | 2008-10-06 | 2010-09-07 | Donald Martin Monro | Adaptive combinatorial coding/decoding with specified occurrences for electrical computers and digital data processing systems |
| US7864086B2 (en) * | 2008-10-06 | 2011-01-04 | Donald Martin Monro | Mode switched adaptive combinatorial coding/decoding for electrical computers and digital data processing systems |
| DE102013212840B4 (de) | 2013-07-02 | 2022-07-07 | Robert Bosch Gmbh | Modellberechnungseinheit und Steuergerät zur Berechnung eines datenbasierten Funktionsmodells mit Daten in verschiedenen Zahlenformaten |
| DE102013212842A1 (de) | 2013-07-02 | 2015-01-08 | Robert Bosch Gmbh | Verfahren zum Betreiben eines Steuergeräts sowie Steuergerät mit einer Modellberechnungseinheit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4189715A (en) * | 1978-10-04 | 1980-02-19 | Bell Telephone Laboratories, Incorporated | μ-Law to floating point converter |
| JPS5776634A (en) * | 1980-10-31 | 1982-05-13 | Hitachi Ltd | Digital signal processor |
| US4608554A (en) * | 1982-09-14 | 1986-08-26 | Mobil Oil Corporation | Asynchronous parallel fixed point converter |
| US4617641A (en) * | 1983-10-19 | 1986-10-14 | Hitachi, Ltd. | Operation unit for floating point data having a variable length exponent part |
-
1983
- 1983-11-02 JP JP58204829A patent/JPS6097435A/ja active Pending
-
1984
- 1984-10-31 US US06/666,748 patent/US4675809A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62208126A (ja) * | 1986-03-10 | 1987-09-12 | Hitachi Ltd | 演算処理装置 |
| JP2006154979A (ja) * | 2004-11-25 | 2006-06-15 | Sony Corp | 浮動小数点数演算回路 |
| JP2009540670A (ja) * | 2006-06-05 | 2009-11-19 | エセックス パ エルエルシー | データ符号化 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4675809A (en) | 1987-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4675809A (en) | Data processing system for floating point data having a variable length exponent part | |
| TWI784980B (zh) | 用於執行算術運算以累加浮點數的裝置及方法 | |
| US5282153A (en) | Arithmetic logic unit | |
| JP2662196B2 (ja) | 演算結果正規化方法及び装置 | |
| CN1326033C (zh) | 可以对复合操作数进行压缩操作的微处理器 | |
| CA1184664A (en) | Floating point addition architecture | |
| JPH02138620A (ja) | 数値量を計算する方法および数値データ処理装置 | |
| GB2104260A (en) | Arithmatic logic unit | |
| JPS59212958A (ja) | コンピユ−タシステム | |
| US4598359A (en) | Apparatus for forward or reverse reading of multiple variable length operands | |
| US4608633A (en) | Method for decreasing execution time of numeric instructions | |
| US4758975A (en) | Data processor capable of processing floating point data with exponent part of fixed or variable length | |
| GB2274181A (en) | Summation unit. | |
| JPH034936B2 (ja) | ||
| US4575795A (en) | Apparatus for detecting a predetermined character of a data string | |
| JPH027097B2 (ja) | ||
| JPS60105040A (ja) | 文章検索方式 | |
| JPH09128213A (ja) | ブロックフローティング処理システムおよび方法 | |
| JPS62208126A (ja) | 演算処理装置 | |
| JPS5932038A (ja) | 浮動小数点加算器 | |
| JPS619725A (ja) | マイクロプログラム制御回路 | |
| JP3055558B2 (ja) | ｎビット演算装置 | |
| SU1501052A1 (ru) | Устройство дл вычислени функции Х= @ А @ +В @ | |
| WO2025085839A1 (en) | Multi-format operand circuit | |
| JPS6149234A (ja) | 浮動小数点乗算回路 |