JPS6097444A - メモリ制御方法 - Google Patents
メモリ制御方法Info
- Publication number
- JPS6097444A JPS6097444A JP20519683A JP20519683A JPS6097444A JP S6097444 A JPS6097444 A JP S6097444A JP 20519683 A JP20519683 A JP 20519683A JP 20519683 A JP20519683 A JP 20519683A JP S6097444 A JPS6097444 A JP S6097444A
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- capacity
- memory
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はメモリ制御方法、特に複数のメモリ・ブロック
から成るランダム・アクセス・メモリ内のデータ領域間
に空き領域がある場合、データを連続的（二記憶し直し
てこの空き領域をなくすメモリ制御方法に関する。
から成るランダム・アクセス・メモリ内のデータ領域間
に空き領域がある場合、データを連続的（二記憶し直し
てこの空き領域をなくすメモリ制御方法に関する。
コンピュータはメモリ（ランダム・アクセス・メモ！］
：ＲＡＭ）に記憶されたデータ（本明細書のデータはメ
イン・ルーチン及びサブ・ルーチンも含む）（−基づき
中央処理装置（ＣＩ） Ｕ ）が種々の演算及び処理を
行なっている。データは必要（二応じてメモリ（＝順次
記憶されていくが、演算処理が終わった後不要なデータ
は削除される。このデータの削除（二より、メモリ内く
−はデータ領域間に空き領域が生じる。メモリを効率良
く利用するにはこの空き領域も使用しなければならない
が、新たなデータが１つの空き領域に納まらずに複数の
空き領域（二わたって記憶する場合、書込み及び読出し
アドレスの制御が複雑かつ面倒になる。また、メモリの
記憶内容を順次読出して表示装置に表示したりする際も
、メモリ内のデータ領域間に空き領域があると、メモリ
の読出しアドレス制御が不便である。特に記憶内容の削
除及び新規データの記憶が多数回行なわれると、メモリ
・アドレスの制御は一層複雑になる。
：ＲＡＭ）に記憶されたデータ（本明細書のデータはメ
イン・ルーチン及びサブ・ルーチンも含む）（−基づき
中央処理装置（ＣＩ） Ｕ ）が種々の演算及び処理を
行なっている。データは必要（二応じてメモリ（＝順次
記憶されていくが、演算処理が終わった後不要なデータ
は削除される。このデータの削除（二より、メモリ内く
−はデータ領域間に空き領域が生じる。メモリを効率良
く利用するにはこの空き領域も使用しなければならない
が、新たなデータが１つの空き領域に納まらずに複数の
空き領域（二わたって記憶する場合、書込み及び読出し
アドレスの制御が複雑かつ面倒になる。また、メモリの
記憶内容を順次読出して表示装置に表示したりする際も
、メモリ内のデータ領域間に空き領域があると、メモリ
の読出しアドレス制御が不便である。特に記憶内容の削
除及び新規データの記憶が多数回行なわれると、メモリ
・アドレスの制御は一層複雑になる。
上述の欠点を改善するため（二、ガーベノジ０コレクン
ヨン（ｇａｒｂａｇｅ ｃｏｒｒｅｃｔｉｏｎ ）が提
案されてり゛るＯこのノｆ−ゝノジ・コレクション（二
よＪｔＬｔ’。
ヨン（ｇａｒｂａｇｅ ｃｏｒｒｅｃｔｉｏｎ ）が提
案されてり゛るＯこのノｆ−ゝノジ・コレクション（二
よＪｔＬｔ’。
データ領域間の空き領域に次のデータ領域のデータを順
次転送して、データを詰め、データ領域間の空き領域を
最後のデータ領域の後に移動できる。
次転送して、データを詰め、データ領域間の空き領域を
最後のデータ領域の後に移動できる。
即ち、データ領域の各データのアドレスが連続となり、
アドレス制御が容易となる。
アドレス制御が容易となる。
空き領域の次のデータ領域のデータを空き領域に転送す
るには、１アドレス分のデータずつ転送する方法がある
。しかし、この方法では全データの転送に長時間を必要
とし、ＣＰＵの使用効率が悪くなる。
るには、１アドレス分のデータずつ転送する方法がある
。しかし、この方法では全データの転送に長時間を必要
とし、ＣＰＵの使用効率が悪くなる。
ところで、Ｚ８０型マイクロプロセッサ又はｚｓｏｏｏ
型マイク型ダイクロプロセッサＵとして用いると、これ
らマイクロプロセッサＣ二はブロック転送の命令がある
ため、大量のデータを一度に転送できる。しかし、この
ブロック転送は、転送するデータ領域のメモリ・アドレ
スに境界（ｂｏｕｎｄａｒｙ ）があると実行できない
。この境界間のメモリ領域をメモリ・ブロックという。
型マイク型ダイクロプロセッサＵとして用いると、これ
らマイクロプロセッサＣ二はブロック転送の命令がある
ため、大量のデータを一度に転送できる。しかし、この
ブロック転送は、転送するデータ領域のメモリ・アドレ
スに境界（ｂｏｕｎｄａｒｙ ）があると実行できない
。この境界間のメモリ領域をメモリ・ブロックという。
例えばｚｓｏｏｏ型マイク型ダイクロプロセッサと、こ
のプロセッサの構造（二よりメモリ（二は６４にアドレ
ス毎に境界が生じる。また、他のプロセッサを用いた場
合であっても、特定のアドレス領域（二固定の特定デー
タを記憶しておくと、この特定のアドレス領域が境界と
して作用する。よって、このように境界を具えたメモリ
において、データ領域に境界が含まれるとブロック転送
を利用できない。
のプロセッサの構造（二よりメモリ（二は６４にアドレ
ス毎に境界が生じる。また、他のプロセッサを用いた場
合であっても、特定のアドレス領域（二固定の特定デー
タを記憶しておくと、この特定のアドレス領域が境界と
して作用する。よって、このように境界を具えたメモリ
において、データ領域に境界が含まれるとブロック転送
を利用できない。
したがって、本発明の目的は、複数のメモリ・ブロック
から成るメモリ内のデータ領域間（二空き領域がある場
合、次のデータ領域のデータを効率よく空き領域に転送
してデータを詰めるメモリ制御方法の提供（二ある。
から成るメモリ内のデータ領域間（二空き領域がある場
合、次のデータ領域のデータを効率よく空き領域に転送
してデータを詰めるメモリ制御方法の提供（二ある。
本発明は、境界（二より分離された複数のメモリ・ブロ
ックから成るメモリ（二おいて、境界を考慮したブロッ
ク転送を行ない、ガーベソジ・コレクションを高速化し
ている。即ち、メモリの菟き領域内の最初のメモリ・ブ
ロックの容量及び次のデータｌ１ｒｊ域内の最初のメモ
リ・ブロックの容量を比較し、小さい方の容量を転送容
量としている。
ックから成るメモリ（二おいて、境界を考慮したブロッ
ク転送を行ない、ガーベソジ・コレクションを高速化し
ている。即ち、メモリの菟き領域内の最初のメモリ・ブ
ロックの容量及び次のデータｌ１ｒｊ域内の最初のメモ
リ・ブロックの容量を比較し、小さい方の容量を転送容
量としている。
次にこの転送容ｈ１分のデータをデータ領域の最初のメ
モリ・ブロックから空き領域の最初のメモリ・ブロック
にブロック転送し、新たな空き領域（二対し上述のブロ
ック転送を繰返している。
モリ・ブロックから空き領域の最初のメモリ・ブロック
にブロック転送し、新たな空き領域（二対し上述のブロ
ック転送を繰返している。
以下、添付図を参照して本発明の好適な実施例を説明す
る。
る。
第１図はＣＩ） Ｕを利用したシステムのブロック図で
ある。ＣＰ Ｕ １０、リード・オンリ・メモリ（ＲＯ
Ｍ）１２．ＲＡＭＩ ４．入力装置１６、及び利用装置
１８はパス（データ線、アドレス線及び制御線を含む）
２０を介して相互接続している。ＣＰ Ｕ ｉ、 ０は
１例えばＺ８０００型マイクロプロセッサであり、ＲＯ
Ｍ１２に記憶されたプログラム（二よりＲＡＭ１４を一
層メモリとして種々の演算処理を行なう。人力装置１６
は、例えばキーボードであり、命令やデータの人力に用
いる。利用装置１８は、例えば図形表示装置であり、Ｃ
Ｐｏｌｏの制御によりＲＡＭ１４の記憶内容を表示した
りする。
ある。ＣＰ Ｕ １０、リード・オンリ・メモリ（ＲＯ
Ｍ）１２．ＲＡＭＩ ４．入力装置１６、及び利用装置
１８はパス（データ線、アドレス線及び制御線を含む）
２０を介して相互接続している。ＣＰ Ｕ ｉ、 ０は
１例えばＺ８０００型マイクロプロセッサであり、ＲＯ
Ｍ１２に記憶されたプログラム（二よりＲＡＭ１４を一
層メモリとして種々の演算処理を行なう。人力装置１６
は、例えばキーボードであり、命令やデータの人力に用
いる。利用装置１８は、例えば図形表示装置であり、Ｃ
Ｐｏｌｏの制御によりＲＡＭ１４の記憶内容を表示した
りする。
第２図はＲＡＭ１４のメモリ構成を示す図である。この
実施例ではＣＰＵｌ０がＺ８０００型マイクロプロセッ
サであるため、メモリのアドレス空間は１６進法でｏｏ
ｏｏｏｏから７Ｆ ＦＦＩ”Ｆ まであるが、ＦＦＦ
Ｆ （６４Ｋ ）毎に境界２２が生じる。
実施例ではＣＰＵｌ０がＺ８０００型マイクロプロセッ
サであるため、メモリのアドレス空間は１６進法でｏｏ
ｏｏｏｏから７Ｆ ＦＦＩ”Ｆ まであるが、ＦＦＦ
Ｆ （６４Ｋ ）毎に境界２２が生じる。
これら境界２２に区切られるメモリ領域がメモリ・ブロ
ックであり、ＣＰＵ １０は単一のメモリ・ブロック内
のデータならばまとめて転送（ブロック転送）できる。
ックであり、ＣＰＵ １０は単一のメモリ・ブロック内
のデータならばまとめて転送（ブロック転送）できる。
この実施例では、アドレス００００００−Ａｌ−１，Ａ
ｌ−Ａ２−１．Ａ２−Ａ３−１．Ａ３−Ａ４−１．Ａ４
−Ａ３−１．Ａ５〜八６−１の各領域にラヘルＬＯ−Ｌ
５が付けられており、ルーチンを含むデータが記憶され
ている。今、ラベルＬ１及びＬ４の領域のデータが削除
されたと仮定すると。
ｌ−Ａ２−１．Ａ２−Ａ３−１．Ａ３−Ａ４−１．Ａ４
−Ａ３−１．Ａ５〜八６−１の各領域にラヘルＬＯ−Ｌ
５が付けられており、ルーチンを含むデータが記憶され
ている。今、ラベルＬ１及びＬ４の領域のデータが削除
されたと仮定すると。
これら領域は空き領域となる。しかし、ラベルＬＯ，Ｌ
２．Ｌ３及びＬ５の領域は有効なデータを記憶している
データ領域である。このようにデータ領域間（二空き領
域が存在すると、ガーベソジ・コレクションが必要とな
る。
２．Ｌ３及びＬ５の領域は有効なデータを記憶している
データ領域である。このようにデータ領域間（二空き領
域が存在すると、ガーベソジ・コレクションが必要とな
る。
本発明では、ｌ＜ＡＭ１４の特定アドレス領域（第２図
に示されない領域）に第３図に示す如きステータス・テ
ーブル（状態表）を記憶している。この表は、ラベル名
、各ラベルの開始アドレス、及び各ラベルの領域がデー
タ領域（例えば符号「］」）か双き領域（例えば符号「
０」）かの情報（内容）から構成されている。尚、この
実施例では６つのメモリ領域しか登録されていないこと
（二注意されたい。
に示されない領域）に第３図に示す如きステータス・テ
ーブル（状態表）を記憶している。この表は、ラベル名
、各ラベルの開始アドレス、及び各ラベルの領域がデー
タ領域（例えば符号「］」）か双き領域（例えば符号「
０」）かの情報（内容）から構成されている。尚、この
実施例では６つのメモリ領域しか登録されていないこと
（二注意されたい。
今１人力装置１６からガーベノジ・コレクレヨンを開始
させる命令を人力するか、又は、ＣＰ Ｕ １． Ｏが
Ｊ、＜ ＡＭ １．４内のデータ領域間に空き領域のあ
ることを検出すると、ガーベノジ・コレクションが第４
〜第６図の流れ図に示したプログラムに従って行なわれ
る。なお、これらプログラムはＲＯＭ１２ｉ二記憶され
Ｃおり、ＣＰＵｌ０が以下の動作を制御する。
させる命令を人力するか、又は、ＣＰ Ｕ １． Ｏが
Ｊ、＜ ＡＭ １．４内のデータ領域間に空き領域のあ
ることを検出すると、ガーベノジ・コレクションが第４
〜第６図の流れ図に示したプログラムに従って行なわれ
る。なお、これらプログラムはＲＯＭ１２ｉ二記憶され
Ｃおり、ＣＰＵｌ０が以下の動作を制御する。
マス、ＣＰＵ １０はステータス・テーブルにおいて開
始アドレスが小さい順に並んでいるかを検査する。これ
は、データの削除、新データの記憶を行なっていると、
開始アドレスが小さい順（二並ばなくなるからである。
始アドレスが小さい順に並んでいるかを検査する。これ
は、データの削除、新データの記憶を行なっていると、
開始アドレスが小さい順（二並ばなくなるからである。
開始アドレス力と小さい順に並んでいない場合、ＣＰＵ
１０はソート処理を行ない、ステータス・テーブルにお
いて開始アドレスを小さい順（＝並び換える。第３図の
ステータス・テーブルでは開始アドレスの小さい順（−
並んでいる。
１０はソート処理を行ない、ステータス・テーブルにお
いて開始アドレスを小さい順（＝並び換える。第３図の
ステータス・テーブルでは開始アドレスの小さい順（−
並んでいる。
次に第４図のステップ２４において、ＣＰＵｌ０はＲＡ
Ｍ１４内のステータス・テーブルの内容の欄から最初の
空き領域を探し、その開始アドレス（例えばＡ１）をＣ
ＰＵ １０のレジスタ（１蓄わえる。このレジスタの内
容を５ＡＶＥ ｌとする。
Ｍ１４内のステータス・テーブルの内容の欄から最初の
空き領域を探し、その開始アドレス（例えばＡ１）をＣ
ＰＵ １０のレジスタ（１蓄わえる。このレジスタの内
容を５ＡＶＥ ｌとする。
ＣＰＵｌ０はひき続きステップ２６において、ラベルＬ
Ｌ（空き領域）以降（二おける最初のデータ領域をステ
ータス・テーブルから探し、そのデータ領域の開始アド
レス（例えばＡ２）をＣ１）ＵＩＯのレジスタ（１蓄わ
える。このレジスタの内容を５ＡＶＥ２とする。ヌテノ
ブ２８（二おいて、ＣＰＵ１０はラベルＬ２（データ領
域）の次の空き領域をステータス・テーブル（二より探
し、その空き領域の開始アドレス（例えばＡ４）を５Ａ
ＶＥ ３としてＣＰＩＪ １０のレジスタに蓄積する。
Ｌ（空き領域）以降（二おける最初のデータ領域をステ
ータス・テーブルから探し、そのデータ領域の開始アド
レス（例えばＡ２）をＣ１）ＵＩＯのレジスタ（１蓄わ
える。このレジスタの内容を５ＡＶＥ２とする。ヌテノ
ブ２８（二おいて、ＣＰＵ１０はラベルＬ２（データ領
域）の次の空き領域をステータス・テーブル（二より探
し、その空き領域の開始アドレス（例えばＡ４）を５Ａ
ＶＥ ３としてＣＰＩＪ １０のレジスタに蓄積する。
これらステップ２４．２６及び２８により、詰められる
べき空き領域及びこの空き領域に転送するデータ領域が
明らか（二なる。なお、登録されたメモリ領域、即ちス
テータス・テーブル内に空き領域が１つしかない場合は
、ステップ２８の５ＡＶＥ ３は最終データ領域の次の
アドレス（ニすればよい。
べき空き領域及びこの空き領域に転送するデータ領域が
明らか（二なる。なお、登録されたメモリ領域、即ちス
テータス・テーブル内に空き領域が１つしかない場合は
、ステップ２８の５ＡＶＥ ３は最終データ領域の次の
アドレス（ニすればよい。
ステップ３０において、ＣＰＵｌ０は
５ＡＶＥ ｌ、 ２及び３に基づきデータ領域を空き領
域に転送する。よって、第７図（二示す如く、ラベルＬ
Ｏ，Ｌ２及びＬ３のデータ領域のアドレスが連続し、途
１４月二草き領域がなくなる。このステップ３０は転送
ルーチンとして、第５及び第６図を参照して詳細に後述
するが、このステップ３０の最後（−おいて、転送した
データ領域の新たな最終アト１ノス（ηＳ７図のラベル
Ｌ３のデータ領域の最終アドレスＡ３′）を５ＡＶＥ１
として蓄積しておく必要がある点（二留意されたい。次
にＣＰＵｌ０は、ステップ３２（二おいて、登録した全
ステータスを調べたかをチェックする。これは二４ベル
Ｌ５までをチェックしたかを調べればよい。まだ全ステ
ータスを調べていない（否定の）場合はステップ２６に
進み、全ステータスを調べた（肯定の）場合はメモリ側
副（ガーベッジ・コレクション）を終了する。実施例で
はまだ第２図のラベルＬ４の空き領域及びラベルＬ５の
データ領域を処理していないので、ステップ２６．２８
及び３０ｉ二よりラベルＬ５のデータ領域を新たな空き
領域（二転送する。
域に転送する。よって、第７図（二示す如く、ラベルＬ
Ｏ，Ｌ２及びＬ３のデータ領域のアドレスが連続し、途
１４月二草き領域がなくなる。このステップ３０は転送
ルーチンとして、第５及び第６図を参照して詳細に後述
するが、このステップ３０の最後（−おいて、転送した
データ領域の新たな最終アト１ノス（ηＳ７図のラベル
Ｌ３のデータ領域の最終アドレスＡ３′）を５ＡＶＥ１
として蓄積しておく必要がある点（二留意されたい。次
にＣＰＵｌ０は、ステップ３２（二おいて、登録した全
ステータスを調べたかをチェックする。これは二４ベル
Ｌ５までをチェックしたかを調べればよい。まだ全ステ
ータスを調べていない（否定の）場合はステップ２６に
進み、全ステータスを調べた（肯定の）場合はメモリ側
副（ガーベッジ・コレクション）を終了する。実施例で
はまだ第２図のラベルＬ４の空き領域及びラベルＬ５の
データ領域を処理していないので、ステップ２６．２８
及び３０ｉ二よりラベルＬ５のデータ領域を新たな空き
領域（二転送する。
よって、最終的にはＲＡＭ１４のメモリ構造は第７図の
ように、ラベル１，０．１，２． Ｌ３及びＬ５のデー
タ領域が空き領域をはさまず（二連続し、メモリ制御を
終了する。
ように、ラベル１，０．１，２． Ｌ３及びＬ５のデー
タ領域が空き領域をはさまず（二連続し、メモリ制御を
終了する。
次（１第５図を参照して転送ルーヅーン３０を説明する
。ステップ３４において、 ５ＡＶＥ ］ （ステップ
２４でめた最初の空き領域の開始アドレス）及び５ＡＶ
Ｅ ２ （ステップ２６でめた次のデ−タ領域の開始ア
ドレス）を夫々５ＡＶＥ １’ 及び５ＡＶＥ ２’に
置換する。これは複数回のブロック転送を行なう際、各
ブロック転送に必要な開始アドレスが異なるため、５Ａ
ＶＥ １及び５ＡＶＥ ２として固定しておけないため
である。ステップ３６０おいて、ＣＩ） Ｕ Ｊ Ｏは
５ＡＶｉじ１′（例えば第２図のアドレスＡｌ）から空
き領域（例えば第２図のラベルＬ１の領域）の最初のメ
モリ・ブロック（例えば第２図のアドレス０１ ０００
０から０１ ＦＦＦＦ までの領域）内に占める空き領
域の容量（例えば第２図のアドレスＡ１から０１″Ｆ
Ｆ Ｆ Ｆまでの領域の容量）をめると共に、５ＡＶｌ
ｕ ２’ （例えば第２図のアドレスＡ２）からデータ
領域（例えば第２図のラベルＪ、 ２及びＬ３の領域）
の最初のメモリ・ブロック（例えば第２図の７ドレヌ０
２００００から０２ＦＦＦＦまでの領域）内（二重める
データ領域の容量、（例えば第２図のアドレスＡ２から
０２Ｐ Ｌ” Ｉ” Ｆまでの領域の容量）をめる。こ
れら容量は５ＡＶＥ １’及び２′と各メモリ・ブロッ
クの最終アドレスどの差からめてもよいが、各メモリ・
ブロックの容量が２進法表示で全て「１」の場合、５Ａ
ＶＥ １’及び２′の内メモリ・ブロックを表わす上位
桁を除いた下位桁の補数からめてもよい。
。ステップ３４において、 ５ＡＶＥ ］ （ステップ
２４でめた最初の空き領域の開始アドレス）及び５ＡＶ
Ｅ ２ （ステップ２６でめた次のデ−タ領域の開始ア
ドレス）を夫々５ＡＶＥ １’ 及び５ＡＶＥ ２’に
置換する。これは複数回のブロック転送を行なう際、各
ブロック転送に必要な開始アドレスが異なるため、５Ａ
ＶＥ １及び５ＡＶＥ ２として固定しておけないため
である。ステップ３６０おいて、ＣＩ） Ｕ Ｊ Ｏは
５ＡＶｉじ１′（例えば第２図のアドレスＡｌ）から空
き領域（例えば第２図のラベルＬ１の領域）の最初のメ
モリ・ブロック（例えば第２図のアドレス０１ ０００
０から０１ ＦＦＦＦ までの領域）内に占める空き領
域の容量（例えば第２図のアドレスＡ１から０１″Ｆ
Ｆ Ｆ Ｆまでの領域の容量）をめると共に、５ＡＶｌ
ｕ ２’ （例えば第２図のアドレスＡ２）からデータ
領域（例えば第２図のラベルＪ、 ２及びＬ３の領域）
の最初のメモリ・ブロック（例えば第２図の７ドレヌ０
２００００から０２ＦＦＦＦまでの領域）内（二重める
データ領域の容量、（例えば第２図のアドレスＡ２から
０２Ｐ Ｌ” Ｉ” Ｆまでの領域の容量）をめる。こ
れら容量は５ＡＶＥ １’及び２′と各メモリ・ブロッ
クの最終アドレスどの差からめてもよいが、各メモリ・
ブロックの容量が２進法表示で全て「１」の場合、５Ａ
ＶＥ １’及び２′の内メモリ・ブロックを表わす上位
桁を除いた下位桁の補数からめてもよい。
例えば実施例では各メモリ・ブロックの容量は６４Ｋ（
−１６進法表示でｒｌｉ”Ｉｉ’ＦＦｌ、２進法表示で
１ｌ−ｔｌｌｌ、１１１ １１−１１ １．ｔｌｌ、Ｊ
）なので、 ５ＡＶＩう１′及び２′が１６進６桁の
場合、下４桁の補数をめればよい。ステップ３６では、
空き領域及びデータ領域の最初のメモリ・ブロックの容
量（例えば５ＡＶＥ １’及び２′、即ちアドレスＡ１
及びＡ２の下４桁の補数）をめた後、これら容量を比較
し、小さい方の容量を転送するデータの容量、即ち転送
容量とする。これは、例えば空き領域の最初のメモリ・
ブロックの容量の方が小さい場合。
−１６進法表示でｒｌｉ”Ｉｉ’ＦＦｌ、２進法表示で
１ｌ−ｔｌｌｌ、１１１ １１−１１ １．ｔｌｌ、Ｊ
）なので、 ５ＡＶＩう１′及び２′が１６進６桁の
場合、下４桁の補数をめればよい。ステップ３６では、
空き領域及びデータ領域の最初のメモリ・ブロックの容
量（例えば５ＡＶＥ １’及び２′、即ちアドレスＡ１
及びＡ２の下４桁の補数）をめた後、これら容量を比較
し、小さい方の容量を転送するデータの容量、即ち転送
容量とする。これは、例えば空き領域の最初のメモリ・
ブロックの容量の方が小さい場合。
データ領域の最初のメモリ・ブロックの全データを転送
すると、転送データを受ける領域が境界を越えてしまい
、ブロック転送命令が利用できないためである。また、
同様（−、データ領域の最初のメモリ・ブロックの容量
の方が小さい場合、空き領域の最初のメモリ・ブロック
の容量を転送容量（ニすると、転送されるデータは境界
を越えてしまい、ブロック転送命令を利用できないため
である。
すると、転送データを受ける領域が境界を越えてしまい
、ブロック転送命令が利用できないためである。また、
同様（−、データ領域の最初のメモリ・ブロックの容量
の方が小さい場合、空き領域の最初のメモリ・ブロック
の容量を転送容量（ニすると、転送されるデータは境界
を越えてしまい、ブロック転送命令を利用できないため
である。
ステップ３Ｇにおいて、転送容量が決定すると、ステッ
プ３８（二おいて、ＣＰＵｌ０はデータ領域の最初のメ
モリ・ブロックから転送容量分のデータ（データ領域の
最初のメモリ・ブロックの容量の方が転送容量より大き
い場合は、アドレスの小さい方から転送容量分のデータ
）を望き領域の最初のメモリ・ブロックにブロック転送
を行なう。このステップ３８は第６図を参照して更に後
述するが、データが転送された後、空き領域及びデータ
領域が変更するので、５ＡＶＩＤ１′及び２′は新たな
窄き領域及び新たなデータ領域の開始アドレスに更新さ
れることに注意されたい。なお、データ領域の全データ
を転送し終わると５ＡＶＥ ２’は最後（二転送したデ
ータ領域の最終アドレス（二１を加えたものになる。
プ３８（二おいて、ＣＰＵｌ０はデータ領域の最初のメ
モリ・ブロックから転送容量分のデータ（データ領域の
最初のメモリ・ブロックの容量の方が転送容量より大き
い場合は、アドレスの小さい方から転送容量分のデータ
）を望き領域の最初のメモリ・ブロックにブロック転送
を行なう。このステップ３８は第６図を参照して更に後
述するが、データが転送された後、空き領域及びデータ
領域が変更するので、５ＡＶＩＤ１′及び２′は新たな
窄き領域及び新たなデータ領域の開始アドレスに更新さ
れることに注意されたい。なお、データ領域の全データ
を転送し終わると５ＡＶＥ ２’は最後（二転送したデ
ータ領域の最終アドレス（二１を加えたものになる。
ステップ４０において、ＣＰＵｌ０は、ステップ３８で
更新した５ＡＶＥ ２’がステップ２８でめた５ＡＶＥ
Ｂに等しいか否か、即ち、データ領域の全データが転
送されたか否かを調べる。全データが転送された（肯定
の）場合、第４図のステップ３２に進み、まだ全データ
が転送されない（否定の）場合、ステップ４２に進む。
更新した５ＡＶＥ ２’がステップ２８でめた５ＡＶＥ
Ｂに等しいか否か、即ち、データ領域の全データが転
送されたか否かを調べる。全データが転送された（肯定
の）場合、第４図のステップ３２に進み、まだ全データ
が転送されない（否定の）場合、ステップ４２に進む。
ステップ４２じ進んだ場合、残りのデータのブロック転
送を繰返すが、２回目以降の転送ではステップ３６のよ
う（二転送容量をめることはしない。即ち。
送を繰返すが、２回目以降の転送ではステップ３６のよ
う（二転送容量をめることはしない。即ち。
この実施例では各メモリ・ブロックの容量は互いに等し
いため、前回のブロック転送の際の転送容量が空き領域
の最初のメモリ・ブロックの容量で決定していれば、新
たなデータ領域の最初のメモリ・ブロックの容量の方が
新たな空き領域の最初のメモリ・ブロックの容量よりも
小さい。よって、この場合はステップ４４に進み、 ５
ＡＶＥ ２’（新たなデータ領域の開始アドレス）によ
りステップ３６と同様に転送容量をめる。即ち、 ５Ａ
ＶＥ ２・の−Ｆ４桁の補数を転送容量とする。また、
前回のブロック転送の際の転送容量がデータ領域の最初
のメモリ・ブロックの容量で決定していれは、新たな空
き領域の最初のメモリ・ブロックの容量が新たなデータ
領域の最初のメモリ・ブロックの容量よりも小さいので
、ステップ４６（二進み、５ＡＶＥ１′の下４桁の補数
を転送容ｆｆ＋１とする。ステップ４４及び４６の後ス
テップ３８に戻り、上述の動作を繰返す。
いため、前回のブロック転送の際の転送容量が空き領域
の最初のメモリ・ブロックの容量で決定していれば、新
たなデータ領域の最初のメモリ・ブロックの容量の方が
新たな空き領域の最初のメモリ・ブロックの容量よりも
小さい。よって、この場合はステップ４４に進み、 ５
ＡＶＥ ２’（新たなデータ領域の開始アドレス）によ
りステップ３６と同様に転送容量をめる。即ち、 ５Ａ
ＶＥ ２・の−Ｆ４桁の補数を転送容量とする。また、
前回のブロック転送の際の転送容量がデータ領域の最初
のメモリ・ブロックの容量で決定していれは、新たな空
き領域の最初のメモリ・ブロックの容量が新たなデータ
領域の最初のメモリ・ブロックの容量よりも小さいので
、ステップ４６（二進み、５ＡＶＥ１′の下４桁の補数
を転送容ｆｆ＋１とする。ステップ４４及び４６の後ス
テップ３８に戻り、上述の動作を繰返す。
次（１弟６図を参照して、ステップ３８のブロック転送
ルーチンを説明する。まず、ステップ４８において、５
ＡＶＥ Ｊ’から転送データを受（する輩き領域の開始
アドレスを設定し、５ＡＶＥ２’からデータ領域の転送
するデータ領域（転送領域）の開始アドレスを設定し、
ステップ３６．４４又は４６でめた転送容置な設定する
。ステップ５０ではステップ４８の設定に基づきブロッ
ク転送を行なう。このブロック転送は、例えばｚｓｏｏ
ｏ型−１イクロプロセノサの場合、ＬＤＩＲ（Ｌｏａｄ
、Ｌｎｃｒｅｍｅｎｔ ａｎｄ Ｒｅｐｅａｔ ）とい
う単一の命令で杓なえ。
ルーチンを説明する。まず、ステップ４８において、５
ＡＶＥ Ｊ’から転送データを受（する輩き領域の開始
アドレスを設定し、５ＡＶＥ２’からデータ領域の転送
するデータ領域（転送領域）の開始アドレスを設定し、
ステップ３６．４４又は４６でめた転送容置な設定する
。ステップ５０ではステップ４８の設定に基づきブロッ
ク転送を行なう。このブロック転送は、例えばｚｓｏｏ
ｏ型−１イクロプロセノサの場合、ＬＤＩＲ（Ｌｏａｄ
、Ｌｎｃｒｅｍｅｎｔ ａｎｄ Ｒｅｐｅａｔ ）とい
う単一の命令で杓なえ。
単一メモリ・ブロック内の大量のデータを１度（二高速
で転送できる。このブロック転送が終わった後、ステッ
プ５２において、」二連した５ＡＶＥ ］’及び２′の
更新を行ない、第５図のステップ４Ｏｆ二進む。これら
ステップの動作（二より、ガーベノジ・コレクシ１ンが
高速に終了する。
で転送できる。このブロック転送が終わった後、ステッ
プ５２において、」二連した５ＡＶＥ ］’及び２′の
更新を行ない、第５図のステップ４Ｏｆ二進む。これら
ステップの動作（二より、ガーベノジ・コレクシ１ンが
高速に終了する。
」二連は本発明の好適な実施例についての説明であるが
、当業者には本発明の要旨を逸脱することなく種々の変
更が可能なことが理解できよう。
、当業者には本発明の要旨を逸脱することなく種々の変
更が可能なことが理解できよう。
例えば、各メモリ・ブロックの容量が異なる場合、第５
図においてステップ４２．４４及び４６をと略し、ステ
ップ４０の判断結果が否定のときにステップ３６に戻っ
てもよい。また、−に述の実施例では、メモリの境界は
幅を持たず、境界の前後でアドレスが連続していたが、
特定のデータを特定のアドレス領域に固定しておき、こ
のアドレス領域を境界とみなしてもよい。更に、ステー
タス・テーブルを用いる代りに、メモリの各メモリ・ブ
ロックにそのブロックの内容を記憶しておき、これを利
用してもよい。また１本発明のメモリ制御方法を繰返し
実行する際に、第３図（二示す・如きステータス・テー
ブルの空き領域に関するデータを削除し、その分を詰め
てもよい。このこと（二より。
図においてステップ４２．４４及び４６をと略し、ステ
ップ４０の判断結果が否定のときにステップ３６に戻っ
てもよい。また、−に述の実施例では、メモリの境界は
幅を持たず、境界の前後でアドレスが連続していたが、
特定のデータを特定のアドレス領域に固定しておき、こ
のアドレス領域を境界とみなしてもよい。更に、ステー
タス・テーブルを用いる代りに、メモリの各メモリ・ブ
ロックにそのブロックの内容を記憶しておき、これを利
用してもよい。また１本発明のメモリ制御方法を繰返し
実行する際に、第３図（二示す・如きステータス・テー
ブルの空き領域に関するデータを削除し、その分を詰め
てもよい。このこと（二より。
データ領域及び菟き領域の判別が高速となる。
〔発明の効果〕
」二連の如く本発明（二よれば、ガーベノジ・コレクシ
ョンのため；ニデータを転送する際、メモリの境界を考
慮して効率よくブロック転送を行なうので、このメモリ
制御を高速で行なえる。
ョンのため；ニデータを転送する際、メモリの境界を考
慮して効率よくブロック転送を行なうので、このメモリ
制御を高速で行なえる。
第１図はＣＩ） Ｕを用いたシステムのブロック図、第
２図は本発明を説明するだめのメモリの構成図、第３図
は本発明を説明するためのステータス・テーブルの図、
第４図、第５図及び第６図は本発明を説明するだめの流
れ図、第７図は本発明を説明するだめのメモリの構成図
である。 １／Ｉ：メモリ 特許出願人二ソニー・テクトロニクス株式会社燦１０ 兜３１羽 ２ 豫２（￥ｌ 富７図
２図は本発明を説明するだめのメモリの構成図、第３図
は本発明を説明するためのステータス・テーブルの図、
第４図、第５図及び第６図は本発明を説明するだめの流
れ図、第７図は本発明を説明するだめのメモリの構成図
である。 １／Ｉ：メモリ 特許出願人二ソニー・テクトロニクス株式会社燦１０ 兜３１羽 ２ 豫２（￥ｌ 富７図
Claims (1)
- 複数のメモリ・ブロックから成るメモリの空き領域内の
最初のメモリ・ブロックの容量及び次のデータ領域内の
最初のメモリ・ブロックの８鼠を比較し、小さい方の容
量を転送容量とし、この転送容量分のデータを上記デー
タ領域の最初のメモリ・グロックから上記空き領域の最
初のメモリ・ブロック（−ブロック転送し、新たな空き
領域に対し上記ブロック転送を繰返し、データを上記メ
モリの所定アドレス領域内Ｃ二連続的に記憶することを
特徴とするメモリ制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20519683A JPS6097444A (ja) | 1983-11-01 | 1983-11-01 | メモリ制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20519683A JPS6097444A (ja) | 1983-11-01 | 1983-11-01 | メモリ制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6097444A true JPS6097444A (ja) | 1985-05-31 |
| JPH0136132B2 JPH0136132B2 (ja) | 1989-07-28 |
Family
ID=16502991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20519683A Granted JPS6097444A (ja) | 1983-11-01 | 1983-11-01 | メモリ制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6097444A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6451868A (en) * | 1987-08-24 | 1989-02-28 | Canon Kk | Memory device and memory managing method |
| JPH01175048A (ja) * | 1987-12-29 | 1989-07-11 | Sharp Corp | コンピュータ |
| US5295411A (en) * | 1993-06-22 | 1994-03-22 | Speckhart Frank H | Torsional vibration absorber system |
| US5351574A (en) * | 1992-06-08 | 1994-10-04 | Nissan Motor Company, Ltd. | Flywheel |
| US6116112A (en) * | 1997-12-31 | 2000-09-12 | Samsung Electronics Co., Ltd | Self-compensating dynamic balancer |
| US6125977A (en) * | 1996-10-22 | 2000-10-03 | Mitsubishi Heavy Industries, Ltd. | Self-tuning type vibration damping apparatus |
-
1983
- 1983-11-01 JP JP20519683A patent/JPS6097444A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6451868A (en) * | 1987-08-24 | 1989-02-28 | Canon Kk | Memory device and memory managing method |
| JPH01175048A (ja) * | 1987-12-29 | 1989-07-11 | Sharp Corp | コンピュータ |
| US5351574A (en) * | 1992-06-08 | 1994-10-04 | Nissan Motor Company, Ltd. | Flywheel |
| US5295411A (en) * | 1993-06-22 | 1994-03-22 | Speckhart Frank H | Torsional vibration absorber system |
| US6125977A (en) * | 1996-10-22 | 2000-10-03 | Mitsubishi Heavy Industries, Ltd. | Self-tuning type vibration damping apparatus |
| US6116112A (en) * | 1997-12-31 | 2000-09-12 | Samsung Electronics Co., Ltd | Self-compensating dynamic balancer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0136132B2 (ja) | 1989-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3878513A (en) | Data processing method and apparatus using occupancy indications to reserve storage space for a stack | |
| EP0170284B1 (en) | Microcomputer | |
| JPS6027964A (ja) | メモリアクセス制御回路 | |
| JPS6097444A (ja) | メモリ制御方法 | |
| DE69630416T2 (de) | Mikroprozessor zur Ausführung von Befehlen mit variablen Längen | |
| CN85107899A (zh) | 信息处理装置 | |
| US3689893A (en) | Accounting machine processor | |
| US3405396A (en) | Digital data processing systems | |
| US20040078551A1 (en) | Method for operating a data processing device as well as contruction of a data processing device as a memory-programmable control unit | |
| JPS6154536A (ja) | デ−タ整順化回路 | |
| JPS6150359B2 (ja) | ||
| JPS58129544A (ja) | デ−タ分類記憶装置 | |
| JPS5844551A (ja) | デ−タ書込み制御方式 | |
| JPH0315772B2 (ja) | ||
| CN119358614A (zh) | 数据处理方法、装置、存储介质及电子设备 | |
| JPS59106047A (ja) | マイクロコンピユ−タ | |
| JPS5839326A (ja) | プログラムロ−ド方式 | |
| JPH06250711A (ja) | プログラマブルコントローラ | |
| JPH05298893A (ja) | 連想記憶装置 | |
| JP2654230B2 (ja) | ファイル転送方式 | |
| JPS6057440A (ja) | 情報処理装置 | |
| JPH07120263B2 (ja) | ソ−ト機能を備えた処理装置 | |
| JPS59180720A (ja) | 電子計算機のキ−入出力装置 | |
| JPH04257921A (ja) | 浮動小数点演算器 | |
| JPS58217046A (ja) | 用語編集装置 |