JPS6097693A - 回路基板の製造装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は回路基板の製造装置に関し、特に回路素子を基
板の両面定位置に複数搭載した回路基板の製造技術とし
て有効なものである。

〈従来技術〉 薄膜ＥＬ表示素子等のＸＹマトリックス電極構造を持つ
表示素子が実装された表示装置を駆動する場合、駆動に
必要な全電極に対し、これと同数の駆動回路が必要とな
る。例えば、Ｘ側に２４０ライン、Ｙ側に３２０ライン
の電極が配設された表示装置に於いては、駆動回路は合
計５６０個必要になる。従って従来よりこの様な非常に
数多くの電極および駆動回路を処理するために駆動回路
および実装方法に関しては種々の改良技術が提唱されて
きた。第１図はこの一例を示す薄膜ＥＬ表示装置の周辺
回路のブロック図である。以下、第１図に基いて詳説す
る。マトリックス電極を持つ表示素子１を駆動する場合
、第１図に示すようにマトリックス電極と１対１に対応
する電極駆動回路２．３およびこれらを制御するロジッ
ク回路（直並列変換転送回路６，７、記憶回路５、ゲー
ト回路４等）が必要となる。さらにロジック回路間の接
続線数およびロジック回路とマトリックス電極間の接続
線数は膨大な数になる。これに対してデータ回路８，９
および制御回路１０よりロジツク回路に信号を送る線数
は数本で済み、ロジックをセラミック等の基板上に形成
することによって集積回路内でロジック間接続線を処理
することができる。また電極駆動回路部分においても高
電圧駆動トランジスタ１１のドレインとダイオード１２
のカソードを接続して交点を高電圧出力として取り出し
ており、高電圧駆動トランジスタ１１を含んだ高電圧駆
動ＩＣｌ３と高電圧駆動ダイオードアレイ１４の２チツ
プを用いて構成する場合、必然的に交点が生じるため、
これら２チップ′ｆ：１組として数組を小さな基板上に
のせ基板内で配線を処理したハイブリッド型のものが提
案されている（特願昭５１−８７４２０号、特願昭５１
−１０６５１８号参照）。この提案においては複雑な回
路系は同一基板上で処理し、この基板をフレキシラ゛ル
基板等のマザーボードに付設し、少ない入力に対してマ
トリックス電極と１対１に対応した出力線を得ている。

第２図はＸ−Ｙマトリックス電極の駆動ラインの１実施
例を示す要部拡大図である。薄膜ＥＬ表示素子１に配設
されるＸ−Ｙマトリックス電極の一方の電極ライン群に
高電圧駆動トランジスタ１１と高電圧駆動ダイオード１
２が各々１本のラインに対して１個ずつ接続されている
。従って、高電圧駆動トランジスタ１１と高電圧駆動ダ
イオード１２はそれぞれ電極ライン数だけ必要となり、
トランジスタ１１の集積されたトランジスタアレイ１３
とダイオード１２の集積されたダイオードアレイ１４が
形成される。トランジスタ１１とダイオード１２は１対
１に対応して接続されその接続点で各電極ラインと１対
ＩＫ接続される。

各トランジスタ１１は電極ラインの各々に対して選択的
に駆動電圧を印加する回路素子であり、また各ダイオー
ド１２は薄膜ＥＬ表示の如く高電圧駆動される表示装置
の電極ラインの各々に対して保護作用をするもので過電
流防止のために必要となる回路素子である。従って、ト
ランジスタ１１とダイオード１２は互いにまた電極ライ
ンに対して１対１に対応配設される。

第３図は駆動回路を構成する回路基板の要部断面図であ
る。

有機フィルム等から成る可撓性を有する基板２１の両面
に導体配線２２を形成し、表裏両面の導体配線２２間は
基板２１に形成したスルーホール２３により電気的導通
を得る。この部分が延設されてＸ−Ｙマトリックス電極
の電極ラインに接続される。基板、２１の一方の面の導
体配線２２上には第２図に示すトランジスタ１１が所定
数集積された駆動ＩＣ即ちトランジスタアレイ１３から
成るトランジスタパッケージ２４が搭載され、他方の面
の導体配線２２上には同様にダイオード１２が所定数集
積されたダイオードアレイ１４から成るダイオードパッ
ケージ２５が搭載されている。トランジスタパッケージ
２４及びダイオードパッケージ２５は外形が略々同一形
状となるように樹脂モールドされ、左右のリード端子で
導体配線２２上に表裏両方向より同一位置に接続されて
いる。この接続は半田リフロー等が実施に供される。尚
スルホール２３はスペースファクタの利得を考慮してこ
の左右のリード端子の内方位置に形成されている。トラ
ンジスタパッケージ２４及びダイオードパッケージ２５
のリードは導体配ａ２２を介して互いに同数の電極ライ
ン複数本に接続される。

接続される電極ライン数は各パッケージ２４．２５内に
集積された各回路素子数で定まり、電極の全ライン数に
より基板２１上に搭載されるパッケージ２４．２５の数
が決定される。

基板２１の表裏両面に搭載されるトランジスタパッケー
ジ２４、ダイオードパッケージ２５６ｉ表裏対称に配置
、ｌ／を構成され、各々均一ビノチで基板２１上に配列
することができる。

以上の如く回路素子パンケージを基板両面に固定位置決
めして駆動回路基板を構成するためには、各回路素子パ
ッケージを基板の表裏両面で配置領域に正確に位置合わ
せ及び仮止めする必要があり、精度良く駆動回路基板を
量産するには高度な技術が要求されることとなる。また
このために駆動回路基板の製造コストが高くなるという
問題点を有していた。

従来の回路素子を配線基板に位置合わせ仮止めする方法
としては配線基板上に紫外線硬化型の接着剤又はアクリ
ル系樹脂接着剤を塗布するかあるいは半田ペーストの粘
着力を利用する２通りの方法がとられている。しかしな
がら、前者の場合、位置合わせ及び仮止め工程に加えて
接着剤印刷工程と樹脂硬化工程が必要となり、一方、後
者の場合半田ペースト印刷工程を要すると同時に半田ペ
ーストの特性上、印刷から仮止め、リフロ一工程を短時
間で行なうことが必要となる。さらに上記の方法は、微
細ピッチの回路素子への適用が装置の振動ならびに仮止
め時の抑圧らによって位置ずれを生じ易く、クワッドタ
イプのトランス７フーモールドパツケージにおいては採
用され難い状態である。

〈発明の目的ン 本発明は、回路素子パッケージと基板間の位置合わせに
技術的手段を駆使することにより、精度良く回路素子の
搭載された基板を大量生産することのできる新規有用な
回路基板の製造装置を提供することを目的とする。

〈実施例〉 第４図は本発明の１実施例を説明する回路基板製造装置
の要部断面構成図である。

ポリイミドフィルム等の可撓性を有する基板あるいはセ
ラミック、ベークライト、金属材料等の剛性を有する基
板から成るベース基板２１０両面に印刷パターンまたは
Ｃｕ箔、Ａｔ箔等のエツチングパターンから成る導体配
線２２が形成され、スルーホール２３により各導体配線
２２は表裏両面間で導通されている０ペース基板２１の
一方の面の導体配線２２上には保持チャック３１に保持
されたトランジスタパッケージ２４が載置される０トラ
ンジスタパツケージ２４は回路素子配列体であるトラン
ジスタアレイを樹脂モールドし、両端から配線接続用の
リードを外方へ延設せしめた構造を有する。保持チャッ
ク３１は下面に回路素子パッケージを収納する収納室が
凹設された柱状体で構成され、収納室内に収納されたト
ランジスタパッケージ２４はそのリードが収納室の壁に
設けられた切欠部より外方へ突出される。収納室外へ突
出されたリードの端はベース基板２１上の導体配線２２
に形成されたポンディングパッド上に配置される。ベー
ス基板２１の端部側にはヒータチップ３２が時期してお
り、ポンディングパッド上にトランジスタパッケージ２
４のリードが載置された状態でヒータチップ３２は水平
移動してポンディングパッドの直上にその先端が配設さ
れる。

次にポンディングパッドに対してヒータチップ３２の先
端がリードを押圧しながら加熱する。この加熱によって
ポンディングパッド上に予め埜着されてい゛た半田！が
溶融され、ヒータチップ３２を除去して冷却することに
よりリードがポンディングパッドに固着され、トランジ
スタパッケージ２４が仮止めされる。尚、半田層は印刷
又はメッキによってポンディングパッド上に被着形成さ
れているＯ 保持チャック３１は空圧駆動系あるいはリンク機構系等
によってベース基板２１の面に垂直方向即ち上下方向に
駆動制御され、収納室の切欠部にトランジスタパッケー
ジ２４のリードが摩擦係止されてトランジスタパッケー
ジ２４が運送される。

ヒータチップ３２はリードを加熱押圧する先端が他方端
を回転軸として円周運動し、保持チャック３１の動作に
同期して駆動制御される。ヒータチップ３２の先端はリ
ードの抑圧加熱時にポンディングパッドの方向へ下降し
てリードと接触する。

トランジスタパッケージ２４が四方向へリードを突設形
成している場合はヒータチップ３２もこのリードに合わ
せて４本設置される。

仮止めされたトラレジスタパッケージ２４は再度リード
の仮止め部が赤外線照射等により加熱されリフロー法に
より半田が再溶融凝固されてリードとポンディングパッ
ド部が完全固着される。片面のトランジスタパッケージ
２４が搭載さｎるとベース基板２１を表裏反転して裏面
に前述したトランジスタパッケージ２４に対応するダイ
オード〈発明の効果〉 以上詳説した如く本発明によれば、回路素子のベース基
板上での位置合わせと仮止めの工程を同時に行なうこと
ができ、仮止め強度にも優れ正確な回路素子の搭載がで
きる。また製作工程も容易でコストも安価になる。

【図面の簡単な説明】

第１図は薄膜ＥＬ表示素子周辺の回路を示すブロック図
である。第２図は第１図の電極駆動回路部分の回路図で
ある。第３図は駆動回路が形成された回路基板の断−面
図である。第４図は本発明の１実施例を説明する回路基
板製造装置の要部断面構成図である。 ２１・・・基板、２２・・・導体配線、２３・・・スル
ーホール、２４・・・トランジスタパッケージ、２５・
・・ダイオードパッケージ、３１・・・保持チャック、
３２・・・ヒータチッグ 代理人　弁理士　福　士　愛　彦（他２名）第１図 ン４り 第３図　第４図

Claims (1)

【特許請求の範囲】
1. １、　ベース基板上に搭載される回路素子体を運搬して
   該回路素子体に突設されたリードを前記ベース基板のポ
   ンディングパッドに配置する保持チャックと、保持チャ
   ックに同期してベース基板周辺より前記ポンディングパ
   ッドへ配置され、前記リードを半田の被着された前記ポ
   ンディングパッドへ抑圧加熱するヒータチップと、を具
   備して成り、前記回路素子体を前記ベース基板へ仮止め
   することを特徴とする回路基板の製造装置。