JPH0745780A - 半導体装置用クワッドフラットパッケージ - Google Patents

半導体装置用クワッドフラットパッケージ

Info

Publication number
JPH0745780A
JPH0745780A JP5190274A JP19027493A JPH0745780A JP H0745780 A JPH0745780 A JP H0745780A JP 5190274 A JP5190274 A JP 5190274A JP 19027493 A JP19027493 A JP 19027493A JP H0745780 A JPH0745780 A JP H0745780A
Authority
JP
Japan
Prior art keywords
lead
gnd
semiconductor device
power supply
plane layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5190274A
Other languages
English (en)
Other versions
JP2570584B2 (ja
Inventor
Hiromori Tobase
浩守 鳥羽瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5190274A priority Critical patent/JP2570584B2/ja
Priority to KR1019940018398A priority patent/KR0139257B1/ko
Publication of JPH0745780A publication Critical patent/JPH0745780A/ja
Application granted granted Critical
Publication of JP2570584B2 publication Critical patent/JP2570584B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/479—Leadframes on or in insulating or insulated package substrates, interposers, or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/692—Ceramics or glasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/695—Organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 ＧＮＤバウンスノイズ対策を目的に電源系配
線のインダクタンス低減を計ると共に、狭ピッチリード
接続の信頼性を向上させることを目的とする。 【構成】 多層基板２と電源リード４及びＧＮＤリード
５の接続に関し、リード先端部にタイバを設けた半導体
装置用リードフレームを用い、多層基板内の電源プレー
ン層９及びＧＮＤプレーン層８に直接前記リードを接続
することで、電源及びＧＮＤのインダクタンスを低減さ
せる。これにより同時動作時のＧＮＤバウンスノイズの
低減を図る。また前記リード接続方法を用いることで狭
ピッチリード接続時においても電源及びＧＮＤリード
は、ピッチに関係なく強固に接続することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、多層基板を内蔵した半
導体装置用クワッドフラットパッケージに関し、特に前
記パッケージに用いるリードフレームの形状及び電気的
接続方法に関する。
【０００２】
【従来の技術】多層基板を内蔵し、トランスファモール
ドした従来の半導体装置用クワッドフラットパッケージ
は、図５に示すように多層基板の表面または裏面に施さ
れた配線用メタライズパターンに半導体装置用リードフ
レームの個々に分離されたリードの先端部を導電性接着
剤を介して接続する構造、あるいは図６に示す様に金属
細線を介して接続する構造であり、いずれの場合におい
ても電源リード及びＧＮＤリードの接続方法は信号リー
ドと同じく前述のように個々に分離されたリードの先端
部と多層基板の表面または裏面に設けられた配線用メタ
ライズパターンとの接続であった。従って、従来の電源
プレーン層及びＧＮＤプレーン層を有する多層基板は、
これらのプレーン層と多層基板の表面または裏面に設け
られている配線用メタライズパターンとを接続する為の
ＶＩＡホールを必ず有している。
【０００３】
【発明が解決しようとする課題】前述したように従来
の、多層基板を内蔵しトランスファモールドした半導体
装置用クワッドフラットパッケージは、リードフレーム
の個々に分離されたリードの先端部と多層基板の表面ま
たは裏面に施された配線用メタライズパターンとを１対
１で個々に接続している。従って電源またはＧＮＤとな
る端子についても、多層基板の電源またはＧＮＤプレー
ン層から多層基板の表面または裏面に施された配線用メ
タライズパターンを接続する為のＶＩＡホールを設ける
必要があり、特に多ピンのパッケージの場合各配線用メ
タライズパターンの間隔が狭ピッチとなりＶＩＡホール
及び配線用メタライズパターンも微小となる。
【０００４】ＶＩＡホールの微小径化及び配線用メタラ
イズパターンの微小化は、接続部の信頼性をそこなうば
かりでなく導通抵抗の増加及びインダクタンスの増加に
つながり、特にＣＭＯＳゲートアレーの同時動作時のＧ
ＮＤバウンスノイズ（ΔＶ）に対しては、ΔＶ＝ｎ・Ｌ
・ｄＩ／ｄｔ＋Ｒ・Ｉで表わされる様にＧＮＤのインダ
クタンス低減が重要なポイントとなる。図６のように半
導体装置用リードフレームのＧＮＤとなるリードの先端
部と多層基板とを金属細線を介して接続する場合、更に
金属細線によるインダクタンスの増加でΔＶは大きくな
ってしまう。
【０００５】
【課題を解決するための手段】本発明の半導体装置用ク
ワッドフラットパッケージは、電源リードまたはＧＮＤ
リードの先端部が少なくとも二本以上つながった半導体
装置用リードフレームを用い前記半導体装置用リードフ
レームの電源リードまたはＧＮＤリードの先端部を軟質
はんだあるいは低融点合金属材料等を介して多層基板内
に設けられた電源プレーン層またはＧＮＤプレーン層に
直接接続している。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は、ＧＮＤのインダクタンス低減を目的とする
本発明の一実施例の半導体装置用クワッドフラットパッ
ケージの断面図である。半導体素子１を多層基板２上に
設けられた搭載部に搭載し、多層基板２上の配線用メタ
ライズパターンと半導体素子１上の電極パッドを金属細
線３ａを介して接続している。更に多層基板２のＧＮＤ
プレーン層８には図２に示す様なＧＮＤとなるリードの
先端部５のみがつながり、他の信号及び電源となるリー
ドの先端部４は、個々に分離された半導体装置用リード
フレームのＧＮＤとなるリード５の先端部の接続部であ
るＧＮＤタイバ６ａに軟質はんだあるいは低融点金属材
料等を介して直接接続されている。信号リード７及び電
源リード４は、多層基板２の表面外周部に設けられた配
線用メタライズパターンに金属細線３ａを介して接続さ
れている。そして、最終的には、半導体素子１及び多層
基板２、金属細線３ａ，３ｂの保護を目的にトランスフ
ァモールドを行う。
【０００７】図３は、ＧＮＤ及び電源のインダクタンス
低減を目的とする本発明の第二の実施例の半導体装置用
クワッドフラットパッケージの断面図である。ＧＮＤプ
レーン層８の下に部分ラミネートで電源プレーン層９を
形成した多層基板２と、図４に示す様な、電源リード４
の先端部のみがつながり他の信号リード及びＧＮＤリー
ド５の先端部は個々に分離され、かつ本実施例の場合信
号リード７よりＧＮＤリード５の方が長い半導体装置用
リードフレームを用い、両者間を、電源については、電
源リード４の先端部の接続部である電源タイバ６ｂと多
層基板２の電源プレーン層９を軟質はんだあるいは低融
点金属材料等を介して接続し、ＧＮＤについても同様に
個々に分離されたリード先端部を多層基板のＧＮＤプレ
ーン層へ軟質はんだあるいは低融点金属材料等を介して
接続している。信号リード７については、多層基板２の
表面外周部に設けられた配線用メタライズパターンと個
々に分離されたリード先端部を金属細線３ｂを介して接
続している。最終的には前記実施例同様トランスファモ
ールドを行う。いずれの実施例においても多層基板の外
形コーナ部は応力集中防止の為角部をＲ０．５ｍｍ以上
で丸めた方がよい。
【０００８】
【発明の効果】以上説明したように本発明は、ＧＮＤタ
イバまたは電源タイバを有する半導体装置用リードフレ
ームを用い、これらタイバと多層基板のＧＮＤプレーン
層または電源プレーン層をＶＩＡホール及び配線用メタ
ライズパターンを介さずに直接接続、あるいはＧＮＤリ
ードの個々に分離された先端部とＧＮＤプレーン層をＶ
ＩＡホール及び配線用メタライズパターンを介さずに直
接接続することにより、従来のＶＩＡホール部のインダ
クタンス約０．２ｎＨと配線用メタライズパターン部の
インダクタンス約０．５ｎＨを低減できる。また導通抵
抗についても数十Ωレベルの低減が期待できる。更に狭
ピッチの接続が要求される場合は、リード接続部の信頼
性が著しく向上するという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の半導体装置用クワッドフラ
ットパッケージの断面図。
【図２】図１の半導体装置用リードフレーム先端部の平
面図。
【図３】本発明の第二の実施例の半導体装置用クワッド
フラットパッケージの断面図。
【図４】図３の半導体装置用リードフレーム先端部の平
面図。
【図５】従来の一例を示す半導体装置用クワッドフラッ
トパッケージの断面図。
【図６】従来の他の例を示す半導体装置用クワッドフラ
ットパッケージの断面図。
【符号の説明】
１ 半導体素子 ２ 多層基板 ３ａ 金属細線 ３ｂ 金属細線 ４ 電源リード ５ ＧＮＤリード ６ａ ＧＮＤタイバ ６ｂ 電源タイバ ７ 信号リード ８ ＧＮＤプレーン層 ９ 電源プレーン層 １０ ＶＩＡホール １１ トランスファモールド部 １２ リードフレームアイランド部

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも一層以上の電源プレーン層ま
    たはＧＮＤプレーン層を有する多層セラミック配線基板
    あるいは多層プラスチック配線基板である多層基板上に
    半導体素子を搭載し、前記多層基板をトランスファモー
    ルドした半導体装置用クワッドフラットパッケージにお
    いて、 電源リードまたはＧＮＤリードの先端部が少なくとも二
    本以上つながっているリードフレームを用いることを特
    徴とする半導体装置用クワッドフラットパッケージ。
  2. 【請求項２】 電源リードまたはＧＮＤリードの先端が
    全て他リードの先端部より内側に設けられた環状のタイ
    バにつながったリードフレームを用いる請求項１記載の
    半導体装置用クワッドフラットパッケージ。
  3. 【請求項３】 電源リードまたはＧＮＤリードの先端部
    が少なくとも二本以上つながっているリードのタイバ部
    を導電性接着剤を介して直接多層基板の電源プレーン層
    またはＧＮＤプレーン層と接続する請求項１記載の半導
    体装置用クワッドフラットパッケージ。
JP5190274A 1993-07-30 1993-07-30 半導体装置 Expired - Lifetime JP2570584B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5190274A JP2570584B2 (ja) 1993-07-30 1993-07-30 半導体装置
KR1019940018398A KR0139257B1 (ko) 1993-07-30 1994-07-28 반도체 장치용 쿼드-플랫 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5190274A JP2570584B2 (ja) 1993-07-30 1993-07-30 半導体装置

Publications (2)

Publication Number Publication Date
JPH0745780A true JPH0745780A (ja) 1995-02-14
JP2570584B2 JP2570584B2 (ja) 1997-01-08

Family

ID=16255433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5190274A Expired - Lifetime JP2570584B2 (ja) 1993-07-30 1993-07-30 半導体装置

Country Status (2)

Country Link
JP (1) JP2570584B2 (ja)
KR (1) KR0139257B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19757597A1 (de) * 1997-12-23 1999-07-01 Siemens Ag Multichipmodul mit geringer Bauhöhe

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100342812B1 (ko) * 1996-11-28 2002-11-18 앰코 테크놀로지 코리아 주식회사 접지선및전원선을구비한에어리어어레이범프드반도체패키지
KR100427389B1 (ko) * 1997-05-30 2004-07-30 린나이코리아 주식회사 보일러의 운전조작장치 이상시 동결방지운전 제어장치 및 그 방 법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63246851A (ja) * 1987-01-12 1988-10-13 インテル・コーポレーション 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法
JPH04174551A (ja) * 1990-07-20 1992-06-22 Hitachi Ltd 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63246851A (ja) * 1987-01-12 1988-10-13 インテル・コーポレーション 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法
JPH04174551A (ja) * 1990-07-20 1992-06-22 Hitachi Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19757597A1 (de) * 1997-12-23 1999-07-01 Siemens Ag Multichipmodul mit geringer Bauhöhe

Also Published As

Publication number Publication date
KR950004506A (ko) 1995-02-18
KR0139257B1 (ko) 1998-04-27
JP2570584B2 (ja) 1997-01-08

Similar Documents

Publication Publication Date Title
US6593647B2 (en) Semiconductor device
US5581122A (en) Packaging assembly with consolidated common voltage connections for integrated circuits
US6486535B2 (en) Electronic package with surface-mountable device built therein
KR100280931B1 (ko) 리이드프레임과이것을사용한반도체장치및그제조방법
JPH06112354A (ja) 薄型オーバーモールデッド半導体デバイスおよびその製造方法
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
US5406119A (en) Lead frame
US6320136B1 (en) Layered printed-circuit-board and module using the same
US6101098A (en) Structure and method for mounting an electric part
JP2570584B2 (ja) 半導体装置
JPH08236665A (ja) 樹脂封止型半導体装置及びその製造方法
JPH06112395A (ja) 混成集積回路装置
JP2646988B2 (ja) 樹脂封止型半導体装置
JP2541494B2 (ja) 半導体装置
JP2000269376A (ja) 半導体装置
JP3041994B2 (ja) 半導体装置の製造方法
JP2784209B2 (ja) 半導体装置
JP2822446B2 (ja) 混成集積回路装置
KR100215119B1 (ko) 알루미늄 박판을 이용한 csp 패키지 제조방법
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR20030025481A (ko) 플립칩 반도체패키지 및 그의 제조방법
JP2990120B2 (ja) 半導体装置
KR100525091B1 (ko) 반도체 패키지
KR100575868B1 (ko) 칩크기 패키지의 제조방법
JPS5923432Y2 (ja) 半導体装置