JPS6097722A - ゲ−トタ−ンオフサイリスタのトリガ回路 - Google Patents
ゲ−トタ−ンオフサイリスタのトリガ回路Info
- Publication number
- JPS6097722A JPS6097722A JP58206438A JP20643883A JPS6097722A JP S6097722 A JPS6097722 A JP S6097722A JP 58206438 A JP58206438 A JP 58206438A JP 20643883 A JP20643883 A JP 20643883A JP S6097722 A JPS6097722 A JP S6097722A
- Authority
- JP
- Japan
- Prior art keywords
- turn
- thyristor
- gto
- current
- auxiliary circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/0403—Modifications for accelerating switching in thyristor switches
Landscapes
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、グー１−ターンオフサイリスタ（以下Ｇ Ｔ
、 Ｏ）を駆動するトリガ回路の改良に関する。
、 Ｏ）を駆動するトリガ回路の改良に関する。
［発明の技術的背景とその問題点］
ＧＴＯは通常、ＰＮＰＮの４層３接合がらなり、刀ソー
ド側エミッタを例えば長さ４〜６ ｕｒｎ 、幅０．３
〜０．５＃の長方形セグメントの状態に分割して多数配
列し、この各セグメン１−をＰベース層で取囲む１ｍ造
としている。
ド側エミッタを例えば長さ４〜６ ｕｒｎ 、幅０．３
〜０．５＃の長方形セグメントの状態に分割して多数配
列し、この各セグメン１−をＰベース層で取囲む１ｍ造
としている。
ＧＴＯのゲートターンオフ動作は、複数のセグメントに
流れている主電流を、Ｐベース層に設けたゲート電極に
負電圧を印加することによって制御して導通領域を縮小
せしめ、ベース中の過剰キャリアを排出づることにより
行われる。
流れている主電流を、Ｐベース層に設けたゲート電極に
負電圧を印加することによって制御して導通領域を縮小
せしめ、ベース中の過剰キャリアを排出づることにより
行われる。
このようにゲートでターンオフ出来る、いわゆる自己消
弧能力をもったＧＴＯは、従来のサイリスタに比して、
変換効率が高く、装置の小型、軽量化が図れるので特に
開発が急速に進展している。
弧能力をもったＧＴＯは、従来のサイリスタに比して、
変換効率が高く、装置の小型、軽量化が図れるので特に
開発が急速に進展している。
例えば、オフ電圧定格が４ ｋＶ以上、ピークターンオ
フ電流定格が２ ｋＡ以上のものが実用化されようとし
ている。
フ電流定格が２ ｋＡ以上のものが実用化されようとし
ている。
そような＾劃り大電流のＧＴＯを実用化するためには、
使用づる半導体ウェハとして厚くかつ、大口径のものを
用いなければならない。そして半導体ウェハを大口径に
して、セグメントを数百側あるいは、子細を超える数に
してピークターンオフ電流を増加しようとすると、その
ＧＴＯをターンオンさせる時に次のような問題が起こる
。即ち１個のセグメントをターンオンさせるに要するグ
ー１〜電流をｉｇとすれば、１ウエハ内にあるｎ個のセ
グメントを同時にターンオンさせるためにはおよそｉｇ
の０倍のゲート電流が必要になる。この事は大電流ＧＴ
Ｏを駆動するゲー１へ回路を製作づる場合、大きな不利
益となる。
使用づる半導体ウェハとして厚くかつ、大口径のものを
用いなければならない。そして半導体ウェハを大口径に
して、セグメントを数百側あるいは、子細を超える数に
してピークターンオフ電流を増加しようとすると、その
ＧＴＯをターンオンさせる時に次のような問題が起こる
。即ち１個のセグメントをターンオンさせるに要するグ
ー１〜電流をｉｇとすれば、１ウエハ内にあるｎ個のセ
グメントを同時にターンオンさせるためにはおよそｉｇ
の０倍のゲート電流が必要になる。この事は大電流ＧＴ
Ｏを駆動するゲー１へ回路を製作づる場合、大きな不利
益となる。
その問題を解決する一つの手段として、増幅グー１〜型
の駆動方式がある。例えば第一図に示すように、ＧＴＯ
ｌのアノード・ゲート間にスイッチング半導体素子とし
て例えばサイリスタ２と電流制限抵抗３とを図示した極
性に直列接続してターンオン補助回路とするものである
。この方式では、補助回路のサイリスタ２のゲート・カ
ソード間に微小なトリガ信号を与えまずこのサイリスタ
２をターンオンさせ、その主電流をＧＴＯｌのゲートに
導くことによりＧＴＯをターンオンさせる。したがって
、トータルでみるとＧＴＯＩを微小グー１−信号でター
ンオンしたことになり前記の問題を一応解決できる。
の駆動方式がある。例えば第一図に示すように、ＧＴＯ
ｌのアノード・ゲート間にスイッチング半導体素子とし
て例えばサイリスタ２と電流制限抵抗３とを図示した極
性に直列接続してターンオン補助回路とするものである
。この方式では、補助回路のサイリスタ２のゲート・カ
ソード間に微小なトリガ信号を与えまずこのサイリスタ
２をターンオンさせ、その主電流をＧＴＯｌのゲートに
導くことによりＧＴＯをターンオンさせる。したがって
、トータルでみるとＧＴＯＩを微小グー１−信号でター
ンオンしたことになり前記の問題を一応解決できる。
しかしながら、ＧＴＯのアノード・カソード間電圧は５
Ｖ＠後から２〜３ｋＶ程度まで種々の値を取るのであっ
て、いづれの電圧値でも良好なターンオン特性をもたせ
ることは上記方式では難しい。例えば、上記増幅ゲー］
・型１−リガ方式の電流制限抵抗３を、ＧＴＯｌのアノ
ード・カソード間電圧が低い場合でも良好にターンオン
するように１Ω程度の低い値にしたとする。そうすると
、低電圧時のターンオンは良好となるが、逆に高電圧の
場合例えば２０００Ｖ程度が印加されている時は、ター
ンオン詩に補助回路のサイリスタ２には、数百アンペア
もの電流が流れる。このような大電流が流せるスイッチ
ング半導体素子は、ＧＴＯをターンオンする補助素子と
しては極めて大きなものとなり、問題である。それに対
し制限抵抗３を例えば１００Ω以上にすると、低電圧時
のターンオン特性が不良となる。
Ｖ＠後から２〜３ｋＶ程度まで種々の値を取るのであっ
て、いづれの電圧値でも良好なターンオン特性をもたせ
ることは上記方式では難しい。例えば、上記増幅ゲー］
・型１−リガ方式の電流制限抵抗３を、ＧＴＯｌのアノ
ード・カソード間電圧が低い場合でも良好にターンオン
するように１Ω程度の低い値にしたとする。そうすると
、低電圧時のターンオンは良好となるが、逆に高電圧の
場合例えば２０００Ｖ程度が印加されている時は、ター
ンオン詩に補助回路のサイリスタ２には、数百アンペア
もの電流が流れる。このような大電流が流せるスイッチ
ング半導体素子は、ＧＴＯをターンオンする補助素子と
しては極めて大きなものとなり、問題である。それに対
し制限抵抗３を例えば１００Ω以上にすると、低電圧時
のターンオン特性が不良となる。
［発明の目的］
本発明は上記の点に鑑みてなされたもので、ＧＴＯのア
ノード・カソード間電圧の広い範囲において良好なター
ンオン特性が得られる補助回路を協えたＧＴＯのトリガ
回路を提供することを目的とする。
ノード・カソード間電圧の広い範囲において良好なター
ンオン特性が得られる補助回路を協えたＧＴＯのトリガ
回路を提供することを目的とする。
［発明の概要コ
本発明は、前述のごとき増幅ゲート型トリガ方式により
、ＧＴＯのアノード・ゲート間に制御端子付きスイッチ
ング素子と電流制限抵抗を直列接続してターンオン補助
回路を構成するに当って、電流制限抵抗に並列にコンデ
ンサを設けたことを特徴とする。
、ＧＴＯのアノード・ゲート間に制御端子付きスイッチ
ング素子と電流制限抵抗を直列接続してターンオン補助
回路を構成するに当って、電流制限抵抗に並列にコンデ
ンサを設けたことを特徴とする。
［発明の効果］
木兄、明によれば、電流制限抵抗の値をある程度大きい
ものとしても、コンデンサの充電電流を利用することに
よって、ＧＴＯにこれをターンオンするに十分な短時間
だけ大きなゲート電流を供給することが可能となる。従
って低いアノード電圧時は勿論、高いアノード電圧時に
も良好なＧＴＯのターンオン特性を得ることができる。
ものとしても、コンデンサの充電電流を利用することに
よって、ＧＴＯにこれをターンオンするに十分な短時間
だけ大きなゲート電流を供給することが可能となる。従
って低いアノード電圧時は勿論、高いアノード電圧時に
も良好なＧＴＯのターンオン特性を得ることができる。
しがもターンオン補助回路に流れる電流は大きくても短
時間であるため、この補助回路に用いるスイッチング素
子を小さいものとすることができる。
時間であるため、この補助回路に用いるスイッチング素
子を小さいものとすることができる。
「発明の実施例」
以下本発明の詳細な説明する。第２図は一実施例の回路
を示している。第１図と対応する部分には第１図と同一
符号をｆｌＩ、である。第１図と異なる点は、ターンオ
ン補助回路の電流制限抵抗３に対して並列にコンテンツ
４を設（）ていることである。
を示している。第１図と対応する部分には第１図と同一
符号をｆｌＩ、である。第１図と異なる点は、ターンオ
ン補助回路の電流制限抵抗３に対して並列にコンテンツ
４を設（）ていることである。
第３図（ａ）、（ｂ）はそれぞれ第１図の従来方式でＧ
ＴＯｌをターンオンしたときと第２図の実施例によりＧ
ＴＯｌをターンオンしたときの補助回路電流１ｓ、ＧＴ
ＯＩのアノード・カソード間電圧ＶＡおよびアノード電
流ＩＡの峙間変化を示している。第１図の場合、補助回
路電流Ｉ８は、サイリスタ２にオンゲート信号が入ノｊ
されると急激に増加づる。その後ピーク値を経て指数関
数的に減少する。これはＩ８の増加によってＧＴＯｌが
ターンオンするためサイリリスタ２に加わる電圧がＧＴ
Ｏｌのオン電圧、例えば２Ｖ＠後に低下するためである
。一方第２図の実施例の場合、補助回路電流Ｉ８がフン
デンｇ４の存在によ、り過渡的に大きく流れる。そのた
め第３図（ｂ）のＶＡ波形でわかるように従来法よりタ
ーンオン降下時間が著しく短縮される。しかもコンデン
サ４の充電は速やかに行われ、ＶＡが十分低下した後は
補助回路電流１Ｂは急激に低下する。
ＴＯｌをターンオンしたときと第２図の実施例によりＧ
ＴＯｌをターンオンしたときの補助回路電流１ｓ、ＧＴ
ＯＩのアノード・カソード間電圧ＶＡおよびアノード電
流ＩＡの峙間変化を示している。第１図の場合、補助回
路電流Ｉ８は、サイリスタ２にオンゲート信号が入ノｊ
されると急激に増加づる。その後ピーク値を経て指数関
数的に減少する。これはＩ８の増加によってＧＴＯｌが
ターンオンするためサイリリスタ２に加わる電圧がＧＴ
Ｏｌのオン電圧、例えば２Ｖ＠後に低下するためである
。一方第２図の実施例の場合、補助回路電流Ｉ８がフン
デンｇ４の存在によ、り過渡的に大きく流れる。そのた
め第３図（ｂ）のＶＡ波形でわかるように従来法よりタ
ーンオン降下時間が著しく短縮される。しかもコンデン
サ４の充電は速やかに行われ、ＶＡが十分低下した後は
補助回路電流１Ｂは急激に低下する。
従って本実施例の場合、補助回路のサイリスタ２を小型
なものとして、広いアノード電圧範囲で良好なターンオ
ン特性を（ｑることができる。また本実施例によればＶ
Ａが急速に減少するのでターンオン損失Ｐ（＝ｆＶＡ・
Ｉ Ａ ｄｔ）は著しく低減される。例えばＶＡ （Ｉ
ｌｌａｘ ） ＝ １０００Ｖ、Ｉ Ａ（ｍａｘ ）
＝ １０００Ａの主回路条件でＧＴＯをターンオンさせ
ると、本実施例の場合ターンオン損失Ｐが従来方式に比
べて３０％以上も減少する。
なものとして、広いアノード電圧範囲で良好なターンオ
ン特性を（ｑることができる。また本実施例によればＶ
Ａが急速に減少するのでターンオン損失Ｐ（＝ｆＶＡ・
Ｉ Ａ ｄｔ）は著しく低減される。例えばＶＡ （Ｉ
ｌｌａｘ ） ＝ １０００Ｖ、Ｉ Ａ（ｍａｘ ）
＝ １０００Ａの主回路条件でＧＴＯをターンオンさせ
ると、本実施例の場合ターンオン損失Ｐが従来方式に比
べて３０％以上も減少する。
これはＧＴＯの発熱を減少させるので冷却フィンの設計
を容易にし、また１サイクル当りのＰの減少は駆動周波
数として従来法よりも高周波を使用することを可能とし
、その結果、装置の電力変換効率を高めることになる。
を容易にし、また１サイクル当りのＰの減少は駆動周波
数として従来法よりも高周波を使用することを可能とし
、その結果、装置の電力変換効率を高めることになる。
即ち、ＧＴＯを使用した装置の小型軽量化を達成できる
。
。
第４図は、本発明の他の実施例で基本的には第２図で述
べたものと同じである。この実施例では、電流制限抵抗
３を抵抗３１ （抵抗値Ｒ１）と抵抗３２ （抵抗１ｉ
１１Ｒ２）の２つに分割し、Ｒｓ＞Ｒ２として抵抗３１
側にコンデンサ４ど並列接続したものである。この実施
例によっても先の実施例と同様の効果が得られる。
べたものと同じである。この実施例では、電流制限抵抗
３を抵抗３１ （抵抗値Ｒ１）と抵抗３２ （抵抗１ｉ
１１Ｒ２）の２つに分割し、Ｒｓ＞Ｒ２として抵抗３１
側にコンデンサ４ど並列接続したものである。この実施
例によっても先の実施例と同様の効果が得られる。
第５図は第２図に示す回路に、グー１へターンオフ用負
バアス回銘を組合わせた実施例である。即ちサイリスタ
２めゲートとＧＴＯｌのグー１へとの間に図示極性でタ
イオード５を接続し、また１ノイリスタ２のグーｉ〜と
ＧＴＯｌのカソードの間にトランジスタ６を介して電源
７を図示極性をもって接続する。
バアス回銘を組合わせた実施例である。即ちサイリスタ
２めゲートとＧＴＯｌのグー１へとの間に図示極性でタ
イオード５を接続し、また１ノイリスタ２のグーｉ〜と
ＧＴＯｌのカソードの間にトランジスタ６を介して電源
７を図示極性をもって接続する。
第５図の回路動作は、ターンオンは先の実施例と同じで
あるので省略することにしてターンオフ動作のみ述べる
と、まず１〜ランジスタロをオン状態にし電源７の電圧
をＧＴＯｌのゲート・カソード間に印加する。この時、
図でわかるように電源７→トランジスタ６→ＧＴＯ１の
カソード→ＧＴ０１のゲート→ダイオード５→電源７の
閉回路を通じてＧＴＯｌの電流吸出しが行なわれ、ＧＴ
Ｏｌのターンオフが達成される。それと同じにダイオー
ド５の順方向電圧降下がサイリスタ２のゲート・カソー
ド間に逆バイアスとなって印加されこのサイリスタ２も
、ＧＴＯｌとほぼ同時にターンオフする。
あるので省略することにしてターンオフ動作のみ述べる
と、まず１〜ランジスタロをオン状態にし電源７の電圧
をＧＴＯｌのゲート・カソード間に印加する。この時、
図でわかるように電源７→トランジスタ６→ＧＴＯ１の
カソード→ＧＴ０１のゲート→ダイオード５→電源７の
閉回路を通じてＧＴＯｌの電流吸出しが行なわれ、ＧＴ
Ｏｌのターンオフが達成される。それと同じにダイオー
ド５の順方向電圧降下がサイリスタ２のゲート・カソー
ド間に逆バイアスとなって印加されこのサイリスタ２も
、ＧＴＯｌとほぼ同時にターンオフする。
この実施例によれば、ＧＴＯのターンオン特性の改善と
共に、補助回路を含めたＧＴＯ回路のターンオフ特性の
改善を図ることができる。
共に、補助回路を含めたＧＴＯ回路のターンオフ特性の
改善を図ることができる。
以上の実施例ではターンオン補助回路のスイッチング素
子としてサイリスタを用いたが、これはトランジスタで
あってもよい。またこのスイッチング素子をＧＴＯチッ
プ内に一体に作りつけてもよいし、あるいはスイッチン
グ素子を含むターンオン補助回路をＧＴＯチップ上に絶
縁膜を介して搭載して一体化することも有効である。
子としてサイリスタを用いたが、これはトランジスタで
あってもよい。またこのスイッチング素子をＧＴＯチッ
プ内に一体に作りつけてもよいし、あるいはスイッチン
グ素子を含むターンオン補助回路をＧＴＯチップ上に絶
縁膜を介して搭載して一体化することも有効である。
第１図は従来のＧ Ｔ Ｏｈリガ回路を示す図、第２図
は本発明の一実施例のＧＴＯｌ〜リガ回路を示す図、第
３図は第１図と第２図の方式のターンオン特性を比較し
て示す図、第４図および第５図は他の実施例のＧ Ｔ
Ｏｌ−リガ回路を示す図である。 １・・・ＧＴＯ１２・・・サイリスタ（スイッチング素
子）、３．３ｓ 、３２・・・電流制限抵抗、４・・・
］ンデンυ。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 ｉ３図 ５ ／ＪＳＩＫ １ｓｅｃ 第４図 第５図
は本発明の一実施例のＧＴＯｌ〜リガ回路を示す図、第
３図は第１図と第２図の方式のターンオン特性を比較し
て示す図、第４図および第５図は他の実施例のＧ Ｔ
Ｏｌ−リガ回路を示す図である。 １・・・ＧＴＯ１２・・・サイリスタ（スイッチング素
子）、３．３ｓ 、３２・・・電流制限抵抗、４・・・
］ンデンυ。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 ｉ３図 ５ ／ＪＳＩＫ １ｓｅｃ 第４図 第５図
Claims (1)
- グー１〜ターンオフサイリスタのアノード・ゲート間に
、制御端子付きスイッチング素子と電流制限抵抗を直列
接続したターンオン補助回路を設けたトリガ回路におい
て、前記電流制限抵抗に並列にコンデンサを設けたこと
を特徴とづるゲートターンオフサイリスタのトリガ回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58206438A JPS6097722A (ja) | 1983-11-02 | 1983-11-02 | ゲ−トタ−ンオフサイリスタのトリガ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58206438A JPS6097722A (ja) | 1983-11-02 | 1983-11-02 | ゲ−トタ−ンオフサイリスタのトリガ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6097722A true JPS6097722A (ja) | 1985-05-31 |
Family
ID=16523376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58206438A Pending JPS6097722A (ja) | 1983-11-02 | 1983-11-02 | ゲ−トタ−ンオフサイリスタのトリガ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6097722A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001026227A1 (de) * | 1999-09-30 | 2001-04-12 | Siemens Aktiengesellschaft | Thyristoranordnung mit freiwerdeschutz |
| CN107160467A (zh) * | 2017-06-15 | 2017-09-15 | 南通恒康数控机械股份有限公司 | 一种环竖刀两路电机校准中信号切换的数字控制方式 |
-
1983
- 1983-11-02 JP JP58206438A patent/JPS6097722A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001026227A1 (de) * | 1999-09-30 | 2001-04-12 | Siemens Aktiengesellschaft | Thyristoranordnung mit freiwerdeschutz |
| CN107160467A (zh) * | 2017-06-15 | 2017-09-15 | 南通恒康数控机械股份有限公司 | 一种环竖刀两路电机校准中信号切换的数字控制方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663547A (en) | Composite circuit for power semiconductor switching | |
| US4366522A (en) | Self-snubbing bipolar/field effect (biofet) switching circuits and method | |
| US5661644A (en) | Converter circuit, circuitry having at least one switching device and circuit module | |
| USRE41770E1 (en) | Cascoded rectifier | |
| US4298809A (en) | Gate circuit for gate turn-off thyristor | |
| CN102651392B (zh) | 一种控制两种载流子的晶闸管 | |
| US3927332A (en) | Drive circuit for controlling conduction of a semiconductor device | |
| JPS6097722A (ja) | ゲ−トタ−ンオフサイリスタのトリガ回路 | |
| GB2053606A (en) | Improvements in and relating to semiconductor switching circuits | |
| US4110638A (en) | Configuration for reducing the turn-off time of a thyristor | |
| US3940633A (en) | GTO turn-off circuit providing turn-off gate current pulse proportional to anode current | |
| Satoh et al. | High power symmetrical GCT for current source inverter | |
| CN117579048A (zh) | 一种基于常通型Sic JFET的交错串联式直流固态断路器 | |
| JPS58127376A (ja) | Ｇｔｏサイリスタ | |
| Baliga | High gain power switching using field controlled thyristors | |
| WO1999017374A1 (en) | Emitter turn-off thyristors (eto) | |
| JPH03198618A (ja) | 電力変換装置のスナバ回路 | |
| JP2001274663A (ja) | 電力用半導体装置 | |
| RU58787U1 (ru) | Мощный интегральный тиристор с полевым управлением | |
| JPH03106116A (ja) | 自己消弧素子の接続方式 | |
| JP2588234B2 (ja) | スナバ回路 | |
| JPS6147667A (ja) | 静電誘導サイリスタの制御回路 | |
| JPS5637676A (en) | Field effect type semiconductor switching device | |
| JPS61254066A (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト回路 | |
| Ohashi et al. | Directly light triggered 8KV-1, 2KA thyristor |