JPS6097760A - 復調装置 - Google Patents
復調装置Info
- Publication number
- JPS6097760A JPS6097760A JP58206443A JP20644383A JPS6097760A JP S6097760 A JPS6097760 A JP S6097760A JP 58206443 A JP58206443 A JP 58206443A JP 20644383 A JP20644383 A JP 20644383A JP S6097760 A JPS6097760 A JP S6097760A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- dpsk
- comparator
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2335—Demodulator circuits; Receiver circuits using non-coherent demodulation using temporal properties of the received signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は復調装置、特にデータの差分信号に応じて位相
を制御した変調信号、所１ＪＤＰｓＫ（Ｄｉｆｆｅｒｅ
ｎｔｉａｌ Ｐｈａｓｅ ８ｈ目ｔ Ｋｅｙｉｎｇ ）
信号を復調する装置に関する。
を制御した変調信号、所１ＪＤＰｓＫ（Ｄｉｆｆｅｒｅ
ｎｔｉａｌ Ｐｈａｓｅ ８ｈ目ｔ Ｋｅｙｉｎｇ ）
信号を復調する装置に関する。
以下、本明細書においてはビデオ信号と同期したＤＰＳ
Ｋ信号について説明する。第１図はビデオ信号と同期し
たＤＰＳＫ信号を説明するためＱｊ９である。第１図（
ａ）は元のデータを示す、該データは図示の如く例えば
４水平走査期間σ−Ｄに１ビツトのデータが含まれるも
のとする。第１図（ｂｌはデータ（ａ）の差分信号であ
り、データ（ａ）が００とき差分信号は前の値と同じで
、１のとき前の値と反転する。
Ｋ信号について説明する。第１図はビデオ信号と同期し
たＤＰＳＫ信号を説明するためＱｊ９である。第１図（
ａ）は元のデータを示す、該データは図示の如く例えば
４水平走査期間σ−Ｄに１ビツトのデータが含まれるも
のとする。第１図（ｂｌはデータ（ａ）の差分信号であ
り、データ（ａ）が００とき差分信号は前の値と同じで
、１のとき前の値と反転する。
図において（Ｃ）はビデオ信号、（ｄ）はＤＰＳＫ信号
である。また第１図右側の時間拡大した図より明らかな
様に、 ＤＰＳＫ信号（ｄ）は差分信号（ｂ）が１の場
合と０の場合とでは周波数が同じで位相が反転して（・
る。今、ＤＰＳＫ信号（ｄ）はビデオ信号（Ｃ）の水平
同期信号と所定の位相関係にあるものとする。
である。また第１図右側の時間拡大した図より明らかな
様に、 ＤＰＳＫ信号（ｄ）は差分信号（ｂ）が１の場
合と０の場合とでは周波数が同じで位相が反転して（・
る。今、ＤＰＳＫ信号（ｄ）はビデオ信号（Ｃ）の水平
同期信号と所定の位相関係にあるものとする。
従来、この種のＤＰＳＫ信号を復調する場合には例えば
第２図に示す如き回路によって行われていた。第２図に
おいて、１はＤＰＳＫ信号が入力される端子、２は端子
１より入力されたＤＰＳＫ ４号と位相が合いかつ２倍
の周波数を有する信号を出力する位相ロックループ（Ｐ
ＬＬ）回路、６は１７２分周器、４は端子１に入力され
たＤＰＳＫ信号と分局器３の出力信号を比較する比較器
、５は復調器、６は再生データの出力端子である。
第２図に示す如き回路によって行われていた。第２図に
おいて、１はＤＰＳＫ信号が入力される端子、２は端子
１より入力されたＤＰＳＫ ４号と位相が合いかつ２倍
の周波数を有する信号を出力する位相ロックループ（Ｐ
ＬＬ）回路、６は１７２分周器、４は端子１に入力され
たＤＰＳＫ信号と分局器３の出力信号を比較する比較器
、５は復調器、６は再生データの出力端子である。
第６図（ａ）〜（ｅ）は第２図（ａ）〜（ｅｌ各部の波
形な示すタイミングチャートである。第６図（Ｃ）より
明らかな如＜、１／２分周器６の出力信号は入力された
ＤＰＳＫ信号と同一周波数で位相は常に一定である。
形な示すタイミングチャートである。第６図（Ｃ）より
明らかな如＜、１／２分周器６の出力信号は入力された
ＤＰＳＫ信号と同一周波数で位相は常に一定である。
比較器４は２つの入力信号の位相差が１８０°である時
にハイレベルの出力を出す。従って比較器４の出力はＤ
ｒ ＳＫ倍信号反転して〜・る時のみノ・イレベルとな
り、前述の元のデータの差分信号となる。
にハイレベルの出力を出す。従って比較器４の出力はＤ
ｒ ＳＫ倍信号反転して〜・る時のみノ・イレベルとな
り、前述の元のデータの差分信号となる。
復調器５では４Ｈ毎、即ち１ビツトのデータが伝達され
る期間毎にこの比較器４の出力をサンプリングし、その
サンプリング出力がノ・イレベルの時、出力データを反
転する様に構成しである。従って復調器５よし元のデー
タが得られるものである。
る期間毎にこの比較器４の出力をサンプリングし、その
サンプリング出力がノ・イレベルの時、出力データを反
転する様に構成しである。従って復調器５よし元のデー
タが得られるものである。
しかし上述の構成で復調する場合には、−担データの差
分信号を得たのち元のデータを復調しているので、回路
構成が複雑になる。更にはＰＬＬ回路や分局器等も用意
せねばならず、回路の規模がどうしても大きくなってし
まうと（・５問題かあつだ。
分信号を得たのち元のデータを復調しているので、回路
構成が複雑になる。更にはＰＬＬ回路や分局器等も用意
せねばならず、回路の規模がどうしても大きくなってし
まうと（・５問題かあつだ。
本発明は上述の如き欠点に鑑みてなされたものであって
、極めて簡単な回路構成でＤＰＳＫ信号より直接元のデ
ータを得ることのできろ復調装置を提供することを目的
とする。
、極めて簡単な回路構成でＤＰＳＫ信号より直接元のデ
ータを得ることのできろ復調装置を提供することを目的
とする。
以下、本発明を実施例を用いて説明する。
第４図は本発明の一実施例としてのＤＰＳＫ信号の復調
装置を示す図であり、第５図（ａ）〜（ｆ）は第４図（
ａ）〜（ｆ）各部の波形を示す波形図である。以下これ
らの図面罠基づいて動作の説明をする。
装置を示す図であり、第５図（ａ）〜（ｆ）は第４図（
ａ）〜（ｆ）各部の波形を示す波形図である。以下これ
らの図面罠基づいて動作の説明をする。
端子１１より入力されたＤＰＳＫ信号（ａｌは遅延回路
１２へ供給され、Ｄｒ８に信号の周期（第１，２゜５図
にτＤで示す）の整数倍（第５図の例では３倍）の期間
遅延される。この遅延回路１１の出力信号（ｂ）と端子
１１より入力されたＤＰＳＫ信号（ａ）とは比較器１３
へ供給される。比較器１６は２つの入力信号の位相差が
１８００の時に１を出力し、位相差がない時には０を出
力する。
１２へ供給され、Ｄｒ８に信号の周期（第１，２゜５図
にτＤで示す）の整数倍（第５図の例では３倍）の期間
遅延される。この遅延回路１１の出力信号（ｂ）と端子
１１より入力されたＤＰＳＫ信号（ａ）とは比較器１３
へ供給される。比較器１６は２つの入力信号の位相差が
１８００の時に１を出力し、位相差がない時には０を出
力する。
一方１４はＤｒ８に信号が同期しているビデオ信凹期分
離回路４にて水平同期信号（ｄ）が分離される。
離回路４にて水平同期信号（ｄ）が分離される。
１６はタイミングパルス発生回路であって、水平同期信
号に応じたタイミングパルス（ｅ）を発生する。
号に応じたタイミングパルス（ｅ）を発生する。
今４Ｈで１ビツトのデータが伝達されるとすると、ン
４Ｈに１つのタイミングパルスを発生する。前記比較器
１６の出力信号（Ｃ）はこのタイミングノくルス（ｅ）
Ｋよってラッチ回路１７でラッチされる。ラッチ回路１
７の出力は前後のＤＰＳＫ信号の位相が反転している時
のみ出力が１になり、元のデータ（ｆ）として復調され
たことになり端子１８よ抄出力される。
１６の出力信号（Ｃ）はこのタイミングノくルス（ｅ）
Ｋよってラッチ回路１７でラッチされる。ラッチ回路１
７の出力は前後のＤＰＳＫ信号の位相が反転している時
のみ出力が１になり、元のデータ（ｆ）として復調され
たことになり端子１８よ抄出力される。
比較器１６が有効出力を出力する期間は遅延回路１２の
遅延時間と等しくなる。従ってタイミングパルス（ｅｌ
はこの有効期間内に入るようＫされている。
遅延時間と等しくなる。従ってタイミングパルス（ｅｌ
はこの有効期間内に入るようＫされている。
上述の構成によれば、ＰＬＬ回路等の複雑な回路を用い
ることな（ＤＰＳＫ信号を直接復調することができる。
ることな（ＤＰＳＫ信号を直接復調することができる。
尚、第４図における遅延回路の遅延時間を６Ｔ。
として説明したが、４延時間を１ビツトのデータの伝達
時間（上述の例では４１４ ）としてやれば、１１号 比較器１６の出力はそのｆまＤＰＳＫ信号の復調１ｉ１
［となり、ラッチ回路１７．同期分離回路１５及びタイ
ミングパルス発生器１６等を用いないても構成できる。
時間（上述の例では４１４ ）としてやれば、１１号 比較器１６の出力はそのｆまＤＰＳＫ信号の復調１ｉ１
［となり、ラッチ回路１７．同期分離回路１５及びタイ
ミングパルス発生器１６等を用いないても構成できる。
またＤＰＳＫ信号に欠落９時間軸変動などが生じた場合
には、比較器１′５とラッチ回路１７の間にローパスフ
ィルタ（ＬＰＦ ）を挿入するととＫよって、欠落や時
間軸変動の影響を抑えることがてきる。
には、比較器１′５とラッチ回路１７の間にローパスフ
ィルタ（ＬＰＦ ）を挿入するととＫよって、欠落や時
間軸変動の影響を抑えることがてきる。
第６図は本発明の他の実施例としてのＩ）Ｐ ８に信号
の復調装置を示す図である。第６図において第４図と同
様の構成要素については同一番号なイ」シ、説明は省略
する。図中２０はクロックツ（ルスの入力端子、２１は
とのクロックパルスにて動作するシフトレジスタ、２２
は排他的論理和回路（ＥＸＯＲ）である。
の復調装置を示す図である。第６図において第４図と同
様の構成要素については同一番号なイ」シ、説明は省略
する。図中２０はクロックツ（ルスの入力端子、２１は
とのクロックパルスにて動作するシフトレジスタ、２２
は排他的論理和回路（ＥＸＯＲ）である。
のτＤの整数倍となる様にクロックパルスの周波数及び
シフトの段数（シフトレジスタのビット数）が決定され
ている。またクロックパルスについてはＤＰＳＫ信号の
周波数に対して十分高い周波数（２倍以上）であれば、
特にＤＰ８に信号またはビデオ信号の水平同期信号に位
相同期している必要はな−・。即ちシフトレジスタの実
際の遅延時間はτＤ の整数倍に、完全に一致していな
くても良い。
シフトの段数（シフトレジスタのビット数）が決定され
ている。またクロックパルスについてはＤＰＳＫ信号の
周波数に対して十分高い周波数（２倍以上）であれば、
特にＤＰ８に信号またはビデオ信号の水平同期信号に位
相同期している必要はな−・。即ちシフトレジスタの実
際の遅延時間はτＤ の整数倍に、完全に一致していな
くても良い。
ＢＸＯＲ２２はその２つの入力が異なっている時にのみ
１を出力し、その他の場合はＯを出力するものであって
、前出の実施例における比較器１３と同様の動作を行う
。ところでクロックパルスとＤＰＳＫ信号の位相が一致
していない時には、有効な出力が常Ｋ ＥＸＯＲ２２よ
り出力されるとは限らないが、ＥＸＯＲ２２（’）出力
Ｇ；！ＬＰＦ２ｉＴＰ波されるため、ＤＰＳＫ信号の位
相が反転したかどうかは遅延時間内で６易に判断するこ
とができる。尚ＬＰＦ２３のカットオフ周波数はＤＰＳ
Ｋ信号の周波数の１／２以下とする。
１を出力し、その他の場合はＯを出力するものであって
、前出の実施例における比較器１３と同様の動作を行う
。ところでクロックパルスとＤＰＳＫ信号の位相が一致
していない時には、有効な出力が常Ｋ ＥＸＯＲ２２よ
り出力されるとは限らないが、ＥＸＯＲ２２（’）出力
Ｇ；！ＬＰＦ２ｉＴＰ波されるため、ＤＰＳＫ信号の位
相が反転したかどうかは遅延時間内で６易に判断するこ
とができる。尚ＬＰＦ２３のカットオフ周波数はＤＰＳ
Ｋ信号の周波数の１／２以下とする。
ＬＰＦ２３の出力はラッチ回路１７で前出のタイミング
パルスによりラッチされる。ＬＰＦ２３の出力はＤＰ８
Ｋ ｌｆｉ号の位相が反転する時には遅延期間内で比較
的ハイレベル、反転しな〜・時には比較的ローレベルと
なり、ラッチ回路１７のスレッショルド値を所定の値に
することによってその出力を１またはＯＫＩ、てやるこ
とにより元のデータが復調できる。
パルスによりラッチされる。ＬＰＦ２３の出力はＤＰ８
Ｋ ｌｆｉ号の位相が反転する時には遅延期間内で比較
的ハイレベル、反転しな〜・時には比較的ローレベルと
なり、ラッチ回路１７のスレッショルド値を所定の値に
することによってその出力を１またはＯＫＩ、てやるこ
とにより元のデータが復調できる。
尚前出の実施例と同様に１シフトレジスタ２１による遅
延時間を１ビツトのデータが伝達される期間と等しくし
てやることによって、ラッチ回路１７、同期分離回路１
５及びタイミングパルス発生回路１６は不用となる。ま
たシフトレジスタ２１を駆動するクロックパルスがＤＰ
ＳＫ信号の整数倍の周波数でかっＤＰ ＳＫ倍信号位相
同期がとれてい？３ る場合にはＬＰＦ柵を省くことができる。
延時間を１ビツトのデータが伝達される期間と等しくし
てやることによって、ラッチ回路１７、同期分離回路１
５及びタイミングパルス発生回路１６は不用となる。ま
たシフトレジスタ２１を駆動するクロックパルスがＤＰ
ＳＫ信号の整数倍の周波数でかっＤＰ ＳＫ倍信号位相
同期がとれてい？３ る場合にはＬＰＦ柵を省くことができる。
上述の様に第６図に示す構成の復調装置においても同様
に、簡単な回路構成でＤＰＳＫ信号を復調できるもので
ある。
に、簡単な回路構成でＤＰＳＫ信号を復調できるもので
ある。
以上実施例を用いて説明した様に、本発明の復調装置に
よればＤＰＳＫ信号を遅延し、その出力と遅延していな
いＤＰＳＫ信号とを比較することによって簡単な回路構
成で直接ＤＰ８に信号を復調することができる。従って
装置の小型化、低コスト化に対して極めて有効である。
よればＤＰＳＫ信号を遅延し、その出力と遅延していな
いＤＰＳＫ信号とを比較することによって簡単な回路構
成で直接ＤＰ８に信号を復調することができる。従って
装置の小型化、低コスト化に対して極めて有効である。
第１図はＤＰ８に信号を説明するための図、第２図は従
来のＤＰＳＫ信号の復調装置の回路構成を示す図） 第６図は第２区名部の波形を示すタイミングチャート、 第４図は本発明の一実施例としてのＤＰＳＫ信号の復調
装置を示す図、 第５図は第４図各部の波形を示すタイミングチャート、 第６図は本発明の他の実施例としてのＤＰＳＫ信号の復
調装置を示す図である。 １２は遅延回路、１５は比較器、２１は遅延手段として
のシフトレジスタ、２２は比較手段としてのＥＸＯＴ（
、である。
来のＤＰＳＫ信号の復調装置の回路構成を示す図） 第６図は第２区名部の波形を示すタイミングチャート、 第４図は本発明の一実施例としてのＤＰＳＫ信号の復調
装置を示す図、 第５図は第４図各部の波形を示すタイミングチャート、 第６図は本発明の他の実施例としてのＤＰＳＫ信号の復
調装置を示す図である。 １２は遅延回路、１５は比較器、２１は遅延手段として
のシフトレジスタ、２２は比較手段としてのＥＸＯＴ（
、である。
Claims (1)
- １）データの差分信号に応じて位相を制御した変調信号
を復調する装置であって、前記変調信号を遅延する手段
と、前記変調信号と前記遅延手段の出力信号とを比較す
る手段とを具える復調装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58206443A JPS6097760A (ja) | 1983-11-02 | 1983-11-02 | 復調装置 |
| US06/667,015 US4628271A (en) | 1983-11-02 | 1984-11-01 | Differential phase shift keying demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58206443A JPS6097760A (ja) | 1983-11-02 | 1983-11-02 | 復調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6097760A true JPS6097760A (ja) | 1985-05-31 |
Family
ID=16523456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58206443A Pending JPS6097760A (ja) | 1983-11-02 | 1983-11-02 | 復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6097760A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5423459A (en) * | 1977-07-25 | 1979-02-22 | Nippon Telegr & Teleph Corp <Ntt> | Delay detector |
| JPS57131153A (en) * | 1981-02-06 | 1982-08-13 | Nippon Telegr & Teleph Corp <Ntt> | Delay detector |
-
1983
- 1983-11-02 JP JP58206443A patent/JPS6097760A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5423459A (en) * | 1977-07-25 | 1979-02-22 | Nippon Telegr & Teleph Corp <Ntt> | Delay detector |
| JPS57131153A (en) * | 1981-02-06 | 1982-08-13 | Nippon Telegr & Teleph Corp <Ntt> | Delay detector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5592125A (en) | Modified bang-bang phase detector with ternary output | |
| US5864250A (en) | Non-servo clock and data recovery circuit and method | |
| CA1278833C (en) | Synchronizing clock signal generator | |
| US4628271A (en) | Differential phase shift keying demodulator | |
| US4686482A (en) | Clock signal arrangement for regenerating a clock signal | |
| JP3894965B2 (ja) | 位相ロックループ用の位相検出器 | |
| JPS58221548A (ja) | 位相同期回路 | |
| JPS6231238A (ja) | 復調装置 | |
| JPS6097760A (ja) | 復調装置 | |
| JPS613545A (ja) | 標本化回路 | |
| JPH0310589A (ja) | 位相固定された副搬送波再生回路 | |
| JPS6097759A (ja) | 復調装置 | |
| JP3134442B2 (ja) | 復調装置 | |
| JP3462084B2 (ja) | バイフェーズ符号信号識別装置 | |
| JPS59183565A (ja) | デ−タ・クロツク同期回路 | |
| JP2982138B2 (ja) | ビット位相同期回路 | |
| JP2827517B2 (ja) | 位相同期回路 | |
| JPH0272735A (ja) | データ復調器 | |
| JPS5975743A (ja) | クロツク再生回路 | |
| JPS59208964A (ja) | クロツク抽出回路 | |
| JPS6028352A (ja) | 符号識別器 | |
| JPH04107023A (ja) | 位相差調整回路 | |
| JPS594275A (ja) | ライン同期回路 | |
| JPH06283985A (ja) | 位相検出回路 | |
| JPS628863B2 (ja) |