JPS609877Y2 - Electronic desk calculator with counter - Google Patents

Electronic desk calculator with counter

Info

Publication number
JPS609877Y2
JPS609877Y2 JP3845679U JP3845679U JPS609877Y2 JP S609877 Y2 JPS609877 Y2 JP S609877Y2 JP 3845679 U JP3845679 U JP 3845679U JP 3845679 U JP3845679 U JP 3845679U JP S609877 Y2 JPS609877 Y2 JP S609877Y2
Authority
JP
Japan
Prior art keywords
counter
key
reset
calculator
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3845679U
Other languages
Japanese (ja)
Other versions
JPS55138346U (en
Inventor
幸太郎 米山
晃 日高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tottori Sanyo Electric Co Ltd
Priority to JP3845679U priority Critical patent/JPS609877Y2/en
Publication of JPS55138346U publication Critical patent/JPS55138346U/ja
Application granted granted Critical
Publication of JPS609877Y2 publication Critical patent/JPS609877Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Calculators And Similar Devices (AREA)

Description

【考案の詳細な説明】 本案はカウンタ付電子式卓上計算機に関し、特にカウン
タ内容の解除を計算状態の解除キーで兼用させるカウン
タ付電子式卓上計算機に関する。
[Detailed Description of the Invention] The present invention relates to an electronic desk calculator with a counter, and more particularly to an electronic desk calculator with a counter in which a key for canceling the calculation state is also used to cancel the contents of the counter.

従来のカウンタ付電子式卓上計算機では例えば本体の側
面に設けられた押釦を押圧してカウンタに累計し、その
内容を演算数として用いる事も行なわれており、カウン
タの内容の解除(クリアー)は計算状態の解除を行なう
クリアーキーを兼用しているので計算状態のクリアーの
み又はカウンターの内容消去のみといった別々のクリア
ー動作は不可能であった。
In conventional electronic desktop calculators with counters, for example, you press a push button on the side of the main body to accumulate the total on the counter, and use the contents as the calculation number, and the contents of the counter can be cleared. Since the clear key is also used to cancel the calculation state, separate clearing operations such as only clearing the calculation state or only erasing the contents of the counter have been impossible.

また最近ではカウンター人力部を本体外部に設けて入力
するものも考案されているが、この場合本体をポケット
等に収納するとクリアーキーを気付かない内に押圧する
事となり、このような誤動作を防止するにはポケット等
に収納せずに使用しなければならない。
Recently, devices have been devised in which a counter is provided outside the main unit for input, but in this case, if the main unit is stored in a pocket etc., the clear key may be pressed without being noticed, and such malfunctions can be prevented. must be used without storing it in a pocket etc.

本案は上記の点を考慮してポケット等に収納した状態で
も使用でき、不注意によってカウンタ内容をクリアー出
来ないようにしたカウンター付電子式卓上計算機に関す
る。
Taking the above points into consideration, the present invention relates to an electronic desktop calculator with a counter that can be used even when stored in a pocket or the like and prevents the contents of the counter from being cleared by carelessness.

第1図は本案の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

図に於いて、1はキーボードで、数字キー及びファンク
ションキーを有しており、計算機の演算部2からのキー
スキャン信号を導入してキー信号を導出するように構成
されたマトリックス型入力装置である。
In the figure, 1 is a keyboard, which has numerical keys and function keys, and is a matrix type input device configured to derive key signals by introducing key scan signals from the arithmetic unit 2 of the computer. be.

Cはクリアーキーで、演算部2の計算状態の解除やカウ
ンタ3の解除可能状態を指示するもので、リセットキー
Rの押圧後、クリアーキーCを押圧しないとカウンタ3
の内容はクリアーされない。
C is a clear key, which instructs the calculation state of the calculation section 2 to be canceled and the counter 3 to be in the cancelable state.If the clear key C is not pressed after pressing the reset key R, the counter 3 will be reset.
The contents of are not cleared.

COはカウンタ3への入力部で、例えば本体とは分離さ
れた所に設けられて手動によってオン、オフされたり、
または歩数計の場合の振動検出器となって振動の際に信
号を出力するものである。
CO is an input part to the counter 3, for example, it is provided in a place separated from the main body and can be turned on and off manually.
Alternatively, it functions as a vibration detector in the case of a pedometer and outputs a signal when it vibrates.

演算部2は上記キーボード1ヘキースキヤン信号を与え
てキーの押圧があるか否かを入力によって検出し、置数
及び各種の演算を実行する。
The arithmetic unit 2 applies a key scan signal to the keyboard 1, detects whether or not a key is pressed by input, and executes numeric input and various arithmetic operations.

置数値又は演算結果はデコーダ4を介して表示路5へ与
えられ、表示回路5にて表示される。
The input value or the calculation result is applied to the display path 5 via the decoder 4 and displayed on the display circuit 5.

カウンタ3は上記カウンタ入力部COからの信号がロッ
クスイッチSWを介して加算器6に与えられると、1ず
つカウントするもので、通常は加算せずにゲートGを介
して循環記憶している。
The counter 3 counts the signal one by one when the signal from the counter input section CO is applied to the adder 6 via the lock switch SW, and normally stores the signal in circulation via the gate G without adding it.

FFはT型フリップフロップで、オアゲートORからの
信号が入される毎にセット、リセットの状態が反転し、
セット出力Qを第1のアンドゲートA1に、リセット出
力Qを第2のアンドゲートんに出力している。
FF is a T-type flip-flop, and the set and reset states are reversed every time a signal from the OR gate is input.
The set output Q is output to the first AND gate A1, and the reset output Q is output to the second AND gate.

第1のアンドゲートA1の出力はオアゲートORに入力
されて、フリップフロップFFを反転させしかもゲート
Gの開放を禁止してカウンタ3の内容をクリアーする。
The output of the first AND gate A1 is input to the OR gate OR, which inverts the flip-flop FF and inhibits the opening of the gate G to clear the contents of the counter 3.

第2のアンドゲートA2の出力は演算部2に与えられ演
算部2の状態を初期設定する事によって内部のレジスタ
内容のクリアー及び各種条件のリセットが行なわれる。
The output of the second AND gate A2 is applied to the arithmetic unit 2, and by initializing the state of the arithmetic unit 2, the internal register contents are cleared and various conditions are reset.

前記カウンタ3の出力は加算器6の出力として演算部2
に供給され、必要時に計算結果等と切換えられて表示回
路5に於いて表示する。
The output of the counter 3 is sent to the calculation unit 2 as the output of the adder 6.
When necessary, the calculated results are switched and displayed on the display circuit 5.

ロックスイッチSWはオン状態で入力部COと加算器6
を接続すると同時に演算部2を不動作とし、オフ状態で
は入力部COと加算器6間を遮断すると同時に演算部2
を能動化し、演算部2のオン、オフを兼ねている。
When the lock switch SW is in the on state, the input section CO and the adder 6
At the same time as the input section CO is connected, the operation section 2 is made inactive, and in the OFF state, the connection between the input section CO and the adder 6 is cut off, and at the same time the operation section 2 is turned off.
, and serves both to turn on and off the calculation section 2.

次に第2図のフローチャートを用いて第1図の動作を説
明する。
Next, the operation shown in FIG. 1 will be explained using the flowchart shown in FIG.

まず演算部2を用いる場合はロックスイッチSWをオフ
にし、カウンタ3への加算を禁止しておく。
First, when using the calculation section 2, the lock switch SW is turned off to prohibit addition to the counter 3.

この場合演算部2はキースキャン信号をキーボード1へ
与え、キーの押圧を検出味キーの押圧があればキーの種
類に応じて置数、演算、クリアー、フリップフロップF
Fの反転が行なわれる。
In this case, the arithmetic unit 2 sends a key scan signal to the keyboard 1, detects the press of a key, and if a key is pressed, sets a number, calculates, clears, and flip-flops F according to the type of key.
An inversion of F is performed.

キーの押圧がなければ置数値又は結果の表示動作が行な
われる。
If no key is pressed, the display operation of the set value or result is performed.

リセットキーRが押圧されるとオアゲートORを介して
フリップフロップFFがリセット(セット)からセット
(リセット)に変り、セット状態になるとデコーダ4へ
の出力が発生して、リセット(解除可能)状態である事
を、表示回路5の特殊記号で表示する。
When the reset key R is pressed, the flip-flop FF changes from reset (set) to set (reset) via the OR gate OR, and when it is in the set state, an output is generated to the decoder 4, and it is in the reset (cancellable) state. A certain thing is displayed with a special symbol on a display circuit 5.

セット状態でクリアーキーCが押圧されると第1のアン
ドゲートA1の出力が発生し、フリップフロップFFを
リセットさせると同時に、ゲートGの遮断が行なわれて
カウンタ3の内容がクリアーされる。
When the clear key C is pressed in the set state, the output of the first AND gate A1 is generated, the flip-flop FF is reset, and at the same time, the gate G is shut off and the contents of the counter 3 are cleared.

ロックスイッチSWをオンにすると、演算部2は不動作
となり、キースキャン動作は行なわれず、クリアーキー
CリセットキーRも入力不可能となってフリップフロッ
プFFはそのままの状態を保つ。
When the lock switch SW is turned on, the arithmetic unit 2 becomes inactive, the key scan operation is not performed, the clear key C reset key R cannot be input, and the flip-flop FF remains in the same state.

この状態で、入力部COからパルス信号が発生すると加
算器6にてカウンタ3の内容に“1゛′が加算される。
In this state, when a pulse signal is generated from the input section CO, the adder 6 adds "1" to the contents of the counter 3.

つまりカウント動作が行なわれる。In other words, a counting operation is performed.

カウント動作中は演算部2が動作しないので表示回路5
への出力も消滅し、表示動作が行なわれないが、デコー
ダ4に直接カウンタ3の出力を与える事によってカウン
ト動作中にはカウンタ3の内容を表示する事ができる。
Since the calculation section 2 does not operate during the counting operation, the display circuit 5
The output to the counter also disappears and no display operation is performed, but by directly giving the output of the counter 3 to the decoder 4, the contents of the counter 3 can be displayed during the counting operation.

上記例ではフリップフロップFFはリセットキーRの押
圧によって状態が反転するが、・電源スィッチ(図示せ
ず)をオンした場合にはいずれの状態にあるか不明であ
り、必ず電源オンにともなってリセットさせるようにし
ておく必要がある。
In the above example, the state of the flip-flop FF is reversed by pressing the reset key R, but when the power switch (not shown) is turned on, it is unknown which state it is in, and it is always reset when the power is turned on. You need to make sure that it does.

このためには通常のイニシアルクリアー動作を利用すれ
ば良い。
For this purpose, normal initial clear operation may be used.

また上記カウンタ3の内容を電源スィッチのオフ時でも
保持させる場合には、カウンタ3を電池によって常時駆
動し、ロックスイッチSWによって演算部2のオン、オ
フを行なわせても良い。
Further, if the contents of the counter 3 are to be held even when the power switch is turned off, the counter 3 may be constantly driven by a battery, and the arithmetic unit 2 may be turned on and off by the lock switch SW.

この場合表示回路5に常時電池の電力を供給すれば表示
回路5は電源スィッチのオフ状態でカウンタ3の内容を
表示する事ができる。
In this case, if battery power is constantly supplied to the display circuit 5, the display circuit 5 can display the contents of the counter 3 even when the power switch is off.

また上記例ではカウンタ3のクリアーにクリアーキーC
を用いているが、演算部2が置数レジスタ又は表示レジ
スタ及び演算レジスタ以外に予備のメモリーレジスタを
有している場合、メモリーレジスタ用のクリアーキーが
上記クリアーキーCとは別に設けられているので、メモ
リークリアーキーによって上記のクリアーキーの働きを
させる事も可能である。
Also, in the above example, clear key C is used to clear counter 3.
However, if the arithmetic unit 2 has a spare memory register in addition to the numeric register or display register and the arithmetic register, a clear key for the memory register is provided separately from the above clear key C. Therefore, it is also possible to use the memory clear key to function as the above clear key.

また上記例ではクリアーキーCの押圧時にフリップフロ
ップFFがセット状態であれば第1のアンドゲート穴工
の出力が発生して、カウンタ3内容の消去、フリップフ
ロップFFのリセットを行なうが、フリップフロップF
Fがセット状態で数字キー又はファンクションキーが押
圧されるとフリップフロップFFをリセットさせるため
にフリップフロップFFのセット出力Qとキー信号とを
入力とする他のアンドゲートを設け、その出力をオアゲ
ートORの他の出力とし、リセットキーR以外のキー操
作をするとフリップフロップFFは必ずリセット状態に
なるようにすれば、さらにカウンタ3を誤まってクリア
ーする可能性が低くなる。
Further, in the above example, if the flip-flop FF is in the set state when the clear key C is pressed, the output of the first AND gate drilling is generated, the contents of the counter 3 are erased, and the flip-flop FF is reset. F
In order to reset the flip-flop FF when a number key or a function key is pressed while F is set, another AND gate is provided which receives the set output Q of the flip-flop FF and the key signal as input, and its output is OR gated. If other output is used and the flip-flop FF is always set to the reset state when a key other than the reset key R is operated, the possibility of clearing the counter 3 by mistake is further reduced.

上述の如く、本案はカウンタを内蔵した電子式卓上計算
機に於いて、カウンタの解除可能状態を指示する指示キ
ーを設け、該指示キーによって解除可能状態にある時計
算内容のクリアーキーをカウンターの解除キーとして用
いるもので、不注意による誤消去がまったくなく、ポケ
ット等に収納したままでカウント動作を行なってもカウ
ンタの内容が保持され、しかも解除可能状態を表示する
事によって確実に消去をする事ができる。
As mentioned above, the present invention provides an electronic desktop calculator with a built-in counter with an instruction key that instructs the counter to be in the cancelable state, and when the instruction key is in the cancelable state, the calculation content clear key is used to cancel the counter. It is used as a key, and there is no possibility of accidental erasure due to inadvertence.The contents of the counter are retained even when counting is performed while the counter is stored in a pocket, etc., and it can be erased reliably by displaying the state that it can be cleared. Can be done.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本案の実施例のブロック図、第2図は第1図の
動作を説明するフローチャートである。 図に於いて1はキーボード、2は演算部、3はカウンタ
、6は加算器、SWはロックスイッチ、FFはフリップ
フロップである。
FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a flowchart explaining the operation of FIG. 1. In the figure, 1 is a keyboard, 2 is an arithmetic unit, 3 is a counter, 6 is an adder, SW is a lock switch, and FF is a flip-flop.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] カウンタを内蔵する電子式卓上計算機に於いて、カウン
タモードと計算機モードを切換えるスイッチと、カウン
タ及び計算機をクリアーするリセットキーとクリアーキ
ーを備えたキーボードと、前記スイッチが計算機モード
の時キーボードのキースキャンを行なう演算部と、前記
リセットキーの操作を記憶する手段と、該手段がリセッ
トキーの操作状態を記憶している時前記クリアーキーの
操作でカウンタをクリアーする手段で構成した事を特徴
とするカウンタ付電子式卓上計算機。
An electronic desktop calculator with a built-in counter has a keyboard equipped with a switch for switching between counter mode and calculator mode, a reset key and a clear key for clearing the counter and calculator, and a keyboard key scan when the switch is in calculator mode. The present invention is characterized by comprising: an arithmetic unit for performing the above operations, a means for storing the operation state of the reset key, and a means for clearing the counter by operating the clear key when the means stores the operation state of the reset key. Electronic desk calculator with counter.
JP3845679U 1979-03-23 1979-03-23 Electronic desk calculator with counter Expired JPS609877Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3845679U JPS609877Y2 (en) 1979-03-23 1979-03-23 Electronic desk calculator with counter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3845679U JPS609877Y2 (en) 1979-03-23 1979-03-23 Electronic desk calculator with counter

Publications (2)

Publication Number Publication Date
JPS55138346U JPS55138346U (en) 1980-10-02
JPS609877Y2 true JPS609877Y2 (en) 1985-04-05

Family

ID=28903449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3845679U Expired JPS609877Y2 (en) 1979-03-23 1979-03-23 Electronic desk calculator with counter

Country Status (1)

Country Link
JP (1) JPS609877Y2 (en)

Also Published As

Publication number Publication date
JPS55138346U (en) 1980-10-02

Similar Documents

Publication Publication Date Title
US20080261666A1 (en) Electronic device
JPS592940B2 (en) Input data correction method for electronic equipment
JPS5825287B2 (en) Niyuuriyokuhoushiki
JPS6025612Y2 (en) random number generator
JPH044282Y2 (en)
US6865586B2 (en) Calculator capable of recovering cleared values
JPH0314120A (en) Keyboard/mouse integrated input device
JP3334901B2 (en) Programmable controller
JPH01129315A (en) Information processor
JPH0543250U (en) Key input device
JP2602214B2 (en) Electronics
JPS605007B2 (en) Key input method
JPS5918513Y2 (en) electronic desk calculator
JPS5831005B2 (en) Electronics
JPS607287B2 (en) Electronics
JPH05233119A (en) Keyboard with arithmetic function and display
JPS583116B2 (en) electronic locking device
JPS5999280A (en) Liquid-crystal display watch
JPH07262137A (en) Electronic calculator
JPS58183544U (en) portable small electronic devices
JPS6038730B2 (en) multifunction circuit
JPS6068454A (en) Electronic calculator
JPS5922590Y2 (en) portable calculator
JPS5939059B2 (en) program calculator
JPS6134108B2 (en)