JPS6098A - Disconnection detecting circuit - Google Patents
Disconnection detecting circuitInfo
- Publication number
- JPS6098A JPS6098A JP58108121A JP10812183A JPS6098A JP S6098 A JPS6098 A JP S6098A JP 58108121 A JP58108121 A JP 58108121A JP 10812183 A JP10812183 A JP 10812183A JP S6098 A JPS6098 A JP S6098A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- collector
- differential
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Lighting Device Outwards From Vehicle And Optical Signal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、例えば自動車に使用されるランプ類の断線
検出回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a disconnection detection circuit for lamps used in automobiles, for example.
一般に、この種の回路は第1図に示すように構成されて
いる。第1図は2燈うンプ断線検出回路で、図において
、”I t ”2はランプ、Q+、Qzはエミッタが共
通接続された一対の差動トランジスタで、このトランジ
スタQ、のベースは上記ランプIj l r L2を並
列に介し”〔接地点GNDに接続されるとともに抵抗R
8を介して電源Vccに接続され、トランジスタQ2の
ベースは基準電圧源Vref に接続される。上記トラ
ンジスタQ+ 、QtのコレクタLtそれぞれ負荷抵抗
R,,R,を介して電源Vccに接れされる。また、上
記l・ランジスタQ+ 、Qzの共通エミッタ接続点と
接地点G N D間には第1の電流源11が接続され、
差動増幅器が構成される。上記トランジスタQ> 、Q
tのコレクタにはトランジスタQ 3 y Q4のベー
スが接続される。これらトランジスタQ3.Q4のコレ
クタi′J、?、IE源vCCに接続され、エミッタに
はそれぞ“れトランジスタQ、、Q6がダーリントン接
続される。上;:eトランジスタQs 、Qaのコレク
タにはエミッタが電σVeeに接続されたマルチコレク
タトランジスタQ、Iのコレクタがそれぞれ接続され、
このマルチコレクタトランジスタQ7のベースはトラン
ジスタQ、のコレクタに接続される。上記トランジスタ
Q5 、Qa のベース・エミッタ間にはそれぞれ抵抗
R3、R4が接続さ:れ、これらトランジスタQ c
p Q 6のエミッタは共通接続されて第:2の電流源
I2を介して接地点G N Dに接続される。さらに、
上記I・ランジスタQ0のコレクタは電源Vccと出力
端子OUT間に接続された出力トランジスタQ8のベー
スに接続される。なお、前記基準電圧iji% Vr
e f はVcc −0,1V程度に設定し、抵抗R1
,R2は5 KΩ、電流源I++12にはそれぞれ70
μA、 、 200μ八へ度の電流が流れる。Generally, this type of circuit is constructed as shown in FIG. Figure 1 shows a two-lamp disconnection detection circuit. In the figure, "It" 2 is a lamp, Q+ and Qz are a pair of differential transistors whose emitters are commonly connected, and the base of this transistor Q is connected to the lamp. Ij l r L2 in parallel and connected to the ground point GND and resistor R
8 to the power supply Vcc, and the base of the transistor Q2 is connected to the reference voltage source Vref. The collectors Lt of the transistors Q+ and Qt are connected to the power supply Vcc via load resistors R, , R, respectively. Further, a first current source 11 is connected between the common emitter connection point of the L transistors Q+ and Qz and the ground point GND,
A differential amplifier is configured. The above transistor Q>, Q
The base of the transistor Q 3 y Q4 is connected to the collector of t. These transistors Q3. Q4 collector i'J,? , are connected to the IE source vCC, and their emitters are connected to Darlington-connected transistors Q, , Q6, respectively.The collectors of the transistors Qs and Qa are connected to the multi-collector transistor Q whose emitter is connected to the voltage σVee. , I are connected, respectively,
The base of this multi-collector transistor Q7 is connected to the collector of transistor Q. Resistors R3 and R4 are connected between the base and emitter of the transistors Q5 and Qa, respectively, and these transistors Qc
The emitters of pQ6 are commonly connected and connected to ground point GND via a second current source I2. moreover,
The collector of the I transistor Q0 is connected to the base of an output transistor Q8 connected between the power supply Vcc and the output terminal OUT. Note that the reference voltage iji% Vr
e f is set to about Vcc -0.1V, and resistor R1
, R2 are 5 KΩ, and current source I++12 is 70 Ω each.
A current of 200μ8 degrees flows.
次に上記のような構成において動作を説明する。ランプ
L、、L2の正常時、つまり断線していない状態では、
ランプしIy”2に電流が流れ、トランジスタQ、のベ
ース電位は、基準ii 庄原Vref (D を位(V
C!c−0,1”)jり低くなるので、トランジスタQ
、はオフ状態、Q2はオン状態となる。従・つて、トラ
ンジスタQ3?Q5はオン状態、Qa 、Qaはオフ状
態、Q7はオン状態、QBはオフ状態となり、出力信号
OUTはローレベルとなる。ランプL、あるvlはR2
が断線すると、ランプを流れる電流は%となシ、トラン
ジスタQ1のベース電位が上昇し、基準電圧源Vref
の電位を越えるため、トランジスタQ+がオン状態と
なり、Q2はオフ状態となって差動増幅器の出力が反転
する。これによって、トランジスタQq、Q*はオフ状
態、Q4 p Qaはオン状態、Q7はオフ状態、Q、
はオン状態となシ、出力信号OUTはノ・イレペルとな
る。従って、出力端子11と接地点間にランプあるいは
ブザー等の報知手段を挿接することによってランプL、
あるいはり、の断線を報知できる。なお、ここでトラン
ジスタQ3 、Qi をダーリントン接続構成にしてい
るのは、回路動作において次式(1)の関係を満たす必
要があるからである。Next, the operation in the above configuration will be explained. When lamps L and L2 are normal, that is, when they are not disconnected,
A current flows through the lamp Iy''2, and the base potential of the transistor Q is set to the reference ii Shobara Vref (D to the level (V
C! c-0,1'')j becomes lower, so the transistor Q
, is in the off state, and Q2 is in the on state. Also, transistor Q3? Q5 is on, Qa and Qa are off, Q7 is on, QB is off, and the output signal OUT is at a low level. Lamp L, some vl is R2
When the lamp is disconnected, the current flowing through the lamp becomes %, the base potential of the transistor Q1 rises, and the reference voltage source Vref
Since the potential exceeds , transistor Q+ is turned on, Q2 is turned off, and the output of the differential amplifier is inverted. As a result, transistors Qq and Q* are in the off state, Q4 p Qa is in the on state, Q7 is in the off state, Q,
is not in the ON state, and the output signal OUT is in the ON state. Therefore, by inserting a notification means such as a lamp or a buzzer between the output terminal 11 and the ground point, the lamp L,
Alternatively, disconnection can be reported. Note that the reason why the transistors Q3 and Qi are arranged in a Darlington connection configuration is that the following equation (1) must be satisfied in the circuit operation.
Vc c −R+弓B 、 −VBR,−Vnp、、’
(Vcc −V13E7−vcE、 sat・・・・・
・(1)
Ins 二l’ランジスタQ3のベース電流VBE、:
)ランジヌタQs のベース・エミッタ間電圧
VBB、 : )ランジスタQ、のベース・エミッタ間
電圧
VBET =)ランジスタQ、のベース・エミッタ間電
圧
VCE、 sat : )ランジスタQ5のコレクダエ
ミツタ間のサテレーション電圧
上式(1)において、R1・l113 は微小で、Vc
cユv+(v+ はトランジスタQ+ のコレクタ側電
圧)となるため、トランジスタQa。Vc c -R+bow B, -VBR, -Vnp,,'
(Vcc -V13E7-vcE, sat...
・(1) Ins 2l' Base current VBE of transistor Q3:
) Voltage between the base and emitter of transistor Qs VBB, : ) Voltage between base and emitter of transistor Q, VBET =) Voltage between base and emitter of transistor Q, VCE, sat: ) Saturation voltage between collector and emitter of transistor Q5 In (1), R1・l113 is minute and Vc
Since c is v+ (v+ is the voltage on the collector side of transistor Q+), transistor Qa.
Qaのエミッタ共通接続点の電位をv2とするとV、−
V、のレベルは次式(2)で示される。If the potential of the common emitter connection point of Qa is v2, then V, -
The level of V is expressed by the following equation (2).
V I V 2 > VBB7 + VCE5 sat
”・・・・(2)すなわち、少なくとも2 VBBの
電位差がないと2段目の差動増幅器が動作しない0
〔背景技術の問題点〕
ところで、このような断線検出回路においては、回路の
簡素化による素子数の削減および低コスト化が強く望ま
れており、上記第1図の回路では充分とは言えなかった
0
〔発明の目的〕
この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、回路の簡素化しよる素子数の
削v;、および低コスト化ができる断線検出回路を提供
することCある。V I V 2 > VBB7 + VCE5 sat
(2) In other words, the second stage differential amplifier does not operate unless there is a potential difference of at least 2 VBB. [Problems in the Background Art] By the way, in such a disconnection detection circuit, the simplicity of the circuit There is a strong desire to reduce the number of elements and reduce costs by increasing the number of elements, and the circuit shown in Figure 1 above cannot be said to be sufficient. in,
The purpose is to provide a disconnection detection circuit that can simplify the circuit, reduce the number of elements, and reduce costs.
すなわち、この発明に3いては、前記第1図における抵
抗J+R2と電源VCCとの間に抵抗f、挿接し、この
抵抗と上記抵抗R,,R2との抵抗分割によるレベルシ
フトを、+0mしテ次段の差動増幅器を一対の差動トラ
ンジスタのみで動作させるように構成したものである。That is, in the third aspect of the present invention, a resistor f is inserted and connected between the resistor J+R2 and the power supply VCC in FIG. The next-stage differential amplifier is configured to operate using only a pair of differential transistors.
以下、この発明の一実話例について図面をε照して説明
する。第2図において前記第1図と同−拾成部には同じ
符号を付してその説明は省略する。一対の第1.第2差
動トランジスタQl、Q2のコレクタにはそれぞれ第2
.第3抵抗”I + R2の一端が接続され、これら抵
抗R7,R2の他端はそれぞれ第4抵抗R6を介して電
゛源Vccに接続される。また上記差動トランジスタQ
l 、Q2のコレクタは、エミッタが共通接続された一
対の第3.第4差動トランジスタQo s Q:oのベ
ース(1七れぞh接読さコt、これら差動トランジスタ
Qo、Q+。のコレクタは、エミッタが電源Vccに接
続されたマルテコレクタトシンジスタQ7のコレクタに
それぞれ接続される0上記マルチコレクタトランジスタ
Q7のベースはトランジスタQ9vコレクタに接続され
て成る。Hereinafter, a practical example of the present invention will be explained with reference to the drawings. In FIG. 2, the same reference numerals are given to the same components as in FIG. 1, and the explanation thereof will be omitted. The first of the pair. The collectors of the second differential transistors Ql and Q2 each have a second
.. One end of the third resistor "I+R2" is connected, and the other ends of these resistors R7 and R2 are connected to the power source Vcc via the fourth resistor R6.
The collector of Q2, Q2 is connected to a pair of third . The base of the fourth differential transistor Qo s Q:o (17) is connected to the collector of these differential transistors Qo, Q+. The bases of the multi-collector transistors Q7 each connected to the collectors thereof are connected to the collector of the transistor Q9v.
次に、上記のような構成におい゛C動作を説明する。な
お、抵抗R5の抵抗値を5にΩとし、他の条件は前記第
1図と同じものとする。ランプL、、L2の正常時には
、ランプL、、L2に電流が流れ、トランジスタQ+
のベース電位は、基準電圧[Vref J:)電位(V
cc −0,1v)ニジ低くなるので、トランジスタQ
、はオフ状態、Qoはオン状態、Qloはオフ状態、Q
7はオン状M、Q8はオフ状態である。この時、トラン
ジスタQ2はオン状態てあシ、このトランジスタQ2の
コレクタ・エミッタ間のサチレークヨン亀圧Vc+:2
sBtがほぼ0.IVであるとすると、トランジスタQ
2のコレクタ電位■3は次式(3)で示される。Next, the operation of C in the above configuration will be explained. It is assumed that the resistance value of the resistor R5 is 5Ω, and the other conditions are the same as in FIG. 1 above. When the lamps L, , L2 are normal, current flows through the lamps L, , L2, and the transistor Q+
The base potential of is the reference voltage [Vref J:) potential (V
cc -0,1v), so the transistor Q
, is off state, Qo is on state, Qlo is off state, Q
7 is on state M, and Q8 is off state. At this time, the transistor Q2 is in the on state, and the voltage Vc+ between the collector and emitter of the transistor Q2 is 2.
sBt is almost 0. IV, then transistor Q
The collector potential (3) of 2 is expressed by the following equation (3).
V3 = Vcc −Q、l V−VB++、 +Vc
B2Ht= Vcc −VBE2− ・・・(3)ここ
でVBE = Q、 7 Vとすると、抵抗R6と抵抗
RIsR2との接続点の電位■4は、V、 = Vcc
−0,35V
となる。ここてv4=V、 としても
Vcc−V、 −’V++p、 (Vcc−VIIE7
− VCEQsatとなシフ
Vpc −0,35V−0,7V (Vcc −(3,
7V−0,IVであるので一段の差動増幅器でも動作可
能である〇
一方、ランプL、あるいはL2が断線すると、トランジ
スタQ1のベース電位が上昇し、基準電圧源Vref
の電位を越えるた°めこのトランジスタQ、がオン状態
となり、トランジスタQ。V3 = Vcc -Q, l V-VB++, +Vc
B2Ht= Vcc -VBE2- (3) Here, if VBE = Q, 7 V, the potential ■4 at the connection point between resistor R6 and resistor RIsR2 is V, = Vcc
-0.35V. Here v4=V, also Vcc-V, -'V++p, (Vcc-VIIE7
- VCEQsat and Schiff Vpc -0,35V -0,7V (Vcc -(3,
Since it is 7V-0, IV, it can operate even with a single-stage differential amplifier.On the other hand, when lamp L or L2 is disconnected, the base potential of transistor Q1 rises, and the reference voltage source Vref
Since the potential of the transistor Q is exceeded, the transistor Q is turned on.
はオフ状態となって差動増幅器の出力が反転する。これ
によって、トランジスタQ9はオフ状態、Q+oはオン
状態、Q7はオフ状態、Qsはオン状態となシ、出力信
号OUTは]・イレペルとなる。従って、出力端子11
と接地点GND間にランプあるいはブザー等の報知手段
を挿接することによってランプL、あるいはL2の断線
を報知できる0
〔発明の効果〕
以上説明したようにこの発明によれば、抵抗R6と抵抗
R,,R,による抵抗分割によるレベルシフトを利用す
ることによシ次段の差動増幅器の構成を簡素化できるの
で、素子わの削減および低コスト化が実現できる断線検
出回路が得られる。is turned off and the output of the differential amplifier is inverted. As a result, the transistor Q9 is in an off state, Q+o is in an on state, Q7 is in an off state, Qs is in an on state, and the output signal OUT becomes ]. Therefore, output terminal 11
By inserting a notification means such as a lamp or a buzzer between the ground point GND and the ground point GND, disconnection of the lamp L or L2 can be notified. , , R can simplify the configuration of the differential amplifier at the next stage, thereby providing a disconnection detection circuit that can reduce the number of elements and reduce costs.
第1図は従来の断線検出回路を示す図、第2図はこの発
明の一実施例に係る断線検出回路を示す図である。
Vcc・・・電源、GND・・・接地点、R8・・・第
1抵抗、LI y R2・・・ランプ(被測定配線)、
■。
・・・第1電流源、Ql 、Q2・・・第1.第2差動
トランジスタ、R,、J・・・第2.第3抵抗、R3・
・・第4抵抗、Q9 + Qlo ・”第3.第4差動
トランジスタ、Q7・・・マルチコレクタトランジスタ
(定電流供給手段)、12・・・第2電流源、Q8・・
・出力トランジスタ。FIG. 1 is a diagram showing a conventional wire breakage detection circuit, and FIG. 2 is a diagram showing a wire breakage detection circuit according to an embodiment of the present invention. Vcc...power supply, GND...ground point, R8...first resistor, LI y R2...lamp (wiring to be measured),
■. ...first current source, Ql, Q2...first. Second differential transistors, R,, J...second . Third resistor, R3・
... Fourth resistor, Q9 + Qlo "Third and fourth differential transistors, Q7... Multi-collector transistor (constant current supply means), 12... Second current source, Q8...
・Output transistor.
Claims (1)
配線と、エミッタが共通接続されて第1電流源に接続さ
れ一方のベースが上記第1抵抗と被測定配線との接続点
に、他方のベースが基準電圧源にそれぞれ接続される一
対の第1゜第2差動トランジスタと、上記第1.第2差
動トランジスタのコレクタにそれぞれ一端が接続される
第2.第3の抵抗と、これら第2.第3抵抗の他端と電
源間に接続される第4抵抗と、エミッタが共通接続され
上記第1.第2差動トランジスタのコレクタ電位が差動
入力信号として供給される一対の第3.第4差動トラン
ジスタと、これら第3.第4差動トランジスタのコレク
タに定電流を供給する定電流供給手段と、上記第3.第
4差動トランジスタの共通エミッタに接続される第2電
流源と、上記第3.第4差動トランジスタの内の一方の
コレクタから出力を得る出力トランジスタとを具備し、
前記被測定配線が断線しているか否かを検出することを
特徴とする断線検出回路。A first resistor and the wiring to be measured are connected in series between the power supply and the ground point, the emitters are commonly connected to the first current source, and one base is connected to the connection point between the first resistor and the wiring to be measured; a pair of first and second differential transistors whose other bases are respectively connected to a reference voltage source; The second differential transistors each have one end connected to the collector of the second differential transistor. a third resistor, and these second . A fourth resistor connected between the other end of the third resistor and the power supply and the emitter of the first resistor are commonly connected. A pair of third . a fourth differential transistor; constant current supply means for supplying a constant current to the collector of the fourth differential transistor; a second current source connected to the common emitter of the fourth differential transistor; an output transistor that obtains an output from the collector of one of the fourth differential transistors;
A disconnection detection circuit that detects whether or not the wiring to be measured is disconnected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108121A JPS6098A (en) | 1983-06-16 | 1983-06-16 | Disconnection detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108121A JPS6098A (en) | 1983-06-16 | 1983-06-16 | Disconnection detecting circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6098A true JPS6098A (en) | 1985-01-05 |
Family
ID=14476452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58108121A Pending JPS6098A (en) | 1983-06-16 | 1983-06-16 | Disconnection detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6098A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5135239A (en) * | 1988-10-27 | 1992-08-04 | Sanshin Kogyo Kabushiki Kaisha | Seal member for outboard cowling |
-
1983
- 1983-06-16 JP JP58108121A patent/JPS6098A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5135239A (en) * | 1988-10-27 | 1992-08-04 | Sanshin Kogyo Kabushiki Kaisha | Seal member for outboard cowling |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (en) | Electric circuit | |
| JPH03119812A (en) | Current detecting circuit | |
| US4140977A (en) | Signal translation circuits | |
| JPS6098A (en) | Disconnection detecting circuit | |
| JPH03788B2 (en) | ||
| JPH04135307A (en) | Diagonal characteristic circuit | |
| JPH0575418A (en) | Overcurrent detection circuit | |
| JP2597317Y2 (en) | Reference power supply circuit | |
| JPH0230786Y2 (en) | ||
| JPS5831090Y2 (en) | voltage detection circuit | |
| JPS6126848B2 (en) | ||
| JPS6317016Y2 (en) | ||
| JPS6033717A (en) | Current mirror circuit | |
| JPH01305609A (en) | Output circuit | |
| JPH0815259B2 (en) | Three-valued logic circuit | |
| JPS5940674Y2 (en) | Voltage-absolute value current conversion circuit | |
| JPS6036896Y2 (en) | power amplifier circuit | |
| JPS62104304A (en) | Protecting circuit | |
| JPH0292093A (en) | Subscriber circuit | |
| JPS5827437A (en) | Tri-state output circuit | |
| JPS6034284B2 (en) | amplifier circuit | |
| JPS61126694A (en) | Switch circuit for sample holding circuit | |
| JPH04225618A (en) | Comparison circuit | |
| JPH05288781A (en) | Voltage detection circuit | |
| JPH05129852A (en) | Differential amplifier circuit |