JPS6098A - 断線検出回路 - Google Patents
断線検出回路Info
- Publication number
- JPS6098A JPS6098A JP58108121A JP10812183A JPS6098A JP S6098 A JPS6098 A JP S6098A JP 58108121 A JP58108121 A JP 58108121A JP 10812183 A JP10812183 A JP 10812183A JP S6098 A JPS6098 A JP S6098A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- collector
- differential
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Lighting Device Outwards From Vehicle And Optical Signal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、例えば自動車に使用されるランプ類の断線
検出回路に関する。
検出回路に関する。
一般に、この種の回路は第１図に示すように構成されて
いる。第１図は２燈うンプ断線検出回路で、図において
、”Ｉ ｔ ”２はランプ、Ｑ＋、Ｑｚはエミッタが共
通接続された一対の差動トランジスタで、このトランジ
スタＱ、のベースは上記ランプＩｊ ｌ ｒ Ｌ２を並
列に介し”〔接地点ＧＮＤに接続されるとともに抵抗Ｒ
８を介して電源Ｖｃｃに接続され、トランジスタＱ２の
ベースは基準電圧源Ｖｒｅｆ に接続される。上記トラ
ンジスタＱ＋ 、ＱｔのコレクタＬｔそれぞれ負荷抵抗
Ｒ，，Ｒ，を介して電源Ｖｃｃに接れされる。また、上
記ｌ・ランジスタＱ＋ 、Ｑｚの共通エミッタ接続点と
接地点Ｇ Ｎ Ｄ間には第１の電流源１１が接続され、
差動増幅器が構成される。上記トランジスタＱ＞ 、Ｑ
ｔのコレクタにはトランジスタＱ ３ ｙ Ｑ４のベー
スが接続される。これらトランジスタＱ３．Ｑ４のコレ
クタｉ′Ｊ、？、ＩＥ源ｖＣＣに接続され、エミッタに
はそれぞ“れトランジスタＱ、、Ｑ６がダーリントン接
続される。上；：ｅトランジスタＱｓ 、Ｑａのコレク
タにはエミッタが電σＶｅｅに接続されたマルチコレク
タトランジスタＱ、Ｉのコレクタがそれぞれ接続され、
このマルチコレクタトランジスタＱ７のベースはトラン
ジスタＱ、のコレクタに接続される。上記トランジスタ
Ｑ５ 、Ｑａ のベース・エミッタ間にはそれぞれ抵抗
Ｒ３、Ｒ４が接続さ：れ、これらトランジスタＱ ｃ
ｐ Ｑ ６のエミッタは共通接続されて第：２の電流源
Ｉ２を介して接地点Ｇ Ｎ Ｄに接続される。さらに、
上記Ｉ・ランジスタＱ０のコレクタは電源Ｖｃｃと出力
端子ＯＵＴ間に接続された出力トランジスタＱ８のベー
スに接続される。なお、前記基準電圧ｉｊｉ％ Ｖｒ
ｅ ｆ はＶｃｃ −０，１Ｖ程度に設定し、抵抗Ｒ１
，Ｒ２は５ ＫΩ、電流源Ｉ＋＋１２にはそれぞれ７０
μＡ、 、 ２００μ八へ度の電流が流れる。
いる。第１図は２燈うンプ断線検出回路で、図において
、”Ｉ ｔ ”２はランプ、Ｑ＋、Ｑｚはエミッタが共
通接続された一対の差動トランジスタで、このトランジ
スタＱ、のベースは上記ランプＩｊ ｌ ｒ Ｌ２を並
列に介し”〔接地点ＧＮＤに接続されるとともに抵抗Ｒ
８を介して電源Ｖｃｃに接続され、トランジスタＱ２の
ベースは基準電圧源Ｖｒｅｆ に接続される。上記トラ
ンジスタＱ＋ 、ＱｔのコレクタＬｔそれぞれ負荷抵抗
Ｒ，，Ｒ，を介して電源Ｖｃｃに接れされる。また、上
記ｌ・ランジスタＱ＋ 、Ｑｚの共通エミッタ接続点と
接地点Ｇ Ｎ Ｄ間には第１の電流源１１が接続され、
差動増幅器が構成される。上記トランジスタＱ＞ 、Ｑ
ｔのコレクタにはトランジスタＱ ３ ｙ Ｑ４のベー
スが接続される。これらトランジスタＱ３．Ｑ４のコレ
クタｉ′Ｊ、？、ＩＥ源ｖＣＣに接続され、エミッタに
はそれぞ“れトランジスタＱ、、Ｑ６がダーリントン接
続される。上；：ｅトランジスタＱｓ 、Ｑａのコレク
タにはエミッタが電σＶｅｅに接続されたマルチコレク
タトランジスタＱ、Ｉのコレクタがそれぞれ接続され、
このマルチコレクタトランジスタＱ７のベースはトラン
ジスタＱ、のコレクタに接続される。上記トランジスタ
Ｑ５ 、Ｑａ のベース・エミッタ間にはそれぞれ抵抗
Ｒ３、Ｒ４が接続さ：れ、これらトランジスタＱ ｃ
ｐ Ｑ ６のエミッタは共通接続されて第：２の電流源
Ｉ２を介して接地点Ｇ Ｎ Ｄに接続される。さらに、
上記Ｉ・ランジスタＱ０のコレクタは電源Ｖｃｃと出力
端子ＯＵＴ間に接続された出力トランジスタＱ８のベー
スに接続される。なお、前記基準電圧ｉｊｉ％ Ｖｒ
ｅ ｆ はＶｃｃ −０，１Ｖ程度に設定し、抵抗Ｒ１
，Ｒ２は５ ＫΩ、電流源Ｉ＋＋１２にはそれぞれ７０
μＡ、 、 ２００μ八へ度の電流が流れる。
次に上記のような構成において動作を説明する。ランプ
Ｌ、、Ｌ２の正常時、つまり断線していない状態では、
ランプしＩｙ”２に電流が流れ、トランジスタＱ、のベ
ース電位は、基準ｉｉ 庄原Ｖｒｅｆ （Ｄ を位（Ｖ
Ｃ！ｃ−０，１”）ｊり低くなるので、トランジスタＱ
、はオフ状態、Ｑ２はオン状態となる。従・つて、トラ
ンジスタＱ３？Ｑ５はオン状態、Ｑａ 、Ｑａはオフ状
態、Ｑ７はオン状態、ＱＢはオフ状態となり、出力信号
ＯＵＴはローレベルとなる。ランプＬ、あるｖｌはＲ２
が断線すると、ランプを流れる電流は％となシ、トラン
ジスタＱ１のベース電位が上昇し、基準電圧源Ｖｒｅｆ
の電位を越えるため、トランジスタＱ＋がオン状態と
なり、Ｑ２はオフ状態となって差動増幅器の出力が反転
する。これによって、トランジスタＱｑ、Ｑ＊はオフ状
態、Ｑ４ ｐ Ｑａはオン状態、Ｑ７はオフ状態、Ｑ、
はオン状態となシ、出力信号ＯＵＴはノ・イレペルとな
る。従って、出力端子１１と接地点間にランプあるいは
ブザー等の報知手段を挿接することによってランプＬ、
あるいはり、の断線を報知できる。なお、ここでトラン
ジスタＱ３ 、Ｑｉ をダーリントン接続構成にしてい
るのは、回路動作において次式（１）の関係を満たす必
要があるからである。
Ｌ、、Ｌ２の正常時、つまり断線していない状態では、
ランプしＩｙ”２に電流が流れ、トランジスタＱ、のベ
ース電位は、基準ｉｉ 庄原Ｖｒｅｆ （Ｄ を位（Ｖ
Ｃ！ｃ−０，１”）ｊり低くなるので、トランジスタＱ
、はオフ状態、Ｑ２はオン状態となる。従・つて、トラ
ンジスタＱ３？Ｑ５はオン状態、Ｑａ 、Ｑａはオフ状
態、Ｑ７はオン状態、ＱＢはオフ状態となり、出力信号
ＯＵＴはローレベルとなる。ランプＬ、あるｖｌはＲ２
が断線すると、ランプを流れる電流は％となシ、トラン
ジスタＱ１のベース電位が上昇し、基準電圧源Ｖｒｅｆ
の電位を越えるため、トランジスタＱ＋がオン状態と
なり、Ｑ２はオフ状態となって差動増幅器の出力が反転
する。これによって、トランジスタＱｑ、Ｑ＊はオフ状
態、Ｑ４ ｐ Ｑａはオン状態、Ｑ７はオフ状態、Ｑ、
はオン状態となシ、出力信号ＯＵＴはノ・イレペルとな
る。従って、出力端子１１と接地点間にランプあるいは
ブザー等の報知手段を挿接することによってランプＬ、
あるいはり、の断線を報知できる。なお、ここでトラン
ジスタＱ３ 、Ｑｉ をダーリントン接続構成にしてい
るのは、回路動作において次式（１）の関係を満たす必
要があるからである。
Ｖｃ ｃ −Ｒ＋弓Ｂ 、 −ＶＢＲ，−Ｖｎｐ、、’
（Ｖｃｃ −Ｖ１３Ｅ７−ｖｃＥ、 ｓａｔ・・・・・
・（１） Ｉｎｓ 二ｌ’ランジスタＱ３のベース電流ＶＢＥ、：
）ランジヌタＱｓ のベース・エミッタ間電圧 ＶＢＢ、 ： ）ランジスタＱ、のベース・エミッタ間
電圧 ＶＢＥＴ ＝）ランジスタＱ、のベース・エミッタ間電
圧 ＶＣＥ、 ｓａｔ ： ）ランジスタＱ５のコレクダエ
ミツタ間のサテレーション電圧 上式（１）において、Ｒ１・ｌ１１３ は微小で、Ｖｃ
ｃユｖ＋（ｖ＋ はトランジスタＱ＋ のコレクタ側電
圧）となるため、トランジスタＱａ。
（Ｖｃｃ −Ｖ１３Ｅ７−ｖｃＥ、 ｓａｔ・・・・・
・（１） Ｉｎｓ 二ｌ’ランジスタＱ３のベース電流ＶＢＥ、：
）ランジヌタＱｓ のベース・エミッタ間電圧 ＶＢＢ、 ： ）ランジスタＱ、のベース・エミッタ間
電圧 ＶＢＥＴ ＝）ランジスタＱ、のベース・エミッタ間電
圧 ＶＣＥ、 ｓａｔ ： ）ランジスタＱ５のコレクダエ
ミツタ間のサテレーション電圧 上式（１）において、Ｒ１・ｌ１１３ は微小で、Ｖｃ
ｃユｖ＋（ｖ＋ はトランジスタＱ＋ のコレクタ側電
圧）となるため、トランジスタＱａ。
Ｑａのエミッタ共通接続点の電位をｖ２とするとＶ、−
Ｖ、のレベルは次式（２）で示される。
Ｖ、のレベルは次式（２）で示される。
Ｖ Ｉ Ｖ ２ ＞ ＶＢＢ７ ＋ ＶＣＥ５ ｓａｔ
”・・・・（２）すなわち、少なくとも２ ＶＢＢの
電位差がないと２段目の差動増幅器が動作しない０ 〔背景技術の問題点〕 ところで、このような断線検出回路においては、回路の
簡素化による素子数の削減および低コスト化が強く望ま
れており、上記第１図の回路では充分とは言えなかった
０ 〔発明の目的〕 この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、回路の簡素化しよる素子数の
削ｖ；、および低コスト化ができる断線検出回路を提供
することＣある。
”・・・・（２）すなわち、少なくとも２ ＶＢＢの
電位差がないと２段目の差動増幅器が動作しない０ 〔背景技術の問題点〕 ところで、このような断線検出回路においては、回路の
簡素化による素子数の削減および低コスト化が強く望ま
れており、上記第１図の回路では充分とは言えなかった
０ 〔発明の目的〕 この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、回路の簡素化しよる素子数の
削ｖ；、および低コスト化ができる断線検出回路を提供
することＣある。
すなわち、この発明に３いては、前記第１図における抵
抗Ｊ＋Ｒ２と電源ＶＣＣとの間に抵抗ｆ、挿接し、この
抵抗と上記抵抗Ｒ，，Ｒ２との抵抗分割によるレベルシ
フトを、＋０ｍしテ次段の差動増幅器を一対の差動トラ
ンジスタのみで動作させるように構成したものである。
抗Ｊ＋Ｒ２と電源ＶＣＣとの間に抵抗ｆ、挿接し、この
抵抗と上記抵抗Ｒ，，Ｒ２との抵抗分割によるレベルシ
フトを、＋０ｍしテ次段の差動増幅器を一対の差動トラ
ンジスタのみで動作させるように構成したものである。
以下、この発明の一実話例について図面をε照して説明
する。第２図において前記第１図と同−拾成部には同じ
符号を付してその説明は省略する。一対の第１．第２差
動トランジスタＱｌ、Ｑ２のコレクタにはそれぞれ第２
．第３抵抗”Ｉ ＋ Ｒ２の一端が接続され、これら抵
抗Ｒ７，Ｒ２の他端はそれぞれ第４抵抗Ｒ６を介して電
゛源Ｖｃｃに接続される。また上記差動トランジスタＱ
ｌ 、Ｑ２のコレクタは、エミッタが共通接続された一
対の第３．第４差動トランジスタＱｏ ｓ Ｑ：ｏのベ
ース（１七れぞｈ接読さコｔ、これら差動トランジスタ
Ｑｏ、Ｑ＋。のコレクタは、エミッタが電源Ｖｃｃに接
続されたマルテコレクタトシンジスタＱ７のコレクタに
それぞれ接続される０上記マルチコレクタトランジスタ
Ｑ７のベースはトランジスタＱ９ｖコレクタに接続され
て成る。
する。第２図において前記第１図と同−拾成部には同じ
符号を付してその説明は省略する。一対の第１．第２差
動トランジスタＱｌ、Ｑ２のコレクタにはそれぞれ第２
．第３抵抗”Ｉ ＋ Ｒ２の一端が接続され、これら抵
抗Ｒ７，Ｒ２の他端はそれぞれ第４抵抗Ｒ６を介して電
゛源Ｖｃｃに接続される。また上記差動トランジスタＱ
ｌ 、Ｑ２のコレクタは、エミッタが共通接続された一
対の第３．第４差動トランジスタＱｏ ｓ Ｑ：ｏのベ
ース（１七れぞｈ接読さコｔ、これら差動トランジスタ
Ｑｏ、Ｑ＋。のコレクタは、エミッタが電源Ｖｃｃに接
続されたマルテコレクタトシンジスタＱ７のコレクタに
それぞれ接続される０上記マルチコレクタトランジスタ
Ｑ７のベースはトランジスタＱ９ｖコレクタに接続され
て成る。
次に、上記のような構成におい゛Ｃ動作を説明する。な
お、抵抗Ｒ５の抵抗値を５にΩとし、他の条件は前記第
１図と同じものとする。ランプＬ、、Ｌ２の正常時には
、ランプＬ、、Ｌ２に電流が流れ、トランジスタＱ＋
のベース電位は、基準電圧［Ｖｒｅｆ Ｊ：）電位（Ｖ
ｃｃ −０，１ｖ）ニジ低くなるので、トランジスタＱ
、はオフ状態、Ｑｏはオン状態、Ｑｌｏはオフ状態、Ｑ
７はオン状Ｍ、Ｑ８はオフ状態である。この時、トラン
ジスタＱ２はオン状態てあシ、このトランジスタＱ２の
コレクタ・エミッタ間のサチレークヨン亀圧Ｖｃ＋：２
ｓＢｔがほぼ０．ＩＶであるとすると、トランジスタＱ
２のコレクタ電位■３は次式（３）で示される。
お、抵抗Ｒ５の抵抗値を５にΩとし、他の条件は前記第
１図と同じものとする。ランプＬ、、Ｌ２の正常時には
、ランプＬ、、Ｌ２に電流が流れ、トランジスタＱ＋
のベース電位は、基準電圧［Ｖｒｅｆ Ｊ：）電位（Ｖ
ｃｃ −０，１ｖ）ニジ低くなるので、トランジスタＱ
、はオフ状態、Ｑｏはオン状態、Ｑｌｏはオフ状態、Ｑ
７はオン状Ｍ、Ｑ８はオフ状態である。この時、トラン
ジスタＱ２はオン状態てあシ、このトランジスタＱ２の
コレクタ・エミッタ間のサチレークヨン亀圧Ｖｃ＋：２
ｓＢｔがほぼ０．ＩＶであるとすると、トランジスタＱ
２のコレクタ電位■３は次式（３）で示される。
Ｖ３ ＝ Ｖｃｃ −Ｑ、ｌ Ｖ−ＶＢ＋＋、 ＋Ｖｃ
Ｂ２Ｈｔ＝ Ｖｃｃ −ＶＢＥ２− ・・・（３）ここ
でＶＢＥ ＝ Ｑ、 ７ Ｖとすると、抵抗Ｒ６と抵抗
ＲＩｓＲ２との接続点の電位■４は、Ｖ、 ＝ Ｖｃｃ
−０，３５Ｖ となる。ここてｖ４＝Ｖ、 としても Ｖｃｃ−Ｖ、 −’Ｖ＋＋ｐ、 （Ｖｃｃ−ＶＩＩＥ７
− ＶＣＥＱｓａｔとなシフ Ｖｐｃ −０，３５Ｖ−０，７Ｖ （Ｖｃｃ −（３，
７Ｖ−０，ＩＶであるので一段の差動増幅器でも動作可
能である〇 一方、ランプＬ、あるいはＬ２が断線すると、トランジ
スタＱ１のベース電位が上昇し、基準電圧源Ｖｒｅｆ
の電位を越えるた°めこのトランジスタＱ、がオン状態
となり、トランジスタＱ。
Ｂ２Ｈｔ＝ Ｖｃｃ −ＶＢＥ２− ・・・（３）ここ
でＶＢＥ ＝ Ｑ、 ７ Ｖとすると、抵抗Ｒ６と抵抗
ＲＩｓＲ２との接続点の電位■４は、Ｖ、 ＝ Ｖｃｃ
−０，３５Ｖ となる。ここてｖ４＝Ｖ、 としても Ｖｃｃ−Ｖ、 −’Ｖ＋＋ｐ、 （Ｖｃｃ−ＶＩＩＥ７
− ＶＣＥＱｓａｔとなシフ Ｖｐｃ −０，３５Ｖ−０，７Ｖ （Ｖｃｃ −（３，
７Ｖ−０，ＩＶであるので一段の差動増幅器でも動作可
能である〇 一方、ランプＬ、あるいはＬ２が断線すると、トランジ
スタＱ１のベース電位が上昇し、基準電圧源Ｖｒｅｆ
の電位を越えるた°めこのトランジスタＱ、がオン状態
となり、トランジスタＱ。
はオフ状態となって差動増幅器の出力が反転する。これ
によって、トランジスタＱ９はオフ状態、Ｑ＋ｏはオン
状態、Ｑ７はオフ状態、Ｑｓはオン状態となシ、出力信
号ＯＵＴは］・イレペルとなる。従って、出力端子１１
と接地点ＧＮＤ間にランプあるいはブザー等の報知手段
を挿接することによってランプＬ、あるいはＬ２の断線
を報知できる０ 〔発明の効果〕 以上説明したようにこの発明によれば、抵抗Ｒ６と抵抗
Ｒ，，Ｒ，による抵抗分割によるレベルシフトを利用す
ることによシ次段の差動増幅器の構成を簡素化できるの
で、素子わの削減および低コスト化が実現できる断線検
出回路が得られる。
によって、トランジスタＱ９はオフ状態、Ｑ＋ｏはオン
状態、Ｑ７はオフ状態、Ｑｓはオン状態となシ、出力信
号ＯＵＴは］・イレペルとなる。従って、出力端子１１
と接地点ＧＮＤ間にランプあるいはブザー等の報知手段
を挿接することによってランプＬ、あるいはＬ２の断線
を報知できる０ 〔発明の効果〕 以上説明したようにこの発明によれば、抵抗Ｒ６と抵抗
Ｒ，，Ｒ，による抵抗分割によるレベルシフトを利用す
ることによシ次段の差動増幅器の構成を簡素化できるの
で、素子わの削減および低コスト化が実現できる断線検
出回路が得られる。
第１図は従来の断線検出回路を示す図、第２図はこの発
明の一実施例に係る断線検出回路を示す図である。 Ｖｃｃ・・・電源、ＧＮＤ・・・接地点、Ｒ８・・・第
１抵抗、ＬＩ ｙ Ｒ２・・・ランプ（被測定配線）、
■。 ・・・第１電流源、Ｑｌ 、Ｑ２・・・第１．第２差動
トランジスタ、Ｒ，、Ｊ・・・第２．第３抵抗、Ｒ３・
・・第４抵抗、Ｑ９ ＋ Ｑｌｏ ・”第３．第４差動
トランジスタ、Ｑ７・・・マルチコレクタトランジスタ
（定電流供給手段）、１２・・・第２電流源、Ｑ８・・
・出力トランジスタ。
明の一実施例に係る断線検出回路を示す図である。 Ｖｃｃ・・・電源、ＧＮＤ・・・接地点、Ｒ８・・・第
１抵抗、ＬＩ ｙ Ｒ２・・・ランプ（被測定配線）、
■。 ・・・第１電流源、Ｑｌ 、Ｑ２・・・第１．第２差動
トランジスタ、Ｒ，、Ｊ・・・第２．第３抵抗、Ｒ３・
・・第４抵抗、Ｑ９ ＋ Ｑｌｏ ・”第３．第４差動
トランジスタ、Ｑ７・・・マルチコレクタトランジスタ
（定電流供給手段）、１２・・・第２電流源、Ｑ８・・
・出力トランジスタ。
Claims (1)
- 電源と接地点間に直列接続される第１抵抗および被測定
配線と、エミッタが共通接続されて第１電流源に接続さ
れ一方のベースが上記第１抵抗と被測定配線との接続点
に、他方のベースが基準電圧源にそれぞれ接続される一
対の第１゜第２差動トランジスタと、上記第１．第２差
動トランジスタのコレクタにそれぞれ一端が接続される
第２．第３の抵抗と、これら第２．第３抵抗の他端と電
源間に接続される第４抵抗と、エミッタが共通接続され
上記第１．第２差動トランジスタのコレクタ電位が差動
入力信号として供給される一対の第３．第４差動トラン
ジスタと、これら第３．第４差動トランジスタのコレク
タに定電流を供給する定電流供給手段と、上記第３．第
４差動トランジスタの共通エミッタに接続される第２電
流源と、上記第３．第４差動トランジスタの内の一方の
コレクタから出力を得る出力トランジスタとを具備し、
前記被測定配線が断線しているか否かを検出することを
特徴とする断線検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108121A JPS6098A (ja) | 1983-06-16 | 1983-06-16 | 断線検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58108121A JPS6098A (ja) | 1983-06-16 | 1983-06-16 | 断線検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6098A true JPS6098A (ja) | 1985-01-05 |
Family
ID=14476452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58108121A Pending JPS6098A (ja) | 1983-06-16 | 1983-06-16 | 断線検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6098A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5135239A (en) * | 1988-10-27 | 1992-08-04 | Sanshin Kogyo Kabushiki Kaisha | Seal member for outboard cowling |
-
1983
- 1983-06-16 JP JP58108121A patent/JPS6098A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5135239A (en) * | 1988-10-27 | 1992-08-04 | Sanshin Kogyo Kabushiki Kaisha | Seal member for outboard cowling |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPH03119812A (ja) | 電流検出回路 | |
| US4140977A (en) | Signal translation circuits | |
| JPS6098A (ja) | 断線検出回路 | |
| JPH03788B2 (ja) | ||
| JPH04135307A (ja) | 折れ線特性回路 | |
| JPH0575418A (ja) | 過電流検出回路 | |
| JP2597317Y2 (ja) | 基準電源回路 | |
| JPH0230786Y2 (ja) | ||
| JPS5831090Y2 (ja) | 電圧検出回路 | |
| JPS6126848B2 (ja) | ||
| JPS6317016Y2 (ja) | ||
| JPS6033717A (ja) | カレントミラ−回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPH0815259B2 (ja) | ３値論理回路 | |
| JPS5940674Y2 (ja) | 電圧−絶対値電流変換回路 | |
| JPS6036896Y2 (ja) | 電力増幅回路 | |
| JPS62104304A (ja) | 保護回路 | |
| JPH0292093A (ja) | 加入者回路 | |
| JPS5827437A (ja) | ３状態出力回路 | |
| JPS6034284B2 (ja) | 増幅回路 | |
| JPS61126694A (ja) | サンプルホ−ルド回路用スイツチ回路 | |
| JPH04225618A (ja) | 比較回路 | |
| JPH05288781A (ja) | 電圧検出回路 | |
| JPH05129852A (ja) | 差動増幅回路 |