JPS609997Y2 - Connection structure between data processing device and memory cassette - Google Patents

Connection structure between data processing device and memory cassette

Info

Publication number
JPS609997Y2
JPS609997Y2 JP9142179U JP9142179U JPS609997Y2 JP S609997 Y2 JPS609997 Y2 JP S609997Y2 JP 9142179 U JP9142179 U JP 9142179U JP 9142179 U JP9142179 U JP 9142179U JP S609997 Y2 JPS609997 Y2 JP S609997Y2
Authority
JP
Japan
Prior art keywords
power supply
memory cassette
data processing
processing device
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9142179U
Other languages
Japanese (ja)
Other versions
JPS569139U (en
Inventor
晴美 中野
裕彦 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP9142179U priority Critical patent/JPS609997Y2/en
Publication of JPS569139U publication Critical patent/JPS569139U/ja
Application granted granted Critical
Publication of JPS609997Y2 publication Critical patent/JPS609997Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Static Random-Access Memory (AREA)

Description

【考案の詳細な説明】 この考案は、データ処理装置の複数個の接点と、この複
数個の接点に対応してメモリカセットに設けられた接続
端子とを接続することによりデータの授受及び電力供給
を行なうデータ処理装置とメモリカセットの接続構造に
関する。
[Detailed description of the invention] This invention enables data exchange and power supply by connecting multiple contacts of a data processing device and connection terminals provided on a memory cassette corresponding to these multiple contacts. The present invention relates to a connection structure between a data processing device and a memory cassette.

一般にパーソナルコンピュータと称される小型電子計算
機では、計算機内部のメモリに記憶されているプログラ
ム及びデータを処理して各種演算を行なっており、前記
メモリの容量拡大のために外部メモリとしてフロッピー
ディスクあるいはカセット磁気テープ等を備えている。
A small electronic computer, generally called a personal computer, performs various calculations by processing programs and data stored in the computer's internal memory.In order to expand the memory capacity, floppy disks or cassettes are used as external memory. Equipped with magnetic tape, etc.

しかしながらこの種外部メモリに記憶されているプログ
ラムを実行するには、例えばフロッピーディスクをセッ
トした後、小型電子計算機内部のメモリヘー担プログラ
ムをロードしてから実行しなければならず、また、作成
したプログラムを保存する際にはフロッピーディスクヘ
スドアするという作業が必要で、時間と手間がかかると
いう欠点を有している。
However, in order to run a program stored in this kind of external memory, it is necessary to load the program into the memory inside the small computer after inserting a floppy disk, for example, and then execute the program that has been created. When saving a file, it is necessary to transfer it to a floppy disk, which has the disadvantage of being time-consuming and labor-intensive.

そこで、内部メモリ自体をカセット化し、交換可能とす
ることによりメモリ容量の拡大を計ったものが考えられ
ている。
Therefore, attempts have been made to expand the memory capacity by making the internal memory itself a cassette and making it replaceable.

これによれば、メモリカセットを装着することによりロ
ードの操作なしでプログラムの実行が可能であり、スト
アの操作なしでメモリカセットを取りはずせばそのまま
保存できる。
According to this, a program can be executed without a load operation by installing a memory cassette, and can be stored as is by removing the memory cassette without a store operation.

すなわち、このメモリカセットは、ユーザ用RAMが所
定容量毎にパッケージ化されたもので、小型電子計算機
に着脱自在に装着されるものである。
That is, this memory cassette is a package of user RAM of a predetermined capacity, and is detachably installed in a small computer.

そして、このメモリカセットには電池が内蔵され、前記
RAMに記憶された内容が破壊されないように常時バッ
クアップ電圧が印加されている。
This memory cassette has a built-in battery, and a backup voltage is constantly applied to the memory cassette so that the contents stored in the RAM are not destroyed.

ところで、メモリカセットを小型電子計算機に装着して
使用中には、小型電子計算機に備えられた電源から電源
ラインを介して電力が供給され、メモリカセット使用時
における電池の消費が節減されるようになっている。
By the way, when a memory cassette is attached to a small computer and is being used, power is supplied from the power supply provided in the small computer via the power line, reducing battery consumption when using the memory cassette. It has become.

しかし、メモリカセットを小型電子計算機に装着する際
、メモリカセットに備えられた接続端子が完全に接続さ
れる前に電力の供給を電池から計算機の電源へと切り替
えると、信号ラインにノイズが発生し、このノイズのた
めRAMに記憶された記憶内容が破壊されてしまう恐れ
がある。
However, when installing a memory cassette into a small computer, if the power supply is switched from the battery to the computer's power supply before the connection terminals on the memory cassette are fully connected, noise will occur in the signal line. , there is a risk that the memory contents stored in the RAM may be destroyed due to this noise.

このため、接続端子が完全に接続されてから電源ライン
を介して前記電源をRAMに接続しなければならない。
Therefore, the power source must be connected to the RAM via the power line after the connection terminals are completely connected.

また、電源ラインが完全に接続されているときに他の信
号端子の接続が不良となると、間違ったデータが授受さ
れてしまうことがある。
Furthermore, if the connection of other signal terminals becomes defective when the power supply line is completely connected, incorrect data may be exchanged.

この考案は前記事情に基づいてなされたもので、その目
的とするところは、メモリカセットに備えられた接続端
子が小型電子計算機などのデータ処理装置に完全に接続
されてからデータ処理装置の電源部から電源ラインを介
して前記メモリに対して電力を供給し得、ノイズや誤っ
たデータが授受されることのないようにしたデータ処理
装置とメモリカセットの接続構造を提供することである
This idea was made based on the above-mentioned circumstances, and its purpose is to connect the connection terminals provided on the memory cassette to a data processing device such as a small computer, and then connect the power supply to the data processing device. An object of the present invention is to provide a connection structure between a data processing device and a memory cassette, which can supply power to the memory via a power supply line and prevent noise and erroneous data from being exchanged.

以下、この考案の一実施例につき第1図および第2図に
基づいて説明する。
An embodiment of this invention will be described below with reference to FIGS. 1 and 2.

第1図はメモリカセットの外観図を示したもので、メモ
リカセット1の一端側にはメモリカセット側の接続部と
して平板状の基板2が突き出されており、この基板2上
に複数の接続端子群3が並設されている。
FIG. 1 shows an external view of the memory cassette. A flat board 2 is protruded from one end of the memory cassette 1 as a connection part on the memory cassette side, and a plurality of connection terminals are provided on this board 2. Group 3 is arranged in parallel.

この接続端子群3の円外側に位置した接続端子は電源接
続端子4となっている。
The connection terminals located outside the circle of this connection terminal group 3 are power supply connection terminals 4.

そして、接続端子3および電源接続端子4よりもかなり
短かい長さ、たとえば1/3の長さに形成された電源接
続端子5が、接続端子群3中に等間隔に3箇所設けられ
ている。
Power supply connection terminals 5, which are formed to have a considerably shorter length, for example, 1/3 of the length of the connection terminals 3 and power supply connection terminals 4, are provided at three equal intervals in the connection terminal group 3. .

そして、前記基板2は小型電子計算機の雌型接合部(図
示されていない)に備えられている接続端子に接合され
るもので、接続端子3および電源接続端子4が確実ない
し安定した状態で接合されたとき電源接続端子5が接合
されるようになっている。
The board 2 is connected to a connecting terminal provided in a female joint (not shown) of a small computer, and the connecting terminal 3 and the power supply connecting terminal 4 are connected securely or stably. When this happens, the power supply connection terminal 5 is connected.

第2図は、小型電子計算機6の雌型接合部にメモリカセ
ット1の基板2を差し込んで、これらを電気的に接合し
た状態を示したものである。
FIG. 2 shows a state in which the board 2 of the memory cassette 1 is inserted into the female joint of the small computer 6, and these are electrically connected.

そして、第2図において、これら接続線上に付された丸
印は、各端子同士が接合された時の接点を示し、第2図
中、最上位、最下位にある接点7,8は電源接続端子4
に対応し、接点9,10.11は電源接続端子5に対応
し、さらに接点12,13、・・・・・・n−1,nは
接続端子3と対応しているものである。
In Fig. 2, the circles marked on these connection lines indicate the contact points when the terminals are connected to each other, and the contacts 7 and 8 at the top and bottom in Fig. 2 are power supply connections. terminal 4
The contacts 9, 10, 11 correspond to the power supply connection terminal 5, and the contacts 12, 13, . . . n-1, n correspond to the connection terminal 3.

しかして、小型電子計算機6側において、中央処理装置
(CPU) 14は電源15から電源電圧が電源パス
ラインaを介して印加されることにより駆動される。
Thus, on the side of the small electronic computer 6, the central processing unit (CPU) 14 is driven by the power supply voltage applied from the power supply 15 via the power supply path line a.

また、CPU 14は読み出し/書き込み信号、データ
アドレス等をパスラインB2を介して入・出力装置など
を含む周辺装置16に与え、周辺装置16との間におい
てデータの授受を行う。
Further, the CPU 14 provides read/write signals, data addresses, etc. to the peripheral device 16 including input/output devices through the path line B2, and exchanges data with the peripheral device 16.

また、前記電源15からの“Hi gh ”レベル電位
は電源ライン11を介して接点7に、また接地電位は電
源ライン1゜を介して接点nに与えられる。
Further, the "High" level potential from the power source 15 is applied to the contact 7 via the power line 11, and the ground potential is applied to the contact n via the power line 1.

また、接点8,9は電源ライン13を介し、接点10.
11は電源ライン1.を介してそれぞれ接続されている
Further, the contacts 8 and 9 are connected via the power line 13 to the contacts 10 .
11 is the power line 1. are connected to each other via.

前記cpu14からの読み出し/書き込み信号、アドレ
ス指定信号、データ信号等は、対応する各接点12,1
3・・・・・・n−1に与えられる。
Read/write signals, address designation signals, data signals, etc. from the CPU 14 are transmitted through the corresponding contacts 12, 1.
3...Given to n-1.

一方、メモリカセット側において、前記接点7に与えら
れる電位は電源ラインm1を介して接点8に与えられる
On the other hand, on the memory cassette side, the potential applied to the contact 7 is applied to the contact 8 via the power supply line m1.

また、前記接点9に与えられる電位は電源ラインm2を
介して接点10に与えられ、接点11に与えられる電位
は順方向のダイオード15を介してRAM15に与えら
れると共に降圧抵抗Rを介して二次電池17の正極側に
与えられている。
Further, the potential applied to the contact 9 is applied to the contact 10 via the power supply line m2, and the potential applied to the contact 11 is applied to the RAM 15 via the diode 15 in the forward direction and to the secondary voltage via the step-down resistor R. It is applied to the positive electrode side of the battery 17.

すなわち、電源15からの電位は各接点?、 8.9.
10. 11と対応した電源接続端子4,5を直列に
介してRAM16に与えられることになる。
In other words, is the potential from the power source 15 at each contact? , 8.9.
10. It is applied to the RAM 16 via the power supply connection terminals 4 and 5 corresponding to 11 in series.

前記二次電池17はRAM16の記憶内容が破壊されな
いように保護するためのものであり、この電池電圧はR
AM16に対してバックアップ電圧として印加されてい
る。
The secondary battery 17 is for protecting the memory contents of the RAM 16 from being destroyed, and the battery voltage is R.
It is applied as a backup voltage to AM16.

すなわち、この二次電池17の負極側はRAM15の一
方の端子に、また正極側は前記降圧抵抗Rに並列接続さ
れた順方向のダイオード18を介してRAM16の他方
の端子にそれぞれ接続されている。
That is, the negative electrode side of this secondary battery 17 is connected to one terminal of the RAM 15, and the positive electrode side is connected to the other terminal of the RAM 16 via a forward diode 18 connected in parallel to the step-down resistor R. .

また、前記接点12.13・・・・、・・n−1から入
力されるアドレス指定信号、読み出し/書き込み信号、
あるいはデータ信号はRAM16に与えられる。
Further, an address designation signal, a read/write signal input from the contacts 12, 13, . . . , n-1,
Alternatively, the data signal is applied to RAM 16.

なお、RAM16にはユーザが使用するためのデータが
記憶されており、RAM16から読み出されたデータは
スリーステートバッファ19、接点12. 13.・・
・・・・n−1を介してcrtr14に与えられる。
Note that the RAM 16 stores data for use by the user, and the data read from the RAM 16 is sent to the three-state buffer 19, the contacts 12 . 13.・・・
...Given to crtr14 via n-1.

前記スリーステートバッファ19は前記接点11から電
位が与えられ、この電位が所定のレベルとなると入力信
号を通すが、それ以外のときには接点12.13・・・
・・・n−1とRAM16間を遮断する役目をなしてい
る。
The three-state buffer 19 is given a potential from the contact 11, and when this potential reaches a predetermined level, it passes the input signal, but otherwise it passes the input signal through the contacts 12, 13, . . .
. . . serves to isolate between n-1 and the RAM 16.

次に、前述したメモリカセットの接続装置の動作につい
て説明する。
Next, the operation of the memory cassette connecting device described above will be explained.

いま、小型電子計算機6に備えられた電源がオンされた
状態において、小型電子計算機6の雌型接合部にメモリ
カセット1の基板2を挿し込む。
Now, with the power provided in the small computer 6 turned on, the board 2 of the memory cassette 1 is inserted into the female joint of the small computer 6.

すると、各接続端子3と電源接続端子4とが2n程度接
合されるので、電源15からの電位は電源ライン1□、
接点7、電源ラインm□、接点8、電源ライン13を介
して接点9に与えられる。
Then, each connection terminal 3 and the power supply connection terminal 4 are connected by about 2n, so the potential from the power supply 15 is connected to the power supply line 1□,
It is applied to the contact 9 via the contact 7, the power line m□, the contact 8, and the power line 13.

このとき、電源接続端子5は前記雌型接合部に接続され
ていないので、RAM16には二次電池17からバック
アップ電圧が供給され続ける。
At this time, since the power supply connection terminal 5 is not connected to the female joint, backup voltage continues to be supplied to the RAM 16 from the secondary battery 17.

そして、各接続端子3および電源接続端子4が確実ない
し安定した状態で接合された後、電源接続端子5が雌型
接合部に接合される。
Then, after each connection terminal 3 and power supply connection terminal 4 are joined in a reliable or stable state, power supply connection terminal 5 is joined to the female joint portion.

すると、接点9に与えられた電位は電源ラインm2、接
点10、電源ライン12、接点11および順方向のダイ
オード18を介してRAM15にバックアップ電圧とし
て与えられ、前記二次電池17からRAM16に与えら
れていたバックアップ電圧の供給が停止する。
Then, the potential applied to the contact 9 is applied as a backup voltage to the RAM 15 via the power line m2, the contact 10, the power line 12, the contact 11 and the forward diode 18, and is applied from the secondary battery 17 to the RAM 16. The supply of backup voltage that was being used will stop.

これと同時に、接点11からのWはスリーステートバッ
ファ19に与えられ、各接点12t 13t −−−
−−−n−1とRAM15との間が導通され、CPU1
4とRAM16との間で信号の授受が行なわれる。
At the same time, W from the contact 11 is given to the three-state buffer 19, and each contact 12t 13t ---
---N-1 and RAM15 are electrically connected, and CPU1
Signals are exchanged between RAM 16 and RAM 16.

他方、電源15がオンされた状態において雌型接合部か
ら基板2を取り外すと、電源15からRAM15に与え
られていたバックアップ電圧の供給が停止すると共に、
二次電池17からバックアップ電圧が供給されることに
なる。
On the other hand, when the board 2 is removed from the female joint with the power supply 15 turned on, the supply of backup voltage from the power supply 15 to the RAM 15 is stopped, and
Backup voltage will be supplied from the secondary battery 17.

これと同時にスリーステートバッファ19に与えられて
いた電位がハイインピーダンスとなり、各接点12゜1
3、・・・・・・n−1とRAM16との間が遮断され
る。
At the same time, the potential applied to the three-state buffer 19 becomes high impedance, and each contact 12°1
3, . . . n-1 and the RAM 16 are cut off.

以上詳述した様に、本実施例によればCPU 14とメ
モリカセット1内のRAM15を接続する電源接続部を
一箇所とせずに複数箇所設け、電源ラインがそのすべて
を直列に介するようにしたから、そのうち1箇所でも接
触が不良のときは電源がRAM16に供給されず、すべ
てが確実に接続されていなければデータの授受が行なわ
れないので、ノイズや誤ったデータが授受されることを
防止できる。
As described in detail above, according to this embodiment, the power supply connection section for connecting the CPU 14 and the RAM 15 in the memory cassette 1 is provided not at one location but at multiple locations, and the power supply line runs through all of them in series. Therefore, if even one of the connections is bad, power will not be supplied to the RAM 16, and data will not be exchanged unless everything is securely connected, which prevents noise and incorrect data from being exchanged. can.

なお、前記実施例においては、電源接続端子のうち一部
を他よりも短かく設定したが、これは全て同一長さでも
差支えない。
In the above embodiment, some of the power supply connection terminals are set shorter than others, but they may all have the same length.

また、前記実施例においては、電源接続端子の数を5個
としたが、この数は限定されるものでなく、3個以上す
なわち3+2rI(n=0,1,2・・・)備わってい
れば良い。
Further, in the above embodiment, the number of power supply connection terminals is five, but this number is not limited, and three or more, that is, 3+2rI (n=0, 1, 2...) may be provided. Good.

また、前記実施例においては、この考案を小型電子計算
機に適用した場合について説明したが、この考案は前記
実施例に限定されることなく、他のデータ処理装置、た
とえば電子レジスタなどに適用することができる。
Furthermore, in the above embodiment, the case where this invention is applied to a small electronic computer has been explained, but this invention is not limited to the above embodiment, and can be applied to other data processing devices, such as electronic registers. I can do it.

この考案は、以上詳細に説明したように、データ処理装
置の電源部からメモリカセットの内部回路に電力を供給
するためデータ処理装置に少なくとも3個以上の電源用
接点を互いに間隔を存して設けると共に、この3個以上
の電源用接点に対応して同数の電源用接続端子をメモリ
カセットに設け、前記電源用接点のうち前記電源部から
電力が供給される第1の接点に対応する第1の接続端子
をメモリカセット内で第2の接続端子に直接配線し、こ
の第2の接続端子に対応する第2の接点をデータ処理装
置内で第3の接点に直接配線し、この第3の接点に対応
する第3の接続端子からメモリカセットの内部に電力を
供給するように配線したから、3個以上の電源用接点お
よび接続端子に対応する各電源接続部の全てが接続され
ない限り、換言すれば、1個所でも接続不良が生じてい
れば、電力供給およびデータの授受が行なわれず、その
結果、データの授受を確実に行うことができるという効
果を有する。
As explained in detail above, this invention provides a data processing device with at least three power contacts spaced apart from each other in order to supply power from the power supply section of the data processing device to the internal circuitry of the memory cassette. In addition, the same number of power supply connection terminals are provided on the memory cassette corresponding to the three or more power supply contacts, and a first contact terminal corresponding to a first contact to which power is supplied from the power supply part among the power supply contacts is provided on the memory cassette. A connecting terminal is directly wired to a second connecting terminal in the memory cassette, a second contact corresponding to this second connecting terminal is directly wired to a third contact in the data processing device, and Since the wiring is done so that power is supplied to the inside of the memory cassette from the third connection terminal corresponding to the contact, unless all of the power supply connections corresponding to three or more power contacts and connection terminals are connected, in other words This has the effect that if a connection failure occurs at even one location, power supply and data exchange will not be performed, and as a result, data can be reliably exchanged.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第2図はこの考案のメモリカセットの接続
構造の一実施例を示し、第1図は同実施例のメモリカセ
ットの外観図、第2図は同実施例の小型電子計算機にメ
モリカセットを接続した状態の回路構成図である。 1・・・・・・メモリカセット、3・・・・・・接続端
子群、4.5・・・・・・電源接続端子、15・・・・
・・電源、16・・・・・・RAM、 1□、 13.
14. ml、 m2−−−−−−電源ライン。
1 and 2 show an embodiment of the memory cassette connection structure of this invention, FIG. 1 is an external view of the memory cassette of the same embodiment, and FIG. FIG. 3 is a circuit configuration diagram with a cassette connected. 1...Memory cassette, 3...Connection terminal group, 4.5...Power connection terminal, 15...
...Power supply, 16...RAM, 1□, 13.
14. ml, m2------Power line.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] データ処理装置の複数個の接点と、この複数個の接点に
対応してメモリカセットに設けられた接続端子とを接続
することによりデータの授受及び電力供給を行なうデー
タ処理装置とメモリカセットの接続構造において、前記
データ処理装置の電源部から前記メモリカセットの内部
回路に電力を供給するため前記データ処理装置に少なく
とも3個以上の電源用接点を互いに間隔を存して設ける
と共に、この3個以上の電源用接点に対応して同数の電
源用接続端子を前記メモリカセットに設け、前記電源用
接点のうち前記電源部から電力が供給される第1の電源
用接点に対応する前記メモリカセットの第1の電源用接
続端子を前記メモリカセット内で第2の電源用接続端子
に直接配線し、この第2の電源用接続端子に対応する前
記データ処理装置の第2の電源用接点を前記データ処理
装置内で第3の電源用接点に直接配線し、この第3の電
源用接点に対応する前記メモリカセットの第3の電源用
接続端子から前記メモリカセットの内部回路に電力を供
給するように配線して成るデータ処理装置とメモリカセ
ットの接続構造。
A connection structure between a data processing device and a memory cassette in which data is exchanged and power is supplied by connecting multiple contacts of the data processing device and connection terminals provided on the memory cassette corresponding to the multiple contacts. In order to supply power from the power supply unit of the data processing device to the internal circuit of the memory cassette, the data processing device is provided with at least three power contacts spaced apart from each other, and the three or more power contacts The same number of power supply connection terminals are provided on the memory cassette corresponding to the power supply contacts, and a first power supply contact terminal of the memory cassette corresponding to a first power supply contact to which power is supplied from the power supply part among the power supply contacts A power supply connection terminal of the data processing device is directly wired to a second power supply connection terminal within the memory cassette, and a second power supply contact of the data processing device corresponding to the second power supply connection terminal is connected to the data processing device. Wired directly to a third power supply contact within the memory cassette, and wired so that power is supplied to the internal circuit of the memory cassette from a third power supply connection terminal of the memory cassette corresponding to the third power supply contact. A connection structure between a data processing device and a memory cassette.
JP9142179U 1979-07-03 1979-07-03 Connection structure between data processing device and memory cassette Expired JPS609997Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9142179U JPS609997Y2 (en) 1979-07-03 1979-07-03 Connection structure between data processing device and memory cassette

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9142179U JPS609997Y2 (en) 1979-07-03 1979-07-03 Connection structure between data processing device and memory cassette

Publications (2)

Publication Number Publication Date
JPS569139U JPS569139U (en) 1981-01-26
JPS609997Y2 true JPS609997Y2 (en) 1985-04-06

Family

ID=29324485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9142179U Expired JPS609997Y2 (en) 1979-07-03 1979-07-03 Connection structure between data processing device and memory cassette

Country Status (1)

Country Link
JP (1) JPS609997Y2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4607351A (en) * 1985-01-14 1986-08-19 International Business Machine Corp. Cartridge memory protection
JPS61258628A (en) * 1985-05-07 1986-11-17 富士通株式会社 Power source control system for electronic apparatus
JPH0690872B2 (en) * 1986-08-18 1994-11-14 東京電気株式会社 Memory card device

Also Published As

Publication number Publication date
JPS569139U (en) 1981-01-26

Similar Documents

Publication Publication Date Title
JPS60144154U (en) portable computer
JPS5987842A (en) Socket for integrated circuit/large scale integrated circuit
JP2585683B2 (en) IC card and device using IC card
JPH01271856A (en) Battery back-up memory
JPS6010336U (en) Interface circuit device
JPS6255233B2 (en)
JPS5898889A (en) writing device
JPS63136234A (en) Check sum calculation system
JPS60104949U (en) computer memory cartridge
JPS58204377A (en) Method for detecting contact failure of connector
JPS63189931A (en) portable electronic equipment
JPS58150161U (en) Card type data processing device
JPH0562455A (en) Ic memory card
JPS5846177U (en) Pseudo failure package
JPS59134958U (en) Simple failure recorder
JPS5984642U (en) Data content protection circuit for semiconductor memory
JPS59116998A (en) Main storage failure detection method
JPS6358519A (en) Connector device
JPS59107800U (en) Computer system function check device
JPS6025345U (en) memory backup circuit
JPS58113193U (en) display device
JPS62147026U (en)
JPS59145238U (en) charger
JPS59130300U (en) Semiconductor memory data content protection device
JPS59138778U (en) Multi-core wire connection correctness and wire number determination device