JPS609997Y2 - デ−タ処理装置とメモリカセットの接続構造 - Google Patents

Description

【考案の詳細な説明】 この考案は、データ処理装置の複数個の接点と、この複
数個の接点に対応してメモリカセットに設けられた接続
端子とを接続することによりデータの授受及び電力供給
を行なうデータ処理装置とメモリカセットの接続構造に
関する。

一般にパーソナルコンピュータと称される小型電子計算
機では、計算機内部のメモリに記憶されているプログラ
ム及びデータを処理して各種演算を行なっており、前記
メモリの容量拡大のために外部メモリとしてフロッピー
ディスクあるいはカセット磁気テープ等を備えている。

しかしながらこの種外部メモリに記憶されているプログ
ラムを実行するには、例えばフロッピーディスクをセッ
トした後、小型電子計算機内部のメモリヘー担プログラ
ムをロードしてから実行しなければならず、また、作成
したプログラムを保存する際にはフロッピーディスクヘ
スドアするという作業が必要で、時間と手間がかかると
いう欠点を有している。

そこで、内部メモリ自体をカセット化し、交換可能とす
ることによりメモリ容量の拡大を計ったものが考えられ
ている。

これによれば、メモリカセットを装着することによりロ
ードの操作なしでプログラムの実行が可能であり、スト
アの操作なしでメモリカセットを取りはずせばそのまま
保存できる。

すなわち、このメモリカセットは、ユーザ用ＲＡＭが所
定容量毎にパッケージ化されたもので、小型電子計算機
に着脱自在に装着されるものである。

そして、このメモリカセットには電池が内蔵され、前記
ＲＡＭに記憶された内容が破壊されないように常時バッ
クアップ電圧が印加されている。

ところで、メモリカセットを小型電子計算機に装着して
使用中には、小型電子計算機に備えられた電源から電源
ラインを介して電力が供給され、メモリカセット使用時
における電池の消費が節減されるようになっている。

しかし、メモリカセットを小型電子計算機に装着する際
、メモリカセットに備えられた接続端子が完全に接続さ
れる前に電力の供給を電池から計算機の電源へと切り替
えると、信号ラインにノイズが発生し、このノイズのた
めＲＡＭに記憶された記憶内容が破壊されてしまう恐れ
がある。

このため、接続端子が完全に接続されてから電源ライン
を介して前記電源をＲＡＭに接続しなければならない。

また、電源ラインが完全に接続されているときに他の信
号端子の接続が不良となると、間違ったデータが授受さ
れてしまうことがある。

この考案は前記事情に基づいてなされたもので、その目
的とするところは、メモリカセットに備えられた接続端
子が小型電子計算機などのデータ処理装置に完全に接続
されてからデータ処理装置の電源部から電源ラインを介
して前記メモリに対して電力を供給し得、ノイズや誤っ
たデータが授受されることのないようにしたデータ処理
装置とメモリカセットの接続構造を提供することである
。

以下、この考案の一実施例につき第１図および第２図に
基づいて説明する。

第１図はメモリカセットの外観図を示したもので、メモ
リカセット１の一端側にはメモリカセット側の接続部と
して平板状の基板２が突き出されており、この基板２上
に複数の接続端子群３が並設されている。

この接続端子群３の円外側に位置した接続端子は電源接
続端子４となっている。

そして、接続端子３および電源接続端子４よりもかなり
短かい長さ、たとえば１／３の長さに形成された電源接
続端子５が、接続端子群３中に等間隔に３箇所設けられ
ている。

そして、前記基板２は小型電子計算機の雌型接合部（図
示されていない）に備えられている接続端子に接合され
るもので、接続端子３および電源接続端子４が確実ない
し安定した状態で接合されたとき電源接続端子５が接合
されるようになっている。

第２図は、小型電子計算機６の雌型接合部にメモリカセ
ット１の基板２を差し込んで、これらを電気的に接合し
た状態を示したものである。

そして、第２図において、これら接続線上に付された丸
印は、各端子同士が接合された時の接点を示し、第２図
中、最上位、最下位にある接点７，８は電源接続端子４
に対応し、接点９，１０．１１は電源接続端子５に対応
し、さらに接点１２，１３、・・・・・・ｎ−１，ｎは
接続端子３と対応しているものである。

しかして、小型電子計算機６側において、中央処理装置
（ＣＰＵ） １４は電源１５から電源電圧が電源パス
ラインａを介して印加されることにより駆動される。

また、ＣＰＵ １４は読み出し／書き込み信号、データ
アドレス等をパスラインＢ２を介して入・出力装置など
を含む周辺装置１６に与え、周辺装置１６との間におい
てデータの授受を行う。

また、前記電源１５からの“Ｈｉ ｇｈ ”レベル電位
は電源ライン１１を介して接点７に、また接地電位は電
源ライン１゜を介して接点ｎに与えられる。

また、接点８，９は電源ライン１３を介し、接点１０．
１１は電源ライン１．を介してそれぞれ接続されている
。

前記ｃｐｕ１４からの読み出し／書き込み信号、アドレ
ス指定信号、データ信号等は、対応する各接点１２，１
３・・・・・・ｎ−１に与えられる。

一方、メモリカセット側において、前記接点７に与えら
れる電位は電源ラインｍ１を介して接点８に与えられる
。

また、前記接点９に与えられる電位は電源ラインｍ２を
介して接点１０に与えられ、接点１１に与えられる電位
は順方向のダイオード１５を介してＲＡＭ１５に与えら
れると共に降圧抵抗Ｒを介して二次電池１７の正極側に
与えられている。

すなわち、電源１５からの電位は各接点？、 ８．９．
１０． １１と対応した電源接続端子４，５を直列に
介してＲＡＭ１６に与えられることになる。

前記二次電池１７はＲＡＭ１６の記憶内容が破壊されな
いように保護するためのものであり、この電池電圧はＲ
ＡＭ１６に対してバックアップ電圧として印加されてい
る。

すなわち、この二次電池１７の負極側はＲＡＭ１５の一
方の端子に、また正極側は前記降圧抵抗Ｒに並列接続さ
れた順方向のダイオード１８を介してＲＡＭ１６の他方
の端子にそれぞれ接続されている。

また、前記接点１２．１３・・・・、・・ｎ−１から入
力されるアドレス指定信号、読み出し／書き込み信号、
あるいはデータ信号はＲＡＭ１６に与えられる。

なお、ＲＡＭ１６にはユーザが使用するためのデータが
記憶されており、ＲＡＭ１６から読み出されたデータは
スリーステートバッファ１９、接点１２． １３．・・
・・・・ｎ−１を介してｃｒｔｒ１４に与えられる。

前記スリーステートバッファ１９は前記接点１１から電
位が与えられ、この電位が所定のレベルとなると入力信
号を通すが、それ以外のときには接点１２．１３・・・
・・・ｎ−１とＲＡＭ１６間を遮断する役目をなしてい
る。

次に、前述したメモリカセットの接続装置の動作につい
て説明する。

いま、小型電子計算機６に備えられた電源がオンされた
状態において、小型電子計算機６の雌型接合部にメモリ
カセット１の基板２を挿し込む。

すると、各接続端子３と電源接続端子４とが２ｎ程度接
合されるので、電源１５からの電位は電源ライン１□、
接点７、電源ラインｍ□、接点８、電源ライン１３を介
して接点９に与えられる。

このとき、電源接続端子５は前記雌型接合部に接続され
ていないので、ＲＡＭ１６には二次電池１７からバック
アップ電圧が供給され続ける。

そして、各接続端子３および電源接続端子４が確実ない
し安定した状態で接合された後、電源接続端子５が雌型
接合部に接合される。

すると、接点９に与えられた電位は電源ラインｍ２、接
点１０、電源ライン１２、接点１１および順方向のダイ
オード１８を介してＲＡＭ１５にバックアップ電圧とし
て与えられ、前記二次電池１７からＲＡＭ１６に与えら
れていたバックアップ電圧の供給が停止する。

これと同時に、接点１１からのＷはスリーステートバッ
ファ１９に与えられ、各接点１２ｔ １３ｔ −−−
−−−ｎ−１とＲＡＭ１５との間が導通され、ＣＰＵ１
４とＲＡＭ１６との間で信号の授受が行なわれる。

他方、電源１５がオンされた状態において雌型接合部か
ら基板２を取り外すと、電源１５からＲＡＭ１５に与え
られていたバックアップ電圧の供給が停止すると共に、
二次電池１７からバックアップ電圧が供給されることに
なる。

これと同時にスリーステートバッファ１９に与えられて
いた電位がハイインピーダンスとなり、各接点１２゜１
３、・・・・・・ｎ−１とＲＡＭ１６との間が遮断され
る。

以上詳述した様に、本実施例によればＣＰＵ １４とメ
モリカセット１内のＲＡＭ１５を接続する電源接続部を
一箇所とせずに複数箇所設け、電源ラインがそのすべて
を直列に介するようにしたから、そのうち１箇所でも接
触が不良のときは電源がＲＡＭ１６に供給されず、すべ
てが確実に接続されていなければデータの授受が行なわ
れないので、ノイズや誤ったデータが授受されることを
防止できる。

なお、前記実施例においては、電源接続端子のうち一部
を他よりも短かく設定したが、これは全て同一長さでも
差支えない。

また、前記実施例においては、電源接続端子の数を５個
としたが、この数は限定されるものでなく、３個以上す
なわち３＋２ｒＩ（ｎ＝０，１，２・・・）備わってい
れば良い。

また、前記実施例においては、この考案を小型電子計算
機に適用した場合について説明したが、この考案は前記
実施例に限定されることなく、他のデータ処理装置、た
とえば電子レジスタなどに適用することができる。

この考案は、以上詳細に説明したように、データ処理装
置の電源部からメモリカセットの内部回路に電力を供給
するためデータ処理装置に少なくとも３個以上の電源用
接点を互いに間隔を存して設けると共に、この３個以上
の電源用接点に対応して同数の電源用接続端子をメモリ
カセットに設け、前記電源用接点のうち前記電源部から
電力が供給される第１の接点に対応する第１の接続端子
をメモリカセット内で第２の接続端子に直接配線し、こ
の第２の接続端子に対応する第２の接点をデータ処理装
置内で第３の接点に直接配線し、この第３の接点に対応
する第３の接続端子からメモリカセットの内部に電力を
供給するように配線したから、３個以上の電源用接点お
よび接続端子に対応する各電源接続部の全てが接続され
ない限り、換言すれば、１個所でも接続不良が生じてい
れば、電力供給およびデータの授受が行なわれず、その
結果、データの授受を確実に行うことができるという効
果を有する。

【図面の簡単な説明】

第１図および第２図はこの考案のメモリカセットの接続
構造の一実施例を示し、第１図は同実施例のメモリカセ
ットの外観図、第２図は同実施例の小型電子計算機にメ
モリカセットを接続した状態の回路構成図である。 １・・・・・・メモリカセット、３・・・・・・接続端
子群、４．５・・・・・・電源接続端子、１５・・・・
・・電源、１６・・・・・・ＲＡＭ、 １□、 １３．
１４． ｍｌ、 ｍ２−−−−−−電源ライン。

Claims (1)

【実用新案登録請求の範囲】
1. データ処理装置の複数個の接点と、この複数個の接点に
   対応してメモリカセットに設けられた接続端子とを接続
   することによりデータの授受及び電力供給を行なうデー
   タ処理装置とメモリカセットの接続構造において、前記
   データ処理装置の電源部から前記メモリカセットの内部
   回路に電力を供給するため前記データ処理装置に少なく
   とも３個以上の電源用接点を互いに間隔を存して設ける
   と共に、この３個以上の電源用接点に対応して同数の電
   源用接続端子を前記メモリカセットに設け、前記電源用
   接点のうち前記電源部から電力が供給される第１の電源
   用接点に対応する前記メモリカセットの第１の電源用接
   続端子を前記メモリカセット内で第２の電源用接続端子
   に直接配線し、この第２の電源用接続端子に対応する前
   記データ処理装置の第２の電源用接点を前記データ処理
   装置内で第３の電源用接点に直接配線し、この第３の電
   源用接点に対応する前記メモリカセットの第３の電源用
   接続端子から前記メモリカセットの内部回路に電力を供
   給するように配線して成るデータ処理装置とメモリカセ
   ットの接続構造。