JPS61102763A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS61102763A JPS61102763A JP22636684A JP22636684A JPS61102763A JP S61102763 A JPS61102763 A JP S61102763A JP 22636684 A JP22636684 A JP 22636684A JP 22636684 A JP22636684 A JP 22636684A JP S61102763 A JPS61102763 A JP S61102763A
- Authority
- JP
- Japan
- Prior art keywords
- signals
- shift register
- semiconductor integrated
- integrated circuit
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 230000000875 corresponding effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、少数の入出力端子（以下パッドと呼ぶ）を用
いて半導体集積回路内の多数の信号を観察することを可
能にした半導体集積回路に関するものである。
いて半導体集積回路内の多数の信号を観察することを可
能にした半導体集積回路に関するものである。
従来の技術
従来、この種の半導体集積回路は、例えば特開昭５７−
１７３９６１ 号公報に示されているように、第２図に
示すような構成であった。第２図において、１．２，３
，４，５，６，７．８は半導体集積回路内の一部の回路
、９，１０，１１．１２゜１３．１４，１５．１６は観
測を必要とする信号線、１７は多入力選択回路、１８，
１９．２０は前記選択回路１了を制御するパッド、そし
て２１は信号の観測用パッドである。半導体集積回路内
の２ｎ本の信号線を観測するための・くラドの数は（ｎ
＋１）本必要であった。
１７３９６１ 号公報に示されているように、第２図に
示すような構成であった。第２図において、１．２，３
，４，５，６，７．８は半導体集積回路内の一部の回路
、９，１０，１１．１２゜１３．１４，１５．１６は観
測を必要とする信号線、１７は多入力選択回路、１８，
１９．２０は前記選択回路１了を制御するパッド、そし
て２１は信号の観測用パッドである。半導体集積回路内
の２ｎ本の信号線を観測するための・くラドの数は（ｎ
＋１）本必要であった。
発明が解決しようとする問題点
このような従来の構成では、半導体集積回路内の観測し
たい信号の数が増えればパッドの数も増やさなければな
らなかった。これは使用可能なパッドの総数が決まって
いる半導体集積回路において、観測できる信号の数に大
きな制限を受けるという問題点があった。
たい信号の数が増えればパッドの数も増やさなければな
らなかった。これは使用可能なパッドの総数が決まって
いる半導体集積回路において、観測できる信号の数に大
きな制限を受けるという問題点があった。
本発明はこのような問題点を解決するもので、観測を必
要とする信号を多入力選択回路を通して出力することに
より、元の論理には影響を与えずに、半導体集積回路内
の多数の信号を観測することができる半導体集積回路を
提供することを目的とするものである。
要とする信号を多入力選択回路を通して出力することに
より、元の論理には影響を与えずに、半導体集積回路内
の多数の信号を観測することができる半導体集積回路を
提供することを目的とするものである。
問題点を解決するための手段
本発明は、多数の回路を内蔵した半導体集積回路におい
て、前記回路の信号を観測する観測用パッドと前記多数
の回路の信号を観測可能ならしめるための多入力選択回
路と前記選択回路を制御するシフトレジスタと前記シフ
トレジスタに信号を送信する転送りロックパッドと前記
シフトレジスタのデータ人カバノドを設けたものである
。
て、前記回路の信号を観測する観測用パッドと前記多数
の回路の信号を観測可能ならしめるための多入力選択回
路と前記選択回路を制御するシフトレジスタと前記シフ
トレジスタに信号を送信する転送りロックパッドと前記
シフトレジスタのデータ人カバノドを設けたものである
。
作用
この構成により、シフトレジスタのデータと１対１に対
応した半導体集積回路内の多数の信号をシフトレジスタ
に任意の信号を与えることによって少数端子で観測可能
となる。
応した半導体集積回路内の多数の信号をシフトレジスタ
に任意の信号を与えることによって少数端子で観測可能
となる。
実施例
第１図は本発明の一実施例による半導体集積回路の一部
を表わしたものであり、第１図においス２２．２３，２
４，２５，２６，２７，２８．２９は集積回路内の一部
の回路、３０，３１，３２゜３３．３４，３５，３６．
３７は観測を必要とする信号線、３８は多入力選択回路
、３９はシフトレジスタ、４ｏは前記／フトレジスタへ
のデータ人カバノド、４１は前記シフトレジスタに信号
を送信する転送りロックパッド、４２は信号の観測用パ
ッドである。転送りロック４１により、ｎビット長のシ
フトレジスタ３９は順次１ピツトずつデータ人カバノド
４ｏから信号を取り込む。シフトレジスタ３９は、１ビ
ツトＳＲ１がロウレベル（以下りと呼ぶ）、ＳＲ２がＬ
、、、、、ＳＲｎがＬのとき、信号線３ｏを入力とし
て選択し、ＳＲ１が・・イレペル（以下Ｈと呼ぶ）で、
ＳＲ２，・・、ＳＲｎがいずれもＬのとき信号線３１を
選択し、以下同様にＳＲ１゜ＳＲ２，・・・、ＳＲｎが
いずれもＨのとき信号線３７を選択し、それらの各信号
を観測用パッド４２に出力するように構成しておく。従
って、・シ、ド４゜に信号を与えることにより、各信号
線３０〜３７の任意の信号を選択してパッド４２で観測
することが可能である。
を表わしたものであり、第１図においス２２．２３，２
４，２５，２６，２７，２８．２９は集積回路内の一部
の回路、３０，３１，３２゜３３．３４，３５，３６．
３７は観測を必要とする信号線、３８は多入力選択回路
、３９はシフトレジスタ、４ｏは前記／フトレジスタへ
のデータ人カバノド、４１は前記シフトレジスタに信号
を送信する転送りロックパッド、４２は信号の観測用パ
ッドである。転送りロック４１により、ｎビット長のシ
フトレジスタ３９は順次１ピツトずつデータ人カバノド
４ｏから信号を取り込む。シフトレジスタ３９は、１ビ
ツトＳＲ１がロウレベル（以下りと呼ぶ）、ＳＲ２がＬ
、、、、、ＳＲｎがＬのとき、信号線３ｏを入力とし
て選択し、ＳＲ１が・・イレペル（以下Ｈと呼ぶ）で、
ＳＲ２，・・、ＳＲｎがいずれもＬのとき信号線３１を
選択し、以下同様にＳＲ１゜ＳＲ２，・・・、ＳＲｎが
いずれもＨのとき信号線３７を選択し、それらの各信号
を観測用パッド４２に出力するように構成しておく。従
って、・シ、ド４゜に信号を与えることにより、各信号
線３０〜３７の任意の信号を選択してパッド４２で観測
することが可能である。
発明の効果
以上のように、本発明によれば、元の論理をそこなわず
に、半導体集積回路に多入力選択回路と７フトレジスタ
を組み込んでおくだけで、半導体集積回路内の観測する
必要のある信号の数にかかわらず半導体集積回路の観測
するためのパッドの数を３個に限定できる。これは半導
体集積回路内の多数の回路が増大してきたとき、半導体
集積回路の機能回路部が占める面積に比べ僅かな面積の
シフトレジスタを半導体集積回路内に組み込むだけで、
元の回路面積にほとんど影響することなく半導体集積回
路内の信号を観測できるという効果が得られる。
に、半導体集積回路に多入力選択回路と７フトレジスタ
を組み込んでおくだけで、半導体集積回路内の観測する
必要のある信号の数にかかわらず半導体集積回路の観測
するためのパッドの数を３個に限定できる。これは半導
体集積回路内の多数の回路が増大してきたとき、半導体
集積回路の機能回路部が占める面積に比べ僅かな面積の
シフトレジスタを半導体集積回路内に組み込むだけで、
元の回路面積にほとんど影響することなく半導体集積回
路内の信号を観測できるという効果が得られる。
第１図は本発明の一実施例による半導体集積回路の一部
を示す構成図、第２図は従来の信号観測用回路を内蔵し
た半導体集積回路の一部を示す構成図である。 ２２〜２９・・・・・・半導体集積回路内の一部の回路
、３０〜３７・・・・・・半導体集積回路内の観測を必
要とする信号線、３８・・・・・・多入力選択回路、３
９・・・・・・シフトレジスタ、４０．４１・・・・・
・シフトレジスタを制御するためのパッド、４２・・・
・・・信号の観測用バッド。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第
１ 図 ２２？６ 第 ２ 図
を示す構成図、第２図は従来の信号観測用回路を内蔵し
た半導体集積回路の一部を示す構成図である。 ２２〜２９・・・・・・半導体集積回路内の一部の回路
、３０〜３７・・・・・・半導体集積回路内の観測を必
要とする信号線、３８・・・・・・多入力選択回路、３
９・・・・・・シフトレジスタ、４０．４１・・・・・
・シフトレジスタを制御するためのパッド、４２・・・
・・・信号の観測用バッド。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第
１ 図 ２２？６ 第 ２ 図
Claims (1)
- 多数の回路から任意の回路の信号を観測する観測用端
子と前記多数の回路の信号を選択するための選択回路と
前記選択回路を制御するシフトレジスタと前記シフトレ
ジスタを制御する入力端子とをそなえたことを特徴とす
る半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22636684A JPS61102763A (ja) | 1984-10-26 | 1984-10-26 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22636684A JPS61102763A (ja) | 1984-10-26 | 1984-10-26 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61102763A true JPS61102763A (ja) | 1986-05-21 |
Family
ID=16844014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22636684A Pending JPS61102763A (ja) | 1984-10-26 | 1984-10-26 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61102763A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6464249A (en) * | 1987-09-03 | 1989-03-10 | Nec Corp | Semiconductor integrated circuit |
| JPH01257363A (ja) * | 1988-04-07 | 1989-10-13 | Nec Corp | 半導体装置 |
-
1984
- 1984-10-26 JP JP22636684A patent/JPS61102763A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6464249A (en) * | 1987-09-03 | 1989-03-10 | Nec Corp | Semiconductor integrated circuit |
| JPH01257363A (ja) * | 1988-04-07 | 1989-10-13 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100303574B1 (ko) | 다중-포트 공용 메모리 인터페이스 및 관련 방법 | |
| JPS63100386A (ja) | 診断回路 | |
| US6696316B2 (en) | Integrated circuit (IC) package with a microcontroller having an n-bit bus and up to n-pins coupled to the microcontroller | |
| JPS61267148A (ja) | 記憶回路 | |
| US6640324B1 (en) | Boundary scan chain routing | |
| JPS61102763A (ja) | 半導体集積回路 | |
| US4538269A (en) | Programmable coding and decoding arrangement | |
| JP3909509B2 (ja) | シリアルインタフェース回路 | |
| JPH05134007A (ja) | 半導体集積論理回路 | |
| US6904062B1 (en) | Method and apparatus for efficient and flexible routing between multiple high bit-width endpoints | |
| JP2817517B2 (ja) | Ｌｓｉの配置配線システム | |
| JPH0234040A (ja) | パラレルシリアル変換回路 | |
| JPH07253872A (ja) | プロセッサの入出力回路 | |
| US5276439A (en) | Digital signal exchange equipment | |
| JPS6096928A (ja) | シリアルパラレル変換器 | |
| JPS6144342B2 (ja) | ||
| JPH04274547A (ja) | データ転送システム | |
| JPS58218230A (ja) | 遅延時間選定回路 | |
| JPS62140453A (ja) | 半導体集積回路装置 | |
| JP2005182530A (ja) | メモリインターフェース装置、およびメモリインターフェース制御方法 | |
| JPH1127260A (ja) | Ｉｓｄｎターミナルアダプタ用多機能汎用ポート | |
| JPS61193523A (ja) | 半導体論理集積装置 | |
| JPH11166958A (ja) | 半導体集積回路装置 | |
| JPH02277143A (ja) | 集積回路用テスト回路 | |
| JPH03158041A (ja) | データ多重転送方式 |