JPS61102777A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61102777A JPS61102777A JP59226357A JP22635784A JPS61102777A JP S61102777 A JPS61102777 A JP S61102777A JP 59226357 A JP59226357 A JP 59226357A JP 22635784 A JP22635784 A JP 22635784A JP S61102777 A JPS61102777 A JP S61102777A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- polycrystalline silicon
- silicon layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高周波特性の医れた半導体装置の製造方法に
関する。
関する。
従来例の構成とその問題点
バイポーラ型トランジスタ素子において、高周波特性に
影響するベース拡がり抵抗ｒｂｂ”ｋ低減させた構造と
して、エミッタ領域直下のベース濃度に対し、ベース電
極引出し部分を高濃度にした、いわゆる、クラフトベー
ス構造がある。
影響するベース拡がり抵抗ｒｂｂ”ｋ低減させた構造と
して、エミッタ領域直下のベース濃度に対し、ベース電
極引出し部分を高濃度にした、いわゆる、クラフトベー
ス構造がある。
第１図は、グラフトベースを備えたバイポーラ型トラン
ジスタ素子の代表的な従来例の断面図である。この素子
を、標準的な製造工程によって作る手順でのべると、Ｐ
型シリコン基板１の上にＮ型埋め込み層２を備えたＮ型
エビタキンヤル層３を形成し、Ｐ型分離拡散層４で素子
形成領域を分離する。次にグラフトベース層５を形成す
るために高濃度のボロンを拡散し、続いて活性ベース＋
ｍ６ｆ：形成するために低濃度のボロンを拡散させる０
さらにＮ型エミツタ層７、Ｎ型コレクタ層８を同時形成
後、配線電極層９を設け、加えて、表面絶縁膜１０を含
む全面に、表面安定化のための保護膜１１を順次形成す
る。ところがこのようにして、グラフトベース層５、活
性ベース層６を形成するには、２陣類のフォトマスクを
用いて、それぞれに独立したベース拡散工程が必要なた
め、ベース領域の形成における製造コスト上昇の問題が
ある。
ジスタ素子の代表的な従来例の断面図である。この素子
を、標準的な製造工程によって作る手順でのべると、Ｐ
型シリコン基板１の上にＮ型埋め込み層２を備えたＮ型
エビタキンヤル層３を形成し、Ｐ型分離拡散層４で素子
形成領域を分離する。次にグラフトベース層５を形成す
るために高濃度のボロンを拡散し、続いて活性ベース＋
ｍ６ｆ：形成するために低濃度のボロンを拡散させる０
さらにＮ型エミツタ層７、Ｎ型コレクタ層８を同時形成
後、配線電極層９を設け、加えて、表面絶縁膜１０を含
む全面に、表面安定化のための保護膜１１を順次形成す
る。ところがこのようにして、グラフトベース層５、活
性ベース層６を形成するには、２陣類のフォトマスクを
用いて、それぞれに独立したベース拡散工程が必要なた
め、ベース領域の形成における製造コスト上昇の問題が
ある。
またグラフトベース層５、活性ベース層ら、Ｎ型エミツ
タ層７の相互間のパターンずれが生じやすく、それによ
るエミッタ有効面積の減少に起因する電流増幅率ｈＦＥ
の低下などの問題もある。
タ層７の相互間のパターンずれが生じやすく、それによ
るエミッタ有効面積の減少に起因する電流増幅率ｈＦＥ
の低下などの問題もある。
発明の目的
本発明は、比較的筒車な製造工程の導入によって、構造
的にも安定なグラフトベーストランジスタを実現するこ
とができる半導体装置の製造方法を提供することにある
。
的にも安定なグラフトベーストランジスタを実現するこ
とができる半導体装置の製造方法を提供することにある
。
発明の構成
本発明は、半導体基板面上の一部に所定形状の多結晶シ
リコン層全形成する工程前記基板および前記多結晶シリ
コン層をおおって第一絶縁膜及び第二絶縁膜を順次形成
し、前記第二絶縁膜を前記多結晶７リコン層上で同形状
に開口後、この第二絶縁膜をマスクとして、前記第一絶
縁膜を前記多結晶７リコン層の周辺に前記基板表面が露
出する範囲まで蝕刻する工程、および前記第一絶縁膜の
開口部より第一導電型不純物を拡散する工程ケそなえた
半導体装置の製造方法であり、こｎにより、グラフトベ
ース領域形成の拡散工程が単一化され、パターンずれも
最小限に抑制される。
リコン層全形成する工程前記基板および前記多結晶シリ
コン層をおおって第一絶縁膜及び第二絶縁膜を順次形成
し、前記第二絶縁膜を前記多結晶７リコン層上で同形状
に開口後、この第二絶縁膜をマスクとして、前記第一絶
縁膜を前記多結晶７リコン層の周辺に前記基板表面が露
出する範囲まで蝕刻する工程、および前記第一絶縁膜の
開口部より第一導電型不純物を拡散する工程ケそなえた
半導体装置の製造方法であり、こｎにより、グラフトベ
ース領域形成の拡散工程が単一化され、パターンずれも
最小限に抑制される。
実施例の説明
まず、第２図ａのように、Ｐ型シリコン基板１の上にＮ
型この素子形成領域上に、多結晶シリコン膜を、周知の
化学的気相成長法により成長させ、フォトリングラフイ
ー技術を用いて、所定形状の多結晶シリコン層１２を形
成させる。続いて二酸化シリコン膜１０を、熱酸化法あ
るいは化学的気相成長法により形成し、さらに窒化シリ
コン膜１３全化学的気相成長法により形成する。なお、
この窒化／リコン膜１３は、耐久性のあるフォトマスク
で代用することもできる。
型この素子形成領域上に、多結晶シリコン膜を、周知の
化学的気相成長法により成長させ、フォトリングラフイ
ー技術を用いて、所定形状の多結晶シリコン層１２を形
成させる。続いて二酸化シリコン膜１０を、熱酸化法あ
るいは化学的気相成長法により形成し、さらに窒化シリ
コン膜１３全化学的気相成長法により形成する。なお、
この窒化／リコン膜１３は、耐久性のあるフォトマスク
で代用することもできる。
次に第２図すに示されるように、窒化シリコン膜１３を
、多結晶シリコン層１２と同形状に開口した後、ケミカ
ルエツチング法により二酸化シリコ７膜１０ｉ開口する
。なお二酸化ノリコン１゜の蝕刻開口部の大きさはクラ
フトベースの大きさを考慮して、多結晶シリコン層１２
の周辺の基板面が露出する範囲で適切に決定する。その
後、窒化シリコン膜１３を除去した後、イオン注入法。
、多結晶シリコン層１２と同形状に開口した後、ケミカ
ルエツチング法により二酸化シリコ７膜１０ｉ開口する
。なお二酸化ノリコン１゜の蝕刻開口部の大きさはクラ
フトベースの大きさを考慮して、多結晶シリコン層１２
の周辺の基板面が露出する範囲で適切に決定する。その
後、窒化シリコン膜１３を除去した後、イオン注入法。
熱拡散法等によりボロンを拡散することにより、第２図
Ｃのような活性ベース層６ａ、グラフトベース層６ａｆ
同時に形成する。この場合、ボロンの拡散条件は、多結
晶シリコン層の厚さを考慮して決定する。また、この過
程で、エピタキシャル層３の表面および多結晶シリコン
層１２の表面の酸化も進行する。
Ｃのような活性ベース層６ａ、グラフトベース層６ａｆ
同時に形成する。この場合、ボロンの拡散条件は、多結
晶シリコン層の厚さを考慮して決定する。また、この過
程で、エピタキシャル層３の表面および多結晶シリコン
層１２の表面の酸化も進行する。
次に、第２図ｄのように、多結晶シリコン層１２上に形
成されている酸化膜を除去する。ついで、第２図ｅのよ
うに多結晶シリコン層１２を通してリン拡散を行ない、
Ｎ型エミツタ層７ａｉ形成すると同時に、Ｎ型コレクタ
コンタクト層Ｂａｉ形成し、これで拡散工程が完了する
。なお、多結晶シリコン層１２は、そのまま、エミッタ
篭筒として残存させることができる。その後電極配線層
９を形成し、保護膜１１で表面を被覆し、第２図■に示
されるようなグラフトベース構造のトランジスタが完成
する。
成されている酸化膜を除去する。ついで、第２図ｅのよ
うに多結晶シリコン層１２を通してリン拡散を行ない、
Ｎ型エミツタ層７ａｉ形成すると同時に、Ｎ型コレクタ
コンタクト層Ｂａｉ形成し、これで拡散工程が完了する
。なお、多結晶シリコン層１２は、そのまま、エミッタ
篭筒として残存させることができる。その後電極配線層
９を形成し、保護膜１１で表面を被覆し、第２図■に示
されるようなグラフトベース構造のトランジスタが完成
する。
発明の効果
以上の実施例に示したように、本発明によれば、活性ベ
ース、グラフトベースを１↑工類のフォトマスクを用い
て単一の拡散工程で形成可能であり、しかも多結晶シリ
コンによるセルフ１ライ／１去を用いてベース層、エミ
ッタ層ヲ形成することにより、各層のパターンずれが生
じないため、高周波特性の優れた半導体装置が、比較的
容易に製造できる。
ース、グラフトベースを１↑工類のフォトマスクを用い
て単一の拡散工程で形成可能であり、しかも多結晶シリ
コンによるセルフ１ライ／１去を用いてベース層、エミ
ッタ層ヲ形成することにより、各層のパターンずれが生
じないため、高周波特性の優れた半導体装置が、比較的
容易に製造できる。
第１図は、従来例によるバイポーラＮＰＮ型トランジス
タの断面図、第２図ａ −ｆは、本発明の実施例による
バイポーラＮＰＮ型トランジスタの製造方法を示す工程
順断面図である。 １ Ｐ型シリコン基板、２ Ｎ型埋め込みｊ８、３
Ｎ型エビタキンヤルＩｉ、４ ・・・Ｐ型分離、１
．５．５ａ、５ｂ グラフトベース層、６゜６ａ・
活性ベース層、了、７ａ ・Ｎ型エミツタ層、８・
・ Ｎ型コレクタ層、９・・・・電極配線層、１０・・
・・・二酸化シリコン層、１１・・・・保護膜、１２・
・・・・多結晶シリコン層、１３・・・・窒化７リコン
層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ 図 第 ２ 図 ５ａ ／’；’ ６ａ １、６． 、、ｆ３ へ 、／／
タの断面図、第２図ａ −ｆは、本発明の実施例による
バイポーラＮＰＮ型トランジスタの製造方法を示す工程
順断面図である。 １ Ｐ型シリコン基板、２ Ｎ型埋め込みｊ８、３
Ｎ型エビタキンヤルＩｉ、４ ・・・Ｐ型分離、１
．５．５ａ、５ｂ グラフトベース層、６゜６ａ・
活性ベース層、了、７ａ ・Ｎ型エミツタ層、８・
・ Ｎ型コレクタ層、９・・・・電極配線層、１０・・
・・・二酸化シリコン層、１１・・・・保護膜、１２・
・・・・多結晶シリコン層、１３・・・・窒化７リコン
層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ 図 第 ２ 図 ５ａ ／’；’ ６ａ １、６． 、、ｆ３ へ 、／／
Claims (2)
- （１）半導体基板面上の一部に所定形状の多結晶シリコ
ン層を形成する工程、前記基板および前記多結晶シリコ
ン層をおおって第一絶縁膜及び第二絶縁膜を順次形成し
、前記第二絶縁膜を前記多結晶シリコン層上で同形状に
開口後、この第二絶縁膜をマスクとして、前記第一絶縁
膜を前記多結晶シリコン層の周辺に前記基板表面が露出
する範囲まで蝕刻する工程、および前記第一絶縁膜の開
口部より第一導電型不純物を拡散する工程をそなえた半
導体装置の製造方法。 - （２）第二絶縁膜がフォトレジストでなる特許請求の範
囲第１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59226357A JPS61102777A (ja) | 1984-10-26 | 1984-10-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59226357A JPS61102777A (ja) | 1984-10-26 | 1984-10-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61102777A true JPS61102777A (ja) | 1986-05-21 |
Family
ID=16843883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59226357A Pending JPS61102777A (ja) | 1984-10-26 | 1984-10-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61102777A (ja) |
-
1984
- 1984-10-26 JP JP59226357A patent/JPS61102777A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412378A (en) | Method for manufacturing semiconductor device utilizing selective masking, etching and oxidation | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| US5086005A (en) | Bipolar transistor and method for manufacturing the same | |
| EP0051534A2 (en) | A method of fabricating a self-aligned integrated circuit structure using differential oxide growth | |
| US3825451A (en) | Method for fabricating polycrystalline structures for integrated circuits | |
| JPS61102777A (ja) | 半導体装置の製造方法 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JP2511993B2 (ja) | 半導体装置の製造方法 | |
| JPS5911644A (ja) | 半導体装置の製造方法 | |
| JPS628939B2 (ja) | ||
| JPS5966168A (ja) | 半導体装置の製法 | |
| JPS6058637A (ja) | 半導体装置の製造方法 | |
| JPS59145570A (ja) | 横型バイポ−ラトランジスタおよびその製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPS61150274A (ja) | 半導体装置の製造方法 | |
| JPH0343779B2 (ja) | ||
| JPS61154073A (ja) | 半導体装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPS61184872A (ja) | 半導体装置の製造方法 | |
| JPS63249370A (ja) | 半導体装置およびその製造方法 | |
| JPS61202464A (ja) | 半導体装置の製造方法 | |
| JPH0233932A (ja) | 半導体装置の製造方法 | |
| JPS63115373A (ja) | 半導体装置 | |
| JPS6060759A (ja) | 半導体装置 | |
| JPH08124938A (ja) | 半導体装置及びその製造方法 |