JPS61103306A - 基準電流発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は回路内の三筒点間の電位差に比例した１：流を
発生する基準電流発生回路に関するものである。

（従来の技術） 従来、回路内の三筒点間の電位差に比例した基準電流出
力を得る場合、第３図の回路図に示す様な差動増幅器と
ＰＮＰ）ランジスタを組み合わせた回路とを用いていた
。図において％　Ｑｔ〜Ｑ３はトランジスタ、Ｒ１，几
３は抵抗、Ｃ８は定電流源、１１、　Ｉ２が入力端子、
０１が出力端子を示している。この従来の回路の動作に
ついて説明を加える。

同図で、トランジスタＱｌ及びトランジスタＱ２のコレ
クタ電流を各々ＩＣ１，ＩＣ２とし、動作点付近のベー
スコレクタ相互コンダクタンスを９ｍとしＴｈ　ＶＢＩ
Ｉをトランジスタのペースエミッタ間１１Ｅ王とすると
１次式が得られる。

Ｉｃ１＝１１ｉＩ＋ｍＶａｓ＋１．　　Ｉｃｚ＝、！ｉ
’ｍＶａｍｚ　　　ｍ＋＋°（１）一方、入力端＋１１
の電位をＶｌ、入力端＋１２の電位を７２％　トランジ
スタＱｌとトランジスタＱ２との共通エミッタ部電位を
■８　とし％　　工ＣＴを定電流源Ｃ８の電流とすると
次のように表される。

ＶＢＩＩ　”ｖｔ　　ＶＩｌ、　　ＶＢ［１２”　ｖｚ
　　ＶＩ！”°°８°（２）工。１＋ＩＣ２：Ｉ。、　
　　　　　　　　　・・・・・・（３）これら１１）　
〜（３）式からＶＢ［１１、Ｖａｇｚ　’ｋ　消去シｓ
　整理すると次式が得られる。

１（１＝１（Ｉｃｔ＋ｇｍ（Ｖ＋−Ｖｚ））　　　　　
””（４）また、トランジスタＱ３のペースエミッタ順
方向電圧を■ｒとすると、このトランジスタＱ３のコレ
クタ電流、即ち出力電流工◎は次のようになる。

Ｉｏ　：（ＩＣＩ　Ｒｔ　　ＶＦ　）　／　Ｒｓ　　　
　　””（５）’″’　　　　　　　　ｃ酌（４）、　
＋５）カエシ、第３．。。工よ、。

電流出力Ｉｎは次式のようになる。

すなわち、出力電流１．は二人力端子間電圧（■１−Ｖ
２）に比例した電流出力となる。ここで（６）式を見る
と、出力電流値は節点電位差（ＭＩ　　Ｖ２）と、特に
半導体集積回路では精度を高くできる抵抗比ｆ４Ｊ１７
几３との他に、相互コンダクタンスＪ１゜定電流源電流
値ＩＣ？＋ペースエミッタ順方向電圧■Ｆ等の温度や動
作点、使用電源電圧更に素子の製造条件などによシ変動
する要素を多く含み、使用上、製造上のばらつきに対し
て出力電流Ｉｏの安定度が高くない事が容易にわかる。

又、一般に、差動増幅器の定電流源Ｃ８を駆動する為に
、専用の駆動電圧源を必要とするから。

回路構成も比較的複雑になる欠点もあった。更に、ＮＰ
ＮとＰＮＰの二種類のトランジスタを要する点も、特に
半導体集積回路に於いては製造工程を複雑化するという
欠点もある。

（発明０目的）　　　　　　　　　　　　　　　　　　
　　　　１本発明の目的は、このような欠点を除き、構
成が簡単で、安定度が高く１節点間型位差の比例出力を
得られる基準電流発生回路を提供することにある。

（発明の構成） 本発明の基準電流発生回路の構成は、互にコレクタを上
位電圧源に接続しそれぞれのペースを第１および第２の
入力端子と接続した第１および第２のトランジスタと、
この第１のトランジスタのエミッタに接続された第１の
抵抗と、この第１の抵抗の他端と下位電源との間に順方
向に接続されたダイオードと、このダイオードの抵抗と
の接続点をペースに前記下位電源をエミッタに接続した
第３のトランジスタと、この第３のトランジスタのコレ
クタと前記第２のトランジスタのエミッタとの間に接続
された第２の抵拡と、前記第３のトランジスタのコレク
タとペースが接続されエミッタが第３の抵抗を介して前
記下位電源と接続された第４のトランジスタとを含み、
前記第１および第２の入力端子の間の電位差に比例した
電流が前記第４のトランジスタのコレクタ電流として得
られることを特徴とする。

（実施例） 次に本発明を図面によシ詳細に説明する。

第１図は本発明の一実施例の回路図で、ＮＰＮトランジ
スタを用いた回路を示している。本実施例は、従来の構
成に対し差動増幅器のエミッタ側から出力をとるように
して、トランジスタＱ４゜ダイオードＤｌおよび抵抗比
２が付加されたものである。ダイオードＤｌの順方向電
圧及びトランジスタＱｌ−Ｑ４のペースエミッタ順方向
電圧をＶ２とし、第一の入力端＋１１と下側電圧源ＶＢ
Ｉとの電位差をｖｌ、第二の入力端＋１２と下側電圧源
Ｖ１ｍとの電位差を■２とすると、抵抗Ｒ１を流れる電
流工ａ１は次のようになる。

ＩＲ１＝　（Ｖｌ−２ＶＦ　）　／　Ｒ１”−（７）一
方、ダイオードＤ１とトランジスタＱ４とは、所謂カレ
ントミラー回路を構成するから、ダイオードＤｌを流れ
る電流ＩＲ，と、トランジスタＱ４のコレクタ電流（す
なわち、抵抗比２を流れる電流１島２）とはほぼ等しい
。

■、□２ＩＢ、　　　　　　　　　　　　　゛山−＋８
３これら＋７）、　（８）式より、トランジスタＱ４の
コレフタと、下側電圧源との電位差ｖｃは次のようにな
る。

Ｖ（＝Ｖ２−Ｖｙ　−Ｒ２＠ＩＲ２ 、Ｖｚ−Ｖ、−几２・（Ｖｌ　　２　ＶＦ　）　／Ｒ１
この式でｋＬｌ＝ａＺとすれば次のようＫなる。

Ｖｃ：；Ｖｚ　　ｖ、　　Ｖｔ　＋　２　ｖ。

＝　Ｖｚ−Ｖ１＋　Ｖｙ　　　　　　　　　　・・・・
・・（９）一方、トランジスタＱ３のコレクタ電流、即
ち出力電流Ｉｏは次のようになる。

Ｉｏ＝　（Ｖｃ　−ＶＦ　）　／Ｒ３・・・・・・叫こ
れら＋９）、　（１１式から次式が得られる。

Ｉｏ＝（Ｖｚ　−Ｖｔ　＋Ｖｙ　−ＶＦ　）　／　Ｒａ
＝（Ｖｚ−ｖｌ）／Ｒ３・・・・・・収υこのように本
実施例の基準電流発生回路は、トランジスタＱ１〜Ｑ４
のベースエミッタ順方向電圧ｖｒ及びダイオードＤ１の
順方向電圧が総て等しｉ）、　　　　　　　＜、抵抗比
几１／几２が１という条件下で、Ｒ９式に示す様に、二
人力端子間電圧（Ｖｚ−Ｖｌ）に完全に比例した基準電
流を得る事ができる。

（発明の効果） 本発明によれば、前述のμυ式に示した様に、出力電流
Ｉｏが二点間電位差と、抵抗のみの単純な形で与、ｔら
れるため、トランジスタの動作点や使用電圧等の使用条
件に左右されず、広い条件下で安定した基準電流の発生
が可能である。また、回路全体が一種類のトランジスタ
で構成され、かつ定電流源の様な駆動回路を要するもの
がないため回路構成が単純罠なっている。さらに、この
回路の特性は、特に半導体集積回路で達成容易なトラン
ジスタ間のペースエミッタ電圧の一致、抵抗比精度の確
保のみで得られるため、設計が容易でかり動作が確実で
あるという特徴がある。

（具体例） 第２図は本実施例の基準電流発生回路を、電流切換型論
理回路のレベルシフト回路に適用した一例の回路図であ
る。この回路は、トランジスタＱｓ、Ｑｇの差動増幅回
路とトランジスタＱ１の出　　　　　　　１力回路とか
らなる回路に、本考案の基準電流発生回路を付加したも
ので、入力側差動回路ＱＳ、　Ｑ６の論理中心電圧ＶＢ
Ｉと異なる電圧ＶＢ２の回路との間を接続する場合に、
送信側ゲートの出力を、当該論理中心電圧差だけシフト
して、従来の様に回路群間にレベル変換用のゲートを挿
入する事なく。

直結できる様にするための回路である。この回路を用い
た場合、レベル変換用ゲートによる伝搬遅延時間や消費
電力の大幅な増加を生じない利点を有する。

この回路の出力端子ＯＴの論理中心レベルは。

基準電流源がない場合のレベル、即ち差動回路（Ｑｓ、
　Ｑｓ　）側の中心値■乳ｌより、電圧１．Ｒ３だけ低
下する。この時基準電圧源の二人力端子１１゜工２に入
力回路側及び出力回路側の論理中心電圧ＶＲＩ、　　Ｖ
ｉ２ｔ−それぞれ入力すれば、前記住υ式によて、Ｒ４
＝几３とすれば、そのシフト電圧１．几３は。

二回路詳の中心電圧の差（Ｖｌ２　　Ｖａｔ　）と完全
に一致する。即ち、中心電圧ＶＲＩなる入力回路側に属
する当該ゲート出力を、中心電圧ＶＲ２なる出力回路側
に属するゲートの出力と完全に一致させる事が出来１両
群を直接々続できる事になる。

この回路において、レベルシフト電圧は、電圧Ｖ＆１．
　　Ｖ、、以外には抵抗比ＥＬ４／几３の精度のみで決
まるから、使用条件等に左右される事なく、常に安定し
たレベルシフトが可能である。

（発明のまとめ） 以上の様に、本発明による基準電流発生回路は、二部点
間の電位差に完全に比例する出力電流を、簡単な構成で
、使用条件、素子特性のノくラツキに対しても安定かつ
確実に得る事ができ、特に素子間相＾精度を容易に高く
できる半導体集積回路に於いて有用である。

尚、実施例の説明では、ＮＰＮトランジスタによる回路
例を用いたが、ＰＮＰ）ランジスタを用いても同様の動
作、効果を有することは明らかである。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は鮮１図の
実施例をレベルシフト回路に適用した応用例の回路図、
第３図は従来の電位差比例出力を有する基準電流源の一
例の回路図である。図において Ｑ　ｌ−Ｑ　？・・・・・・トランジスタ、几ｌ〜几５
・・・・・・抵抗。 Ｃ８・・・・・・定電流源、ＶＣＣ・・・・・・上側電
圧源、　Ｖｌｌ・・・・・・下側電圧源、Ｄｌ・・・・
・・ダイオードＳ　Ｘｏ、　Ｘ、。 １、・・・・・・入力端子、ＯＴ・・・・・・出力端子
、ＶＲｌ。 ＶＢ２・・・・・・論理中心電圧、 である。 早１１）　　　　　牛３回 ＄　２　ｍ

Claims (1)

【特許請求の範囲】
1. 互にコレクタを上位電圧源に接続しそれぞれのベースを
   第１および第２の入力端子と接続した第１および第２の
   トランジスタと、この第１のトランジスタのエミッタに
   接続された第１の抵抗と、この第１の抵抗の他端と下位
   電源との間に順方向に接続されたダイオードと、このダ
   イオードの抵抗との接続点をベースに前記下位電源をエ
   ミッタに接続した第３のトランジスタと、この第３のト
   ランジスタのコレクタと前記第２のトランジスタのエミ
   ッタとの間に接続された第２の抵抗と、前記第３のトラ
   ンジスタのコレクタとベースが接続されエミッタが第３
   の抵抗を介して前記下位電源と接続された第４のトラン
   ジスタとを含み、前記第１および第２の入力端子の間の
   電位差に比例した電流が前記第４のトランジスタのコレ
   クタ電流として得られることを特徴とする基準電流発生
   回路。