JPS63260206A - オフセツト電圧制御回路 - Google Patents
オフセツト電圧制御回路Info
- Publication number
- JPS63260206A JPS63260206A JP62094356A JP9435687A JPS63260206A JP S63260206 A JPS63260206 A JP S63260206A JP 62094356 A JP62094356 A JP 62094356A JP 9435687 A JP9435687 A JP 9435687A JP S63260206 A JPS63260206 A JP S63260206A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- signal
- resistors
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はオフセット電圧制御回路に関し、特にＩＣ化に
適したオフセット電圧制御回路に関する。
適したオフセット電圧制御回路に関する。
従来、この種のオフセット電圧制御回路は、−例として
第３図に示すように、トランジスタＱ１゜〜Ｑ１２から
構成される定電流源の電流を制御電圧入力端子２からの
制御電圧により可変する事で信号出力端子３，４に出力
される交流の出力信号の振福値を動かし中心電位を変え
る事により、みかけ上のオフセット電圧を制御している
。
第３図に示すように、トランジスタＱ１゜〜Ｑ１２から
構成される定電流源の電流を制御電圧入力端子２からの
制御電圧により可変する事で信号出力端子３，４に出力
される交流の出力信号の振福値を動かし中心電位を変え
る事により、みかけ上のオフセット電圧を制御している
。
又は、第４図に示すように、トランジスタＱ１ｓとダイ
オードＤ、〜Ｄ、（ｎ≧２の整数）の数によりレベルシ
フト量を変え、それぞれのダイオードの電極と接続され
る信号出力端子３□〜３゜＋１を選択する事でオフセッ
ト電圧を可変している。
オードＤ、〜Ｄ、（ｎ≧２の整数）の数によりレベルシ
フト量を変え、それぞれのダイオードの電極と接続され
る信号出力端子３□〜３゜＋１を選択する事でオフセッ
ト電圧を可変している。
上述した従来のオフセット電圧制御回路は、第３図に示
すものは定電流回路の電流値を制御するので、オフセッ
ト電圧は連続可変できるが出力信号の振幅が変化すると
いう欠点があり、又、第４図に示すものは、ダイオード
のレベルシフトを利用するため出力信号の振幅は一定で
あるがオフセット電圧はステップ変化による制御しかで
きないという欠点がある。
すものは定電流回路の電流値を制御するので、オフセッ
ト電圧は連続可変できるが出力信号の振幅が変化すると
いう欠点があり、又、第４図に示すものは、ダイオード
のレベルシフトを利用するため出力信号の振幅は一定で
あるがオフセット電圧はステップ変化による制御しかで
きないという欠点がある。
本発明のオフセット電圧制御回路は、電流源とそれぞれ
のベースに入力信号が供給される第１及び第２のトラン
ジスタと該第１及び第のトランジスタに接続され出力信
号を発生する第１及び第２の抵抗とを備えるバランス出
力部と、ベースが制御電圧入力端子に接続されコレクタ
が第３の抵抗を介して前記第１の抵抗に接続される第３
のトランジスタと、ベースが前記第３のトランジスタの
ベースに接続されコレクタが第４の抵抗を介して前記第
２の抵抗に接続されエミッタが前記第３のトランジスタ
のエミッタと第５の抵抗を介して定電流源とに接続され
る第４のトランジスタと、ベースが基準電圧入力端子に
接続されコレクタが電源入力端子に接続されエミッタが
第６の抵抗を介して前記定電流源に接続される第５のト
ランジスタとを含んで構成される。
のベースに入力信号が供給される第１及び第２のトラン
ジスタと該第１及び第のトランジスタに接続され出力信
号を発生する第１及び第２の抵抗とを備えるバランス出
力部と、ベースが制御電圧入力端子に接続されコレクタ
が第３の抵抗を介して前記第１の抵抗に接続される第３
のトランジスタと、ベースが前記第３のトランジスタの
ベースに接続されコレクタが第４の抵抗を介して前記第
２の抵抗に接続されエミッタが前記第３のトランジスタ
のエミッタと第５の抵抗を介して定電流源とに接続され
る第４のトランジスタと、ベースが基準電圧入力端子に
接続されコレクタが電源入力端子に接続されエミッタが
第６の抵抗を介して前記定電流源に接続される第５のト
ランジスタとを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の回路図である。
第１図に示すように、電流源としての定電流源つと、そ
れぞれのベースに信号入力端子５，６からの入力信号が
供給されコレクタが第１の抵抗Ｒ１及び第２の抵抗Ｒ２
を介して電圧■ｃｃの電源端子７に接続されエミッタが
共通接続され定電流源９に接続される第１のトランジス
タＱ１及び第２のトランジスタＱ２とを備えるバランス
出力部と、ベースか制御電圧入力端子２に接続されコレ
クタが第３の抵抗Ｒ３を介して抵抗Ｒ１とトランジスタ
Ｑ１のコレクタに接続される第３のトランジスタＱ３と
、ベースがトランジスタＱ３のベースに接続されコレク
タが第４の抵抗Ｒ４を介して抵抗Ｒ２とトランジスタＱ
２のコレクタに接続されエミッタがトランジスタＱ３の
エミッタと第５の抵抗Ｒ５を介して定電流源１０とに接
続される第４のトランジスタＱ４と、ベースが基準電圧
入力端子に接続されコレクタが電圧Ｖｃｃの電源端子７
に接続されエミッタが第６の抵抗Ｒ６を介して定電流源
１０に接続される第５のトランジスタＱ５とを含む。又
、抵抗Ｒ１とトランジスタＱ１のコレクタは信号出力端
子３に接続され、抵抗Ｒ２とトランジスタＱ２のコレク
タは信号出力端子４に接続される。
れぞれのベースに信号入力端子５，６からの入力信号が
供給されコレクタが第１の抵抗Ｒ１及び第２の抵抗Ｒ２
を介して電圧■ｃｃの電源端子７に接続されエミッタが
共通接続され定電流源９に接続される第１のトランジス
タＱ１及び第２のトランジスタＱ２とを備えるバランス
出力部と、ベースか制御電圧入力端子２に接続されコレ
クタが第３の抵抗Ｒ３を介して抵抗Ｒ１とトランジスタ
Ｑ１のコレクタに接続される第３のトランジスタＱ３と
、ベースがトランジスタＱ３のベースに接続されコレク
タが第４の抵抗Ｒ４を介して抵抗Ｒ２とトランジスタＱ
２のコレクタに接続されエミッタがトランジスタＱ３の
エミッタと第５の抵抗Ｒ５を介して定電流源１０とに接
続される第４のトランジスタＱ４と、ベースが基準電圧
入力端子に接続されコレクタが電圧Ｖｃｃの電源端子７
に接続されエミッタが第６の抵抗Ｒ６を介して定電流源
１０に接続される第５のトランジスタＱ５とを含む。又
、抵抗Ｒ１とトランジスタＱ１のコレクタは信号出力端
子３に接続され、抵抗Ｒ２とトランジスタＱ２のコレク
タは信号出力端子４に接続される。
第１図において、トランジスタＱｌ、Ｑ２と抵抗Ｒ１，
Ｒ２と定電流源９から構成されるバランス出力部として
の第１の差動回路は信号入力端子５．６からの入力信号
により駆動され、信号出力端子３．４から出力信号が出
力され、更に、トランジスタＱ３．Ｑ４とＱ５及び抵抗
Ｒ５，Ｒ６及び定電流源１０から構成される第２の差動
回路は信号出力端子３，４と抵抗Ｒ３，Ｒ４を介して接
続されている。
Ｒ２と定電流源９から構成されるバランス出力部として
の第１の差動回路は信号入力端子５．６からの入力信号
により駆動され、信号出力端子３．４から出力信号が出
力され、更に、トランジスタＱ３．Ｑ４とＱ５及び抵抗
Ｒ５，Ｒ６及び定電流源１０から構成される第２の差動
回路は信号出力端子３，４と抵抗Ｒ３，Ｒ４を介して接
続されている。
第２の差動回路では、基準電圧入力端子１からの基準電
圧に対する制御電圧入力端子２からの制御電圧の信号レ
ベルによりトランジスタＱ３１Ｑ４に流れる電流値が制
御され、この電流は各々抵抗Ｒ３，Ｒ４を介し抵抗Ｒ１
，Ｒ２を通して第１の差動回路へ供給され、結果として
、信号出力端子３．４への直流電圧が変化する。
圧に対する制御電圧入力端子２からの制御電圧の信号レ
ベルによりトランジスタＱ３１Ｑ４に流れる電流値が制
御され、この電流は各々抵抗Ｒ３，Ｒ４を介し抵抗Ｒ１
，Ｒ２を通して第１の差動回路へ供給され、結果として
、信号出力端子３．４への直流電圧が変化する。
又、抵抗Ｒ１，Ｒ２は第１の差動回路の高速動作に対し
第２の差動回路のトランジスタＱ３１Ｑ４の寄生容量が
影響しないインピーダンスを持たせるためのものであり
、抵抗Ｒ５，Ｒ６は第２の差動回路のダイナミックレン
ジを広げ、制御電圧出力端子２からの制御電圧による電
流制御感度を抑えるために挿入されている。
第２の差動回路のトランジスタＱ３１Ｑ４の寄生容量が
影響しないインピーダンスを持たせるためのものであり
、抵抗Ｒ５，Ｒ６は第２の差動回路のダイナミックレン
ジを広げ、制御電圧出力端子２からの制御電圧による電
流制御感度を抑えるために挿入されている。
第１の実施例によれば、信号出力端子３．４への出力信
号の振幅は第１の差動回路の定電流源９による電流値と
抵抗Ｒ，，Ｒ２により定まり、出力信号の直流電圧値は
第２の差動回路の制御電圧入力端子２からの制御電圧に
よりトランジスタＱ３．Ｑｌに流れる電流が制御され、
トランジスタＱ３．Ｑ４に流れる電流と抵抗Ｒ１，Ｒ２
により定まる。
号の振幅は第１の差動回路の定電流源９による電流値と
抵抗Ｒ，，Ｒ２により定まり、出力信号の直流電圧値は
第２の差動回路の制御電圧入力端子２からの制御電圧に
よりトランジスタＱ３．Ｑｌに流れる電流が制御され、
トランジスタＱ３．Ｑ４に流れる電流と抵抗Ｒ１，Ｒ２
により定まる。
第２図は本発明の第２の実施例の回路図である。
第２図に示すように、第２の実施例は上述した第１図の
第１の実施例の第１の差動回路の代りに、第１のトラン
ジスタとしてのトランジスタＱ６と第１の抵抗としての
抵抗Ｒフと抵抗Ｒ。
第１の実施例の第１の差動回路の代りに、第１のトラン
ジスタとしてのトランジスタＱ６と第１の抵抗としての
抵抗Ｒフと抵抗Ｒ。
とで信号入力端子５からの入力信号に対するエミッタホ
ロワ回路を構成し、第２のトランジスタとしてのトラン
ジスタＱ７と第２の抵抗としての抵抗Ｒ８と抵抗Ｒ１ｏ
とで信号入力端子６からの入力信号に対するエミッタホ
ロワ回路を構成し、抵抗Ｒ７，Ｒ１１と抵抗Ｒ，，Ｒ，
２でエミッタホロワ回路の中点電位を出力信号とするバ
ランス出力部を構成している。
ロワ回路を構成し、第２のトランジスタとしてのトラン
ジスタＱ７と第２の抵抗としての抵抗Ｒ８と抵抗Ｒ１ｏ
とで信号入力端子６からの入力信号に対するエミッタホ
ロワ回路を構成し、抵抗Ｒ７，Ｒ１１と抵抗Ｒ，，Ｒ，
２でエミッタホロワ回路の中点電位を出力信号とするバ
ランス出力部を構成している。
又、上述した第１の実施例と同一回路構成の第２の差動
回路は、第１の実施例と同様に抵抗Ｒ３，Ｒ４を介して
抵抗Ｒ７とＲ１□及び抵抗Ｒ８とＲ１２のそれぞれの接
続点に接続される。
回路は、第１の実施例と同様に抵抗Ｒ３，Ｒ４を介して
抵抗Ｒ７とＲ１□及び抵抗Ｒ８とＲ１２のそれぞれの接
続点に接続される。
第２の実施例では、制御電圧入力端子２からの制御電圧
により抵抗Ｒ７，Ｒ８に流れる電流を変化させることに
より、信号出力端子３への信号直流電圧値を可変する。
により抵抗Ｒ７，Ｒ８に流れる電流を変化させることに
より、信号出力端子３への信号直流電圧値を可変する。
従って、信号入力端子５．６への入力信号の温度変動等
による変動に起因する信号出力端子３への出力信号の電
位変動を制御電圧入力端子２からの制御電圧により補正
できるという利点がある。
による変動に起因する信号出力端子３への出力信号の電
位変動を制御電圧入力端子２からの制御電圧により補正
できるという利点がある。
以上説明したように本発明は、出力信号を発生する抵抗
に差動回路を付加することにより、オフセット電流を制
御し出力信号の振幅を一定に保ち、オフセット電位のみ
を任意に設定できるという効果がある。
に差動回路を付加することにより、オフセット電流を制
御し出力信号の振幅を一定に保ち、オフセット電位のみ
を任意に設定できるという効果がある。
第１図は本発明の第１の実施例の回路図、第２図は本発
明の第２の実施例の回路図、第３図は従来のオフセット
電圧制御回路の第１の例の回路図、第４図は従来のオフ
セット電圧制御回路の第２の例の回路図である。 １・・・基準電圧入力端子、２・・・制御電圧入力端子
、３．３１〜３゜、４・・・信号出力端子、５，６・・
・信号入力端子、７・・・電源端子、８・・・−電源端
子、９．１０・・・定電流源、Ｄ１〜Ｄｆｉ＋１・・・
ダイオード、Ｑｌ〜Ｑ７．ＱＩＯ〜Ｑ１３・・・トラン
ジスタ、Ｒ１−Ｒ１２・・・抵抗。 ３．４ イ８Ｖｉヒνつ１剥’、ｒ、ａｓ、６ イぐ
ソシソｋｆ）ｊ［％）、 ７ 冑即〕石ビ噛刺ｈ３シ
第１ 図 第２ 図
明の第２の実施例の回路図、第３図は従来のオフセット
電圧制御回路の第１の例の回路図、第４図は従来のオフ
セット電圧制御回路の第２の例の回路図である。 １・・・基準電圧入力端子、２・・・制御電圧入力端子
、３．３１〜３゜、４・・・信号出力端子、５，６・・
・信号入力端子、７・・・電源端子、８・・・−電源端
子、９．１０・・・定電流源、Ｄ１〜Ｄｆｉ＋１・・・
ダイオード、Ｑｌ〜Ｑ７．ＱＩＯ〜Ｑ１３・・・トラン
ジスタ、Ｒ１−Ｒ１２・・・抵抗。 ３．４ イ８Ｖｉヒνつ１剥’、ｒ、ａｓ、６ イぐ
ソシソｋｆ）ｊ［％）、 ７ 冑即〕石ビ噛刺ｈ３シ
第１ 図 第２ 図
Claims (1)
- 電流源とそれぞれのベースに入力信号が供給される第１
及び第２のトランジスタと該第１及び第２のトランジス
タに接続され出力信号を発生する第１及び第２の抵抗と
を備えるバランス出力部と、ベースが制御電圧入力端子
に接続されコレクタが第３の抵抗を介して前記第１の抵
抗に接続される第３のトランジスタと、ベースが前記第
３のトランジスタのベースに接続されコレクタが第４の
抵抗を介して前記第２の抵抗に接続されエミッタが前記
第３のトランジスタのエミッタと第５の抵抗を介して定
電流源とに接続される第４のトランジスタと、ベースが
基準電圧入力端子に接続されコレクタが電源入力端子に
接続されエミッタが第６の抵抗を介して前記定電流源に
接続される第５のトランジスタとを含むことを特徴とす
るオフセット電圧制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62094356A JPS63260206A (ja) | 1987-04-16 | 1987-04-16 | オフセツト電圧制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62094356A JPS63260206A (ja) | 1987-04-16 | 1987-04-16 | オフセツト電圧制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63260206A true JPS63260206A (ja) | 1988-10-27 |
Family
ID=14108011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62094356A Pending JPS63260206A (ja) | 1987-04-16 | 1987-04-16 | オフセツト電圧制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63260206A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5365191A (en) * | 1991-02-27 | 1994-11-15 | Rohm Co., Ltd. | Offset reducing circuit for differential amplifier |
| JP2007531459A (ja) * | 2004-03-31 | 2007-11-01 | アナログ デバイセス インコーポレーテッド | 差動段電圧オフセットトリム回路 |
-
1987
- 1987-04-16 JP JP62094356A patent/JPS63260206A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5365191A (en) * | 1991-02-27 | 1994-11-15 | Rohm Co., Ltd. | Offset reducing circuit for differential amplifier |
| JP2007531459A (ja) * | 2004-03-31 | 2007-11-01 | アナログ デバイセス インコーポレーテッド | 差動段電圧オフセットトリム回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432476A (en) | Differential to single-ended converter | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS63260206A (ja) | オフセツト電圧制御回路 | |
| JPS61293022A (ja) | Ｅｃｌ−ｔｔｌ変換出力回路 | |
| JPH03203410A (ja) | レベル変換回路 | |
| US4477780A (en) | Operational amplifier with multiple switchable outputs | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JP2845610B2 (ja) | 差動増幅回路 | |
| JPS6252486B2 (ja) | ||
| JPS5910627Y2 (ja) | 絶対値検出回路 | |
| JPH0151207B2 (ja) | ||
| SU1702518A1 (ru) | Двухтактный усилитель мощности | |
| JPS6037809A (ja) | 相補ｂ級シングルエンデイツドプツシユプル増幅回路 | |
| JPH0358603A (ja) | 利得制御回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPH11355066A (ja) | 誤差増幅回路 | |
| JPS6161519A (ja) | アナログスイツチ回路 | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPH03117008A (ja) | 電流ミラー回路 | |
| JPH02199517A (ja) | 定電圧回路 | |
| JPH04109715A (ja) | ディジタル入力回路 | |
| JPS60212023A (ja) | ヒステリシスコンパレ−タ | |
| JPH01106609A (ja) | 利得制御回路 | |
| JPS6175610A (ja) | トランジスタ回路 |