JPS61103307A - 高周波増幅回路 - Google Patents
高周波増幅回路Info
- Publication number
- JPS61103307A JPS61103307A JP59225117A JP22511784A JPS61103307A JP S61103307 A JPS61103307 A JP S61103307A JP 59225117 A JP59225117 A JP 59225117A JP 22511784 A JP22511784 A JP 22511784A JP S61103307 A JPS61103307 A JP S61103307A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gate
- high frequency
- fet
- frequency amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＡＧＣ（Ａｕｔｏ＋＊ａｔｉｃ Ｇａ１ｎ
Ｃｏｎｔｒｏｌ；自動利得制御）回路付の高周波増幅回
路に係り、詳しくは、デュアルゲートＦＥＴ（Ｆｉｅｌ
ｄ ＥｆｅｃｔＴｒａｎｇｉｓｔａｒ ；電界効果トラ
ンジスタ）を用いる高周波増幅器におけるＡＧＣ回路の
改良と半導体集積回路化に関するものである。
Ｃｏｎｔｒｏｌ；自動利得制御）回路付の高周波増幅回
路に係り、詳しくは、デュアルゲートＦＥＴ（Ｆｉｅｌ
ｄ ＥｆｅｃｔＴｒａｎｇｉｓｔａｒ ；電界効果トラ
ンジスタ）を用いる高周波増幅器におけるＡＧＣ回路の
改良と半導体集積回路化に関するものである。
（従来例の構成とその問題点）
近年、 ＧａＡｓ（ガリウム、砒素）ＦＥＴを用いる高
周波増幅回路（以下、ＲＦアンプという）を七ノリシッ
クに半導体集積化する試みが盛んになっており。
周波増幅回路（以下、ＲＦアンプという）を七ノリシッ
クに半導体集積化する試みが盛んになっており。
テレビチューナのＲＦアンプもその一例である０周知の
ようにテレビ電波にはＶＨＦ及びＵＨＦの周波数帯が使
用されており、テレビチューナのＲＦアンプもそれに対
応して２系列あるが、いずれにしてもＲＦアンプには、
その受信する電波の電界変動が大きいことから、ＡＧＣ
回路が付加されており、その歪み特性は極めて優れてい
ることが要求され、その特性を満足させるＦＥＴの使用
が最近多くなってきている。特にＵＨＦ帯のＲＦアンプ
にはＧａＡｓＦＥＴが種々の特性上から使用されている
。
ようにテレビ電波にはＶＨＦ及びＵＨＦの周波数帯が使
用されており、テレビチューナのＲＦアンプもそれに対
応して２系列あるが、いずれにしてもＲＦアンプには、
その受信する電波の電界変動が大きいことから、ＡＧＣ
回路が付加されており、その歪み特性は極めて優れてい
ることが要求され、その特性を満足させるＦＥＴの使用
が最近多くなってきている。特にＵＨＦ帯のＲＦアンプ
にはＧａＡｓＦＥＴが種々の特性上から使用されている
。
第１図は上述のようなＦＥＴをＲＦアンプに用いるテレ
ビチューナの、特にバイアス回路を示した従来例の説明
図である。符号ＱはデュアルゲートＦＥ７．１は入力同
調回路、２は出力同調回路でその出力（ｏｕｔ）は次段
回路、たとえば周波数混合回路に導かれる。また、３な
いし８はバイアス抵抗、９．ｌＯはバイパス用のコンデ
ンサ、１１．１２は直流阻止コンデンサ、１３はチョー
クコイルである。このような回路でＦＥＴにＧａＡｓ
ＦＥＴを用いる場合、 ＦＥＴの第２ゲートＧ２とソー
ス５間電圧ｖ、２８は、利得最大時に＋１゛〜＋３ｖ位
になるように設定するのが普通である。
ビチューナの、特にバイアス回路を示した従来例の説明
図である。符号ＱはデュアルゲートＦＥ７．１は入力同
調回路、２は出力同調回路でその出力（ｏｕｔ）は次段
回路、たとえば周波数混合回路に導かれる。また、３な
いし８はバイアス抵抗、９．ｌＯはバイパス用のコンデ
ンサ、１１．１２は直流阻止コンデンサ、１３はチョー
クコイルである。このような回路でＦＥＴにＧａＡｓ
ＦＥＴを用いる場合、 ＦＥＴの第２ゲートＧ２とソー
ス５間電圧ｖ、２８は、利得最大時に＋１゛〜＋３ｖ位
になるように設定するのが普通である。
ところで、このような回路ではＦＥＴのＱの、ドレイン
、ソース間の電流等に変化を生ずると、抵抗７における
電圧降下が変動する。そのため、ＡＧＣをかけない最大
利得の時の、第２ゲート、ソース間電圧Ｖ。、が変動し
、従って全体的に回路利得の変化や歪特性の不安定を招
来する。高周波増幅回路としてこのような問題は１回路
を個別の素子で形成する従来回路では、調整その他の方
法で克服することが可能であるが、開路を半導体集積回
路化する場合、とくにＦＥＴ周辺をモノリシックに集’
ｔ ％＋ 積イヒし組立を簡略イヒしよう
とすると大きな問題となる。
、ソース間の電流等に変化を生ずると、抵抗７における
電圧降下が変動する。そのため、ＡＧＣをかけない最大
利得の時の、第２ゲート、ソース間電圧Ｖ。、が変動し
、従って全体的に回路利得の変化や歪特性の不安定を招
来する。高周波増幅回路としてこのような問題は１回路
を個別の素子で形成する従来回路では、調整その他の方
法で克服することが可能であるが、開路を半導体集積回
路化する場合、とくにＦＥＴ周辺をモノリシックに集’
ｔ ％＋ 積イヒし組立を簡略イヒしよう
とすると大きな問題となる。
また、上述したようにｆＥＴの第２ゲートとソース間電
圧ＶＯ２Ｍは通常、最大利得、つまりＡＧＣ電圧が印加
されていない時、約＋１〜＋３ｖの範囲に設定している
が、利得の維持が可能ならば、むしろＯｖ付近に設定す
る法が、歪特性は良くなるという結果が実験的に確認さ
れた。
圧ＶＯ２Ｍは通常、最大利得、つまりＡＧＣ電圧が印加
されていない時、約＋１〜＋３ｖの範囲に設定している
が、利得の維持が可能ならば、むしろＯｖ付近に設定す
る法が、歪特性は良くなるという結果が実験的に確認さ
れた。
（発明の目的）
本発明は上述のような、高周波増幅回路要部のモノリシ
ック集積化を阻害する問題を解決し、かつ、新しい実験
結果に基づいて利得最大時の歪特性をも良好に保つよう
にする、要部を集積回路化した高周波増幅回路を提供す
るものである。
ック集積化を阻害する問題を解決し、かつ、新しい実験
結果に基づいて利得最大時の歪特性をも良好に保つよう
にする、要部を集積回路化した高周波増幅回路を提供す
るものである。
（発明の構成）
本発明は上記目的を達成するため、ＡＧＣ回路付き高周
波増幅回路において、ＡＧＣ電圧を印加するトランジス
タとしてデュアルゲートＦＥＴを用い、ＡＧＣ電圧を印
加するゲートとして、たとえば第２ゲートを選び、この
第２ゲートとソース間にダイ ｊオードを、
第２ゲート側にアノードを接続するように設け、かつ、
これらＦＥＴ及びダイオード部分を半導体集積回路化し
て構成したものである。
波増幅回路において、ＡＧＣ電圧を印加するトランジス
タとしてデュアルゲートＦＥＴを用い、ＡＧＣ電圧を印
加するゲートとして、たとえば第２ゲートを選び、この
第２ゲートとソース間にダイ ｊオードを、
第２ゲート側にアノードを接続するように設け、かつ、
これらＦＥＴ及びダイオード部分を半導体集積回路化し
て構成したものである。
（実施例の説明）
以下本発明を一実施例により説明する。
第２図は本発明実施例の要部回路を示し、高周波増幅回
路のバイアス回路であり、点線囲み部分がモノリシック
に半導体集積化され、デュアルゲートＦＥＴ、及び本発
明の特徴であるダイオード２１が、ＱのＦＥＴの第２ゲ
ートＧ２側にアノードを接続して形成されている。その
他の抵抗、コンデンサ等は素子形状が大きくモノリシッ
ク化が困難なため。
路のバイアス回路であり、点線囲み部分がモノリシック
に半導体集積化され、デュアルゲートＦＥＴ、及び本発
明の特徴であるダイオード２１が、ＱのＦＥＴの第２ゲ
ートＧ２側にアノードを接続して形成されている。その
他の抵抗、コンデンサ等は素子形状が大きくモノリシッ
ク化が困難なため。
別付けにされている。第１ゲートＧ８には前回同様に入
力同調回路の出力が印加され、第２ゲートＧ。
力同調回路の出力が印加され、第２ゲートＧ。
に印加されるＡＧＣ電圧で制御された増幅出力は。
コンデンサ２２を経て次段回路に印加されることは従来
回路通りである。
回路通りである。
このように、 ＡＧＣ入力ゲートＧ２とソース間に。
アノードを６２側に接続したダイオード２１を設けた本
発明回路では、第２ゲートＧ８とソース間の電圧ＶＯ２
ｇの値は、ダイオード２１のビルトイン電圧にクランプ
される。ただし、このとき抵抗２３の値は十分大きい値
とすることが必要で、さもないと第２ゲートとソースＳ
間のリーク電流が増大して問題となる。なお、コンデン
サ２４は第２ゲートＧ２のバイパスとして用いられてい
る。
発明回路では、第２ゲートＧ８とソース間の電圧ＶＯ２
ｇの値は、ダイオード２１のビルトイン電圧にクランプ
される。ただし、このとき抵抗２３の値は十分大きい値
とすることが必要で、さもないと第２ゲートとソースＳ
間のリーク電流が増大して問題となる。なお、コンデン
サ２４は第２ゲートＧ２のバイパスとして用いられてい
る。
第３図は本発明をテレビチューナに実施した例を示して
いる。 ＵＨＦ及びＶＨＦのそれぞれのテレビ電波は、
それぞれの入力同調回路３１．３２を経て１点線囲みの
モノリシックにＧａＡｓ ＦＥＴを集積回路化して形成
した、高周波増幅回路３３．３４に加えられる。
いる。 ＵＨＦ及びＶＨＦのそれぞれのテレビ電波は、
それぞれの入力同調回路３１．３２を経て１点線囲みの
モノリシックにＧａＡｓ ＦＥＴを集積回路化して形成
した、高周波増幅回路３３．３４に加えられる。
なお、高周波増幅回路３３．３４の選択は、スイッチン
グダイオード３５．３５’の制御によって行なわれる。
グダイオード３５．３５’の制御によって行なわれる。
３６及び３７がそれぞれ、ＵＨＦ、ＶＨＦ高周波増幅回
路３３゜３４の各ＦＥＴにおけるＡＧＣ電圧印力ｄゲー
トを、最大利得時にほぼＯ電位に保つためのダイオード
で、これはゲート保護の役目をも兼ねて ｐ ＋−ｎ接
合により形成されている。なお、このダイオード３６゜
３７は上記ＵＨＦ及びＶ）ＩＦ高周波増幅回路を選択す
るスイッチングダイオード３５．３５’と同様に、ショ
ットキーダイオードで構成しても本発明を達成できる。
路３３゜３４の各ＦＥＴにおけるＡＧＣ電圧印力ｄゲー
トを、最大利得時にほぼＯ電位に保つためのダイオード
で、これはゲート保護の役目をも兼ねて ｐ ＋−ｎ接
合により形成されている。なお、このダイオード３６゜
３７は上記ＵＨＦ及びＶ）ＩＦ高周波増幅回路を選択す
るスイッチングダイオード３５．３５’と同様に、ショ
ットキーダイオードで構成しても本発明を達成できる。
また、ＡＧＣ回路の抵抗３８，３９は各ＦＥＴの第２ゲ
ート。
ート。
ソース間のリーク電流の増大を防止するため、この実施
例では、それぞれ１００にΩに選定した。
例では、それぞれ１００にΩに選定した。
この実施例は最大利得状態の時、妨害信号レベルとして
９０ｄＢ以上の優れた歪特性を実現できた。
９０ｄＢ以上の優れた歪特性を実現できた。
（発明の効果）
以上詳細に説明して明らかなように本発明は、デュアル
ゲートＦＥＴを用いる高周波増幅回路において、そのＦ
ＥＴのＡＧＣ電圧入力ゲートである第２ゲートとソース
間に、第２ゲート側がアノード側となるようにダイオー
ドを接続し、かつ、それらＦＥＴ及びダイオード部分を
、モノリシックに半導体集積回路化したものであり、回
路素子の個体差には無関係に、ＡＧＣ電圧入力ゲート電
圧を最適のＯｖに設定できるから、特性良好な増幅器と
なることは勿論、部品点数の削減１周辺回路の簡略化に
も有効であり、たとえばテレビチューナに用いて益する
ところ大である。
ゲートＦＥＴを用いる高周波増幅回路において、そのＦ
ＥＴのＡＧＣ電圧入力ゲートである第２ゲートとソース
間に、第２ゲート側がアノード側となるようにダイオー
ドを接続し、かつ、それらＦＥＴ及びダイオード部分を
、モノリシックに半導体集積回路化したものであり、回
路素子の個体差には無関係に、ＡＧＣ電圧入力ゲート電
圧を最適のＯｖに設定できるから、特性良好な増幅器と
なることは勿論、部品点数の削減１周辺回路の簡略化に
も有効であり、たとえばテレビチューナに用いて益する
ところ大である。
！１１ 第１図は従来例を説明するテレビ
チューナの高周波増幅回路図、第２図は本発明による高
周波増幅回路のＡＧＣ回路図、第３図は本発明をテレビ
チューナに適用した回路図である。 Ｑ・・・デュアルゲートＦＥＴ、 １ ・・・入力同調
回路、 ２ ・・・出力同調回路、２１，３６，３７・
・・ダイオード、２３・・・第２ゲートＡＧＣ抵抗、３
１・・・ＵＨＦ入力回路、３２・・・、 ＶＨＦ入力回
路。 特許出願人 松下電器産業株式会社 第１図 第２図 第３図
チューナの高周波増幅回路図、第２図は本発明による高
周波増幅回路のＡＧＣ回路図、第３図は本発明をテレビ
チューナに適用した回路図である。 Ｑ・・・デュアルゲートＦＥＴ、 １ ・・・入力同調
回路、 ２ ・・・出力同調回路、２１，３６，３７・
・・ダイオード、２３・・・第２ゲートＡＧＣ抵抗、３
１・・・ＵＨＦ入力回路、３２・・・、 ＶＨＦ入力回
路。 特許出願人 松下電器産業株式会社 第１図 第２図 第３図
Claims (2)
- （１）デュアルゲートＦＥＴを用い、その一方のゲート
にＡＧＣ電圧を印加する高周波増幅回路において、上記
ＡＧＣ電圧を印加する一方のゲートとソース間に、アノ
ードがゲート側になるようにダイオードを接続したこと
を特徴とする高周波増幅回路。 - （２）デュアルゲートＦＥＴ及びダイオード部分の回路
を、半導体集積回路により形成したことを特徴とする、
特許請求の範囲第（１）項記載の高周波増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59225117A JPS61103307A (ja) | 1984-10-27 | 1984-10-27 | 高周波増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59225117A JPS61103307A (ja) | 1984-10-27 | 1984-10-27 | 高周波増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61103307A true JPS61103307A (ja) | 1986-05-21 |
| JPH0566770B2 JPH0566770B2 (ja) | 1993-09-22 |
Family
ID=16824232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59225117A Granted JPS61103307A (ja) | 1984-10-27 | 1984-10-27 | 高周波増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61103307A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5363058A (en) * | 1992-03-19 | 1994-11-08 | Mitsubishi Denki Kabushiki Kaisha | Amplifier having linear input-output characteristics and high efficiency |
| US6433639B1 (en) * | 1999-12-13 | 2002-08-13 | Hitachi, Ltd. | High frequency power amplifier module and wireless communication system |
| JP4721287B2 (ja) * | 2005-01-14 | 2011-07-13 | 日本たばこ産業株式会社 | 棒状喫煙物品のためのタングリッドパッケージ及びそのブランク |
-
1984
- 1984-10-27 JP JP59225117A patent/JPS61103307A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5363058A (en) * | 1992-03-19 | 1994-11-08 | Mitsubishi Denki Kabushiki Kaisha | Amplifier having linear input-output characteristics and high efficiency |
| US6433639B1 (en) * | 1999-12-13 | 2002-08-13 | Hitachi, Ltd. | High frequency power amplifier module and wireless communication system |
| US6617927B2 (en) | 1999-12-13 | 2003-09-09 | Hitachi, Ltd. | High frequency power amplifier module, and wireless communications system |
| US6897728B2 (en) | 1999-12-13 | 2005-05-24 | Renesas Technology Corp. | High frequency power amplifier module and wireless communication system |
| JP4721287B2 (ja) * | 2005-01-14 | 2011-07-13 | 日本たばこ産業株式会社 | 棒状喫煙物品のためのタングリッドパッケージ及びそのブランク |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0566770B2 (ja) | 1993-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4048598A (en) | Uhf tuning circuit utilizing a varactor diode | |
| US5994963A (en) | Amplifier circuit and multistage amplifier circuit | |
| JPH0467371B2 (ja) | ||
| US6285257B1 (en) | Feedback type variable gain amplifier | |
| US6437646B2 (en) | Variable gain amplifier circuit and gain control method | |
| US5051705A (en) | Gain-tilt amplifier | |
| US4438529A (en) | TV Tuner circuit | |
| US4590613A (en) | Bipolar AGC with RF transistor DC bias point stabilization | |
| JPS61103307A (ja) | 高周波増幅回路 | |
| JPS61205015A (ja) | 同調電圧トラツキング装置 | |
| US6904271B2 (en) | High-frequency-signal switching circuit suppressing high-frequency-signal distortion | |
| US4763082A (en) | Selectable tuner preamplifier | |
| US7298426B2 (en) | Television tuner having variable gain reduction | |
| US3823379A (en) | Television automatic gain control circuitry providing for compatible control of vhf tuner and uhf tuner | |
| KR890002427Y1 (ko) | 밴드 절환용 출력이득 보상회로 | |
| JPS61110465A (ja) | 高周波増幅回路 | |
| US4352207A (en) | Noise suppression circuit | |
| JPS59146229A (ja) | チユ−ナ装置 | |
| JP3442619B2 (ja) | 高周波ミキサおよび高周波ミキサ集積回路 | |
| JP2814248B2 (ja) | 高周波増幅装置 | |
| JPH02274006A (ja) | 利得可変増幅回路 | |
| JPH0718190Y2 (ja) | チューナ回路 | |
| JPS6219007Y2 (ja) | ||
| JPH0247646Y2 (ja) | ||
| JPH04369918A (ja) | 電子同調チューナ |