JPS6110340Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案はスイツチング増幅器、特に入力信号の
出力端子への増幅伝達を選択的に行なうシングル
エンド或いはバランス型の広帯域増幅器に関す
る。

スイツチング増幅器は各種電気／電子機器に広
く使用されているが、特にオシロスコープの如き
電子計測機器においては複数の入力端子に印加し
た複数の入力信号を選択し、それらのうちの１個
以上の信号を共通負荷に増幅し伝達する為に多数
使用されている。例えば、２現象オシロスコープ
にあつては、チヤンネル１又は２の入力信号を選
択的に共通の垂直増幅器に伝達する為、或いはこ
れらチヤンネル１又は２の信号から取出した内部
トリガ信号、これらと同期関係にある外部トリガ
信号又は電源周波数に関連したライン周期信号を
選択的にトリガパルス再生回路に供給する為に使
用されている。また、外部トリガ信号を必要に応
じて垂直入力回路に加える、いわゆる「外部トリ
ガ信号観測モード」の場合にも斯る増幅器が使用
され得る。このモードについては、特願昭48−
76107号「オシロスコープ」明細書に充分詳細に
開示されているので参照されたい。

このような増幅器の１例をブロツク図で第１図
に示す。入力端子１０，１２に印加した２入力信
号は夫々スイツチング増幅器１４，１６を介して
共通出力増幅器１８次いて出力端子２０へ伝達さ
れる。このスイツチング増幅器１４，１６は制御
端子２２に印加された制御信号の制御下で動作す
るフリツプフロツプであるを可とする制御論理回
路２４で制御される。例えば論理回路２４のＱ出
力が高で出力が低レベルのとき、端子１０に印
加したチヤンネル１信号が増幅されて出力増幅器
１８に伝達され、一方端子１２に印加したチヤン
ネル２信号は遮断（阻止）される。他方論理回路
２４の出力が反転すると、チヤンネル２信号が選
択増幅されて出力増幅器１８に伝達される。

斯るスイツチング増幅器の従来例の電気回路図
を第２図に示す。第２図の平衡型増幅器で、増幅
器回路３０は１対のベース接地トランジスタ３
４，３４′とスイツチング回路３２とを含み、
夫々入力端子２６，２６′及び出力端子２８，２
８′間に直列接続される。スイツチング回路３２
は信号路に直列の２個のダイオード３６，３６′
と並列の２個のダイオード３８，３８′との４個
のダイオードを含んでいる。並列ダイオード３
８，３８′の共通接続点４０に制御信号を印加
し、ダイオード３８，３８′又は３６，３６′を制
御電圧に応じて交互にオン又はオフに制御する。
直列ダイオード３６，３６′がオンで並列ダイオ
ード３８，３８′がオフのとき、トランジスタ３
４，３４′のコレクタ電流は出力端子２８，２
８′に伝達される。他方、ダイオード３６，３
６′がオフでダイオード３８，３８′がオンのとき
は、コレクタ信号電流は短絡されるので、出力端
子２８，２８′に到達できない。然し、これら各
スイツチングダイオードに付随するインダクタン
スが特に高周波において漏洩する。この信号漏洩
は信号伝達を望まないときトランジスタ３４，３
４′をオフにすることにより幾分減少することが
できる。この目的の為に、トランジスタ３４，３
４′のベースに通常順バイアス電圧を印加する分
圧抵抗器４２，４４に加えて、スイツチ４６及び
ダイオード４８をこれら両トランジスタ３４，３
４′のベースに結合し、スイツチ４６を閉じてト
ランジスタ３４，３４′のベース電圧を上昇する
ことによりこれらをオフにしている。

第２図の場合は回路構成が複雑となり、多くの
回路素子を必要とするという欠点がある。

従つて、本考案の目的は、従来回路の欠点のな
いスイツチング増幅器を提供することである。

以下第３図及び第４図を参照して本考案のスイ
ツチング増幅器を詳細に説明する。第３図Ａ乃至
Ｃは本考案のスイツチング増幅器の異なる実施例
を示す。前２者はシングルエンド型であり、最後
のものは平衡型である。第４図は本考案によるス
イツチング増幅器を含む実用平衡増幅器回路を示
す。

第３図Ａの実施例では、第１トランジスタ５０
の主電流路、即ちエミツタ・コレクタが入力端２
６及び出力端２８間に接続される。第１トランジ
スタ５０と同一導電型の第２トランジスタ５２の
エミツタを基準電位源（本実施例にあつてはシヤ
ーシ電位）にコレクタを負荷抵抗器５８を介して
正電源に接続する。ダイオード５４を第２トラン
ジスタ５２のコレクタ・エミツタ間に接続する。
また、他のダイオード５６を第２トランジスタ５
２のコレクタと第１トランジスタ５０のエミツタ
間に接続し、このエミツタは更にバイアス抵抗器
６０を介して負電源に接続する。第１及び第２ト
ランジスタ５０，５２のベースは共通接続して制
御端子６２をなし、スイツチ６４とプルアツプ抵
抗器６６で表わす制御論理回路に接続する。

第３図Ａに示すスイツチング増幅器の動作は次
のとおりである。制御信号が高レベル、即ちスイ
ツチ６４がオフのとき、第２トランジスタ５２は
順バイアスされ、よつてトランジスタ５０，５２
のベース電圧は約＋0.7ボルトであり、トランジ
スタ５２のコレクタ電圧は約０ボルトである。従
つて、第１トランジスタ５０は導通（オン）であ
り、そのエミツタ電圧は約０ボルトであるので、
ダイオード５４，５６は共にオフである。そこ
で、入力信号は実質的に無損失で出力端子２８に
伝達される。その理由は、この状態下でトランジ
スタ５０の入力インピーダンスは極めて低くしか
もダイオード５６はオフであるので高インピーダ
ンスであつて実質的に信号を流さない為である。
制御電圧が低レベル即ちスイツチ６４がオンであ
れば、第２トランジスタ５２はオフとなり、負荷
抵抗器５８を流れる電流はダイオード５４及び５
６を流れる。これらダイオード５４，５６は低イ
ンピーダンス信号路をなすと共に第１トランジス
タ５０のエミツタ電圧を略０ボルトに維持する。
この状態下では、ベース・エミツタ間電圧が０ボ
ルトであるので、第１トランジスタ５０は丁度オ
フ状態になる。

以上の説明から判るとおり、制御端子６２に論
理高又は低レベルを印加することにより、直列信
号路（第１トランジスタ５０）又は並列信号路
（ダイオード５４，５６）を選択的にオン・オフ
して入力信号を選択的に出力端子２８に増幅伝達
する。第１トランジスタ５０のエミツタ電圧、即
ち前段増幅器の出力電圧である入力端子２６の電
圧はスイツチ状態に無関係に略０ボルトの一定値
である。更に、第１及び第２トランジスタ５０，
５２は過度に逆バイアスされるのを効果的に避
け、よつて最高のスイツチング速度が維持でき
る。

第３図Ｂは第１及び第２トランジスタとして
PNPトランジスタを使用している点を除き第３図
Ａの実施例と同じシングルエンド型スイツチング
増幅器である。この回路は第３図Ａと略同様に動
作するので、特別詳細説明を要しないと考える。
第１トランジスタ５０のエミツタ電圧も約０ボル
トの一定値にとどまる。

第３図Ｃは平衡型のスイツチング増幅器であ
り、トランジスタ５０′、ダイオード５６′及びバ
イアス抵抗器６０′を付加した点を除き第３図Ａ
の増幅器と類似である。出力端子２８，２８′へ
選択的に伝達されるプツシユプル入力信号が入力
端２６，２６′に印加される。制御端子６２への
制御信号により、並列路ダイオード５６−５６′
をオフ（又はオン）するとき直列路トランジスタ
５０−５０′をオン（又はオフ）とすることがで
きる。即ち制御端子６２が高レベルのとき、トラ
ンジスタ５２はオンとなり、トランジスタ５０，
５０′及び５２のベース電位を約＋0.7ボルトとな
す。トランジスタ５０，５０′のエミツタ電位は
約０ボルトであり、ダイオード５４，５６及び５
６′はいずれもオフである。一方、制御電圧が低
レベルとなると、トランジスタ５２はオフとな
り、抵抗器５８を流れる電流は１部ダイオード５
４を流れると共に残りはダイオード５６，５６′
更に抵抗器６０，６０′を介して負電源に流れ
る。よつて、トランジスタ５２のコレクタ電圧は
約＋0.7ボルトであるので、トランジスタ５０，
５０′のエミツタ電圧は先の場合と同様約０ボル
トである。このことは、第３図Ａに関して説明し
た前述の作用効果はすべて第３図Ｃについても妥
当することが判る。勿論第３図Ｃの回路は、トラ
ンジスタをすべてPNPに変えると共にダイオード
及び電源の極性を変換することにより第３図Ｂと
同様の平衡型スイツチング増幅器も得られる。

第４図は本考案のスイツチング増幅器を含む平
衡型増幅器の実用回路例である。使用する２個の
スイツチング増幅器６８，７０のうち前者のみ詳
細に示しているが、両方共に同一回路構成であつ
てもよく、必要に応じて３個以上のスイツチング
増幅器を使用してもよく、更に後者の場合には１
部を第２図に示す如き従来回路としてもよい。ス
イツチング増幅器６８，７０の出力は２段のエミ
ツタ接地トランジスタ７４−７４′及び７６−７
６′と帰還抵抗器７８−７８′とを含む出力増幅器
１８ａ入力を結合している。この出力増幅器１８
の入力端をなすトランジスタ７４−７４′のベー
スは１対の等しい抵抗器８０−８０′を介して相
互接続している。トランジスタ７６−７６′のコ
レクタは出力端子２８，２８′をなし、１対の抵
抗器８２−８２′を介して相互接続している。演
算増幅器８４とエミツタフオロワ・トランジスタ
８６を含むDCレベル補正回路を、これら抵抗器
８０−８０′及び８２−８２′の中点間に接続して
いる。

動作を説明すると、スイツチ６４がオフ、即ち
制御信号が高レベルのとき、入力端子２６−２
６′間に印加した第１入力信号が選択でき、この
信号を出力増幅器１８へ伝達する。斯る増幅回路
の電圧利得は帰還抵抗器７８，７８′と入力抵抗
器６１，６１′の抵抗比で略決まる。同様にし
て、第２スイツチング増幅器７０をエネーブルす
ると、入力端子７２−７２′間に印加した第２入
力信号が増幅されて出力端子２８−２８′に現わ
れる。勿論第１スイツチング増幅器６８のスイツ
チ６４はこの状態では不動作（デイスエーブル）
である。上述した通り、選択されない入力信号は
並列路ダイオード５６−５６′により完全にシヤ
ントされて出力端には漏洩しないので信号の干渉
は生じない。演算増幅器８４を含む帰還路は出力
端子２８−２８′の平均直流レベルを一定値、こ
の実施例では０ボルトに維持する。

上述の説明及び添付図より明白な如く、本考案
によるスイツチング増幅器は基本的には同一導電
型の２個のトランジスタと、２個のダイオード及
び少数の受動素子とを用い、平衡型にするには同
一導電型の３個のトランジスタと、３個のダイオ
ードと少数の受動素子とにより構成している。ト
ランジスタを直列信号路に、またダイオードをそ
のエミツタに並列信号路として使用することによ
り、エミツタ電圧を実質的に変化することなく制
御信号に応じて入力信号の完全な伝達或いは遮断
を確実に行なうことができる。このスイツチン
グ・トランジスタのベース・エミツタ接合には最
適バイアスが印加されるので、最適動作が確実に
得られる。また増幅器は論理回路で直接制御でき
るので、リモートコントロールが可能である。

尚、上述の説明は本考案の好適実施例について
のみ行なつたものであるが、本考案は何ら斯る実
施例に限定するものではなく、当業者は本考案の
要旨に基づいて、特定の応用例に従つて夫々最適
な変更・変形が可能であること容易に理解できよ
う。よつて、本考案の技術的範囲には当然斯る変
更・変形をも包含するものと解すべきである。

【図面の簡単な説明】

第１図は本考案のスイツチング増幅器の応用例
を示すブロツク図、第２図は従来のスイツチング
増幅器の回路図、第３図Ａ乃至Ｃは本考案のスイ
ツチング増幅器の好適実施例の回路図、第４図は
本考案によるスイツチング増幅器を含む実用増幅
回路図である。 図中、５０（又は５０′）は第１トランジス
タ、５２は第２トランジスタ、５６（又は５
６′）は第１ダイオード、５４は第２ダイオード
を示す。

Claims (1)

【実用新案登録請求の範囲】
1. エミツタ及びコレクタを夫々入力及び出力端子
   に接続した第１トランジスタと、ベース及びコレ
   クタを夫々上記第１トランジスタのベース及び抵
   抗器を介して所望電源に接続し、エミツタを基準
   電位源に接続した上記第１トランジスタと同じ導
   電型の第２トランジスタと、上記第１トランジス
   タのエミツタ及び基準電位源間に互いに逆方向に
   直列接続し中点を上記第２トランジスタのコレク
   タに接続した第１及び第２ダイオードとを具え、
   上記第１及び第２トランジスタのベース電圧を制
   御するようにしたスイツチング増幅器。