JPS611036A - 半導体チツプの整列方法 - Google Patents
半導体チツプの整列方法Info
- Publication number
- JPS611036A JPS611036A JP12156384A JP12156384A JPS611036A JP S611036 A JPS611036 A JP S611036A JP 12156384 A JP12156384 A JP 12156384A JP 12156384 A JP12156384 A JP 12156384A JP S611036 A JPS611036 A JP S611036A
- Authority
- JP
- Japan
- Prior art keywords
- transfer plate
- semiconductor chips
- polarity
- chip
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims description 17
- 230000002950 deficient Effects 0.000 claims description 10
- 238000005259 measurement Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は多数の半導体チップをその極性を特定方向に揃
えて整列させる半導体チップの整列方法に関するもので
ある。
えて整列させる半導体チップの整列方法に関するもので
ある。
[従来技術]
半導体素子を量産する場合、例えば第3図に示すように
所定のP−N接合を形成した半導体ウェハ(1)を個々
の半導体チップ(2)に分割した後、このチップ(2)
の電気的特性をチェックしながら1個毎に図示を省略し
た真空ピンセットで吸着しリードフレーム(3)上の所
定位置に搭載し以後所定の処理が施されるという方法が
採られている。
所定のP−N接合を形成した半導体ウェハ(1)を個々
の半導体チップ(2)に分割した後、このチップ(2)
の電気的特性をチェックしながら1個毎に図示を省略し
た真空ピンセットで吸着しリードフレーム(3)上の所
定位置に搭載し以後所定の処理が施されるという方法が
採られている。
あるいはリードフレーム(3)に搭載する前にシート(
4)上の個々に分割された半導体チップ(2)の特性を
チェックした後、別に用意されたトレイに1個毎に真空
ビンセットで吸着し極性を揃えこれをさらにリードフレ
ーム(3)上に移すという方法が採られている。
4)上の個々に分割された半導体チップ(2)の特性を
チェックした後、別に用意されたトレイに1個毎に真空
ビンセットで吸着し極性を揃えこれをさらにリードフレ
ーム(3)上に移すという方法が採られている。
しかるに上記の方法による場合、多数かつ小片の半導体
チップを手作業で取扱うので作業能率が向上しないとい
う欠点があった。
チップを手作業で取扱うので作業能率が向上しないとい
う欠点があった。
[発明の概要]
本発明は上記の事情に基づきなされたもので、半導体チ
ップの電気的特性および極性をチェックしつつ良品の半
導体チップのみを特定方向に極性を揃えて大量に整列さ
せることができる半導体チップの整列方法を提供するこ
とを目的とする。
ップの電気的特性および極性をチェックしつつ良品の半
導体チップのみを特定方向に極性を揃えて大量に整列さ
せることができる半導体チップの整列方法を提供するこ
とを目的とする。
[発明の実施例コ
以下に本発明の一実施例につぎ第1図および第2図を参
照して説明する。
照して説明する。
第1図は本発明の方法を実施するための装置の要素を概
略的に示したものである。
略的に示したものである。
同図において(10)は第1の転写板、(11)は第2
の転写板であって、これらはその表面には縦、横に半導
体チップを収納するための多数の凹所(10a )、(
11a >が形成サレ;X (7) 凹所(10a)、
(11a)は同一ピッチおよび第2の転写板(11)上
に第1の転写板(10)を反転させて重ね合せた場合に
相互に一致する位置に形成されている。
の転写板であって、これらはその表面には縦、横に半導
体チップを収納するための多数の凹所(10a )、(
11a >が形成サレ;X (7) 凹所(10a)、
(11a)は同一ピッチおよび第2の転写板(11)上
に第1の転写板(10)を反転させて重ね合せた場合に
相互に一致する位置に形成されている。
上記第1の転写板(10)および第2の転写板(11)
は絶縁材料で形成され上記第1の転写板(10)には凹
所(10a)に連通ずる導体(12)が設けられている
。
は絶縁材料で形成され上記第1の転写板(10)には凹
所(10a)に連通ずる導体(12)が設けられている
。
この導体(12)は凹所(10a)内に収納される半導
体チップ(13)の一方の面に接触し電気的特性および
極性をチェックする際の共通電極となる。
体チップ(13)の一方の面に接触し電気的特性および
極性をチェックする際の共通電極となる。
また、第1の転写板(10)には各凹所(10a)に通
じる透孔(10b)が設けられこの透孔(10b)はメ
イン通路(10C)に連通し、このメイン通路(10c
)はその一端が真空ポンプ(14)に接続される。
じる透孔(10b)が設けられこの透孔(10b)はメ
イン通路(10C)に連通し、このメイン通路(10c
)はその一端が真空ポンプ(14)に接続される。
(15)は半導体チップ(13)の電気的特性および極
性をチェックするための測定用移動ヘッドであってこの
ヘッド(15)には第1の転写板(10)の凹所(10
a)のピッチに一致するビッヂの複数の測定針(15a
)を有する。この測定針(15a)はそれぞれ接続線(
16)を介して測定i?l!(17)に接続されこの測
定電源(17)は制御装置(18)に連結されている。
性をチェックするための測定用移動ヘッドであってこの
ヘッド(15)には第1の転写板(10)の凹所(10
a)のピッチに一致するビッヂの複数の測定針(15a
)を有する。この測定針(15a)はそれぞれ接続線(
16)を介して測定i?l!(17)に接続されこの測
定電源(17)は制御装置(18)に連結されている。
制御装置(18)では測定針(15a>で測定した半導
体チップ(13)の電気的特性および極性を記憶し、特
性不良および特定極性の半導体チップ(13)のみを吸
着するように後述の真空吸着ノズルに出力指令を与える
とともに半導体チップ(13)の吸着移動工程中に特性
不良の半導体チップ(13)の吸着を解除するように真
空吸着ノズルに指令を与える機能を備えている。
体チップ(13)の電気的特性および極性を記憶し、特
性不良および特定極性の半導体チップ(13)のみを吸
着するように後述の真空吸着ノズルに出力指令を与える
とともに半導体チップ(13)の吸着移動工程中に特性
不良の半導体チップ(13)の吸着を解除するように真
空吸着ノズルに指令を与える機能を備えている。
(19)は吸着ノズル台であって、このノズル台(19
)には前記凹所(10a)、(11a)のピッチに合せ
た複数の吸着ノズル(19a)が設けてあり、この吸着
ノズル(19a)はそれぞれ真空バルブ(19b)を介
して真空ポンプ(20)に接続されている。
)には前記凹所(10a)、(11a)のピッチに合せ
た複数の吸着ノズル(19a)が設けてあり、この吸着
ノズル(19a)はそれぞれ真空バルブ(19b)を介
して真空ポンプ(20)に接続されている。
上記の吸着ノズル台(19)は制御装置(18)の出力
指令によって第1の転写板(10)、第2の転写板(1
1)間の水平移動およびそれらの所定列への昇降をなす
ように構成されている。
指令によって第1の転写板(10)、第2の転写板(1
1)間の水平移動およびそれらの所定列への昇降をなす
ように構成されている。
図中(21)は第1の転写板(10)と第2の転写板(
11)の間に配置された不良半導体チップ収納箱である
。
11)の間に配置された不良半導体チップ収納箱である
。
次に上記構成の装置を用いて本発明の半導体チップの整
列方法について述べる。
列方法について述べる。
■ まず所定のP−N接合が形成された半導体ウェハか
ら個々の細片チップに分割された半導体チップ(13)
が第1の転写板(10)の凹所(10a>に供給される
。
ら個々の細片チップに分割された半導体チップ(13)
が第1の転写板(10)の凹所(10a>に供給される
。
■ 制御装置(18)からの指令により測定用移動ヘッ
ド(15)が第1の転写板(10)の第1列目の凹所(
10a)上に下降しその測定側(15a)を各凹所(1
0,8)内の半導体チップ(13)の表面に接触する。
ド(15)が第1の転写板(10)の第1列目の凹所(
10a)上に下降しその測定側(15a)を各凹所(1
0,8)内の半導体チップ(13)の表面に接触する。
半導体チップ(13)の下面は導体(12)に接触し、
この導体(12)は接続線(22)を介して測定電源(
17)に接続され開回路を構成し、半導体チップ(13
)の耐几、順方向特性等の電気的特性を測定し、その測
定結果を制御装置(18)で記憶する。
この導体(12)は接続線(22)を介して測定電源(
17)に接続され開回路を構成し、半導体チップ(13
)の耐几、順方向特性等の電気的特性を測定し、その測
定結果を制御装置(18)で記憶する。
■ 次に測定用移動ヘッド(15)を所定位置まで上昇
させた後、同じく制御装置(18)からの指令により吸
着ノズル台(19)を水平方向に移動しかつ第1の転写
板(10)の第1列目の凹所(10a)上に下降させる
。
させた後、同じく制御装置(18)からの指令により吸
着ノズル台(19)を水平方向に移動しかつ第1の転写
板(10)の第1列目の凹所(10a)上に下降させる
。
■ 制御装置く18)では記憶した測定結果に基づぎ特
定方向の極性および特性不良の半導体チップ(13)を
判別し、これらの°チップ(13)のみを吸着すべく真
空バルブ(19b)に「聞」の出力指令を出す。
定方向の極性および特性不良の半導体チップ(13)を
判別し、これらの°チップ(13)のみを吸着すべく真
空バルブ(19b)に「聞」の出力指令を出す。
これにより真空ポンプ(20)から真空が吸着ノズル(
19a)に供給され特・定方向の極性に対して反対極性
となる半導体チップ(13)を残して他の半導体チップ
(13)が吸着ノズル(19a)に吸着される。
19a)に供給され特・定方向の極性に対して反対極性
となる半導体チップ(13)を残して他の半導体チップ
(13)が吸着ノズル(19a)に吸着される。
■ 制御装置(18)の出力指令により吸着ノズル台(
19ンが所定位置まで上昇した後、不良半導体チップ収
納箱(21)の位置まで水平移動し、ここで同じく制御
装置(18)の出力指令により特性不良と判別された半
導体チップ(13)を吸着している吸着ノズル(19a
)の真空バルブ(19b)を「閉」にすべく出力指令を
出し、吸着ノズル(19a)から特性不良と判別された
半導体チップ(13)を不良半導体チップ収納箱(21
)内に落下させる。
19ンが所定位置まで上昇した後、不良半導体チップ収
納箱(21)の位置まで水平移動し、ここで同じく制御
装置(18)の出力指令により特性不良と判別された半
導体チップ(13)を吸着している吸着ノズル(19a
)の真空バルブ(19b)を「閉」にすべく出力指令を
出し、吸着ノズル(19a)から特性不良と判別された
半導体チップ(13)を不良半導体チップ収納箱(21
)内に落下させる。
■ 次いで、再び吸着ノズル台(19)を第2の転写板
(11)の対応列、例えば第1の転写板(10)の[I
]列を移動しているときには第2の転写板(11)の[
1F列の直上位置まで水平移動させた後、下降させ凹所
(1コa〉内に半導体デツプ(13)を収納する。
(11)の対応列、例えば第1の転写板(10)の[I
]列を移動しているときには第2の転写板(11)の[
1F列の直上位置まで水平移動させた後、下降させ凹所
(1コa〉内に半導体デツプ(13)を収納する。
こうして第2の転写板(11)のN]列には同一極性に
揃えられた半導体チップ(13)が先の不良半導体チッ
プおよび第1の転写板(10)に残された半導体チップ
(13)を除いて所謂歯抜けの状態で整列される。
揃えられた半導体チップ(13)が先の不良半導体チッ
プおよび第1の転写板(10)に残された半導体チップ
(13)を除いて所謂歯抜けの状態で整列される。
以上の動作を最終列まで繰返した後、次の工程に移る。
■ 第1の転写板(10)の内部に設けたメイン通路(
10c)に連通ずる外部パイプ(10d>に制御装置(
18)の出力指令により真空・バルブ(14a)を開き
真空ポンプ(14)からの真空を供給し第1の転写板(
10)の凹所(10a)に残った半導体チップ(13)
を吸着しつつ第1の転写板(10)を第2の転写板(1
1〉上に反転させて重ね合せ第2図(B)に示す状態と
する。
10c)に連通ずる外部パイプ(10d>に制御装置(
18)の出力指令により真空・バルブ(14a)を開き
真空ポンプ(14)からの真空を供給し第1の転写板(
10)の凹所(10a)に残った半導体チップ(13)
を吸着しつつ第1の転写板(10)を第2の転写板(1
1〉上に反転させて重ね合せ第2図(B)に示す状態と
する。
■ 制御装置(18)からの出力指令により真空バルブ
(14a)を閉じ、凹所(10a)内への真空の供給を
断つと、凹所(10a)内の残余の半導体チップ(13
)が反転されて第2の転写板(11)の凹所(11a)
内に移る。
(14a)を閉じ、凹所(10a)内への真空の供給を
断つと、凹所(10a)内の残余の半導体チップ(13
)が反転されて第2の転写板(11)の凹所(11a)
内に移る。
■ 最後に制御装置(18)からの出力指令により第1
の転写板(10)を初期位置に復帰させた後、第2の転
写板(11)の半導体チップ(13)が収納されていな
い部分、すなわち特性不良として取除かれた第1の転写
&(10)の凹所(10a)に対応する凹所(11a
)の部分にはその数も少いため手作業により特定方向に
極性を揃えて半導体チップ(13)を補充する。
の転写板(10)を初期位置に復帰させた後、第2の転
写板(11)の半導体チップ(13)が収納されていな
い部分、すなわち特性不良として取除かれた第1の転写
&(10)の凹所(10a)に対応する凹所(11a
)の部分にはその数も少いため手作業により特定方向に
極性を揃えて半導体チップ(13)を補充する。
なお、測定!−1(15a)および吸着ノズル(19a
)のピッチは転写板(10a)、(11a)のピッチの
一つおきのピッチとして、1列の穴を2回に分けて測定
、吸着を行いチップを移動させることにより、微小サイ
ズのチップを取り扱うこともできる。
)のピッチは転写板(10a)、(11a)のピッチの
一つおきのピッチとして、1列の穴を2回に分けて測定
、吸着を行いチップを移動させることにより、微小サイ
ズのチップを取り扱うこともできる。
[発明の効果]
本発明は上記のように構成したので、第2の転写板上に
は半導体チップの極性がすべて同一方向に揃えられしか
も一列毎に同時に自動的に行なわれるので、整列作業の
作業能率を向上させるとともに次工程の例えば半導体チ
ップをリードフレームに供給する場合に極性が同一方向
に揃えられているので、容易に供給工程の自動化が可能
であり、半導体素子の製造効率を向上させ得る。
は半導体チップの極性がすべて同一方向に揃えられしか
も一列毎に同時に自動的に行なわれるので、整列作業の
作業能率を向上させるとともに次工程の例えば半導体チ
ップをリードフレームに供給する場合に極性が同一方向
に揃えられているので、容易に供給工程の自動化が可能
であり、半導体素子の製造効率を向上させ得る。
さらに特性不良の半導体チップが第1の転写板から第2
の転写板へ移動させる工程で自動的に除去することがで
き最終製品の信頼性の向上に寄与することかできる。
の転写板へ移動させる工程で自動的に除去することがで
き最終製品の信頼性の向上に寄与することかできる。
第1図は本発明の半導体チップの整列方法を実施づるた
めに使用する装置の一例を示す構成図、第2図(A)は
上記装置の第1の転写板の構成を示す一部切欠断面図、
同図(B)は上記第1の転写板と第2転写板を反転させ
て重ね合けだ状態の一部切欠断面図、第3図は従来の整
列方法を説明1゛るための図である。 10・・・第1の転写板、10a・・・凹所、11・・
・第2の転写板、11a・・・凹所、13・・・半導体
チップ、15・・・測定用移動ヘッド、15・・・測定
針、 18・・・制御装置、19・・・吸着ノズル
台、19a・・・吸着ノズル。 出 願 人
めに使用する装置の一例を示す構成図、第2図(A)は
上記装置の第1の転写板の構成を示す一部切欠断面図、
同図(B)は上記第1の転写板と第2転写板を反転させ
て重ね合けだ状態の一部切欠断面図、第3図は従来の整
列方法を説明1゛るための図である。 10・・・第1の転写板、10a・・・凹所、11・・
・第2の転写板、11a・・・凹所、13・・・半導体
チップ、15・・・測定用移動ヘッド、15・・・測定
針、 18・・・制御装置、19・・・吸着ノズル
台、19a・・・吸着ノズル。 出 願 人
Claims (1)
- 【特許請求の範囲】 縦、横の整列された複数の凹所を有する第1の転写板上
に半導体チップが供給される工程と、上記第1の転写板
に供給された半導体チップの特性および極性を一列毎に
測定し、その結果を記憶しかつ特定方向の極性および特
性不良の半導体チップを判別する工程と、 この工程で判別された特定方向の極性および特性不良の
半導体チップのみを一列毎に第1の転写板から吸着し搬
送工程途上で前記特性不良の半導体チップのみを除去し
て第2の転写板の対応凹所内に特定方向の極性のみの半
導体チップを一列毎に移す工程と、 前記第1の転写板に残った前記特定極性に対して反対極
性になる半導体チップを当該転写板とともに第2の転写
板上に反転させて重ね合せ残りの半導体チップを第2の
転写板の空所部分に移し第2の転写板上の半導体チップ
を均一に特定方向極性に整列させる工程とを有すること
を特徴とする半導体チップの整列方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12156384A JPS611036A (ja) | 1984-06-13 | 1984-06-13 | 半導体チツプの整列方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12156384A JPS611036A (ja) | 1984-06-13 | 1984-06-13 | 半導体チツプの整列方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS611036A true JPS611036A (ja) | 1986-01-07 |
| JPH02854B2 JPH02854B2 (ja) | 1990-01-09 |
Family
ID=14814328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12156384A Granted JPS611036A (ja) | 1984-06-13 | 1984-06-13 | 半導体チツプの整列方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS611036A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02131118U (ja) * | 1989-03-31 | 1990-10-31 | ||
| CN114695187A (zh) * | 2020-12-29 | 2022-07-01 | 细美事有限公司 | 半导体封装件转移方法、半导体封装件转移模块及半导体封装件锯切和分拣装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51148375A (en) * | 1975-06-14 | 1976-12-20 | Fujitsu Ltd | Mesuring method of specific characteristics of semicondutor element |
| JPS5439576A (en) * | 1977-09-02 | 1979-03-27 | Nec Corp | Inspection method for semiconductor device |
-
1984
- 1984-06-13 JP JP12156384A patent/JPS611036A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51148375A (en) * | 1975-06-14 | 1976-12-20 | Fujitsu Ltd | Mesuring method of specific characteristics of semicondutor element |
| JPS5439576A (en) * | 1977-09-02 | 1979-03-27 | Nec Corp | Inspection method for semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02131118U (ja) * | 1989-03-31 | 1990-10-31 | ||
| CN114695187A (zh) * | 2020-12-29 | 2022-07-01 | 细美事有限公司 | 半导体封装件转移方法、半导体封装件转移模块及半导体封装件锯切和分拣装置 |
| JP2022104810A (ja) * | 2020-12-29 | 2022-07-11 | セメス株式会社 | 半導体パッケージの移送方法、半導体パッケージ移送モジュール、及び半導体パッケージ切断及び分類装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02854B2 (ja) | 1990-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4915565A (en) | Manipulation and handling of integrated circuit dice | |
| KR930009376B1 (ko) | 비접촉식 다이스 어레이로 부터 선택된 집적회로 다이스를 제거하기 위한 방법 및 장치 | |
| US4626167A (en) | Manipulation and handling of integrated circuit dice | |
| US6871394B2 (en) | Method for aligning substrates in a tray | |
| CN108886002B (zh) | 芯片封装设备及其方法 | |
| KR20010062479A (ko) | 멀티칩 본딩 방법 및 장치 | |
| KR102822815B1 (ko) | 전자부품 테스트용 핸들러 및 이의 파지플레이트 | |
| US10734349B2 (en) | Apparatus and method for packaging components | |
| KR20180013317A (ko) | 반도체 소자들을 지지하기 위한 스테이지 및 이를 구비하는 반도체 소자 테스트 장치 | |
| JPS611036A (ja) | 半導体チツプの整列方法 | |
| KR100295786B1 (ko) | Ic 패키지 전송 및 재배치 장치 | |
| TW200947572A (en) | Apparatus and method for mounting electronic component | |
| JPH09175647A (ja) | 半導体デバイス搬送処理装置 | |
| CN218486593U (zh) | 一种引线框架快速检测装置 | |
| JPH0992664A (ja) | チップの搭載装置 | |
| KR101020669B1 (ko) | 반도체 칩의 픽업 및 플레이스 장치 | |
| JPH06167459A (ja) | 半導体装置の検査装置およびそれに使用されるローディング装置、トレイ段積み装置、保持装置、位置決め装置 | |
| WO2022097415A1 (ja) | 搬送装置、搬送方法、ダイボンダ、およびボンディング方法 | |
| JP3980855B2 (ja) | 電子部品へのテスト用気体充填装置 | |
| JP3462944B2 (ja) | バンプボンダーおよびバンプボンダー用チップ搬送方法 | |
| KR102854204B1 (ko) | 다이 이송 모듈 및 이를 포함하는 다이 본딩 장치 | |
| JP2744324B2 (ja) | 樹脂タブレットの整列方法および整列装置 | |
| KR20250161447A (ko) | 전자부품 테스트용 핸들러 | |
| JP2001068894A (ja) | 電子部品の実装装置および実装方法 | |
| KR20240117238A (ko) | 컨버전 키트 캐리어 및 그것을 갖는 소잉 소팅 시스템 |