JPS611042A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS611042A JPS611042A JP59121486A JP12148684A JPS611042A JP S611042 A JPS611042 A JP S611042A JP 59121486 A JP59121486 A JP 59121486A JP 12148684 A JP12148684 A JP 12148684A JP S611042 A JPS611042 A JP S611042A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- leads
- semiconductor chip
- lead
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
- H10W70/424—Cross-sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野〕
本発明は半導体装置に係り、特に樹脂封止パッケージ、
低融点ガラス封止パッケージ等の１４止型外囲器を備え
たものに関する。
低融点ガラス封止パッケージ等の１４止型外囲器を備え
たものに関する。
半導体装置の外囲器としては、す゛−ドフレームを用い
半導体チップとのワイヤボンディングを行った後封止を
行う封止型のものが品質と信頼性の向上と相俟って従来
セラミックパッケージを使用していた分野にも広く使用
されるようになっている。封止型のパッケージには、ワ
イヤボンディング完了後のリードフレームを型の中に入
れ熱硬化性プラスチック樹脂でモールドする樹脂封止型
のものと、セラミック基板の上に搭載したワイヤボンデ
ィング後の集積回路チップを低融点ガラスで封止しキャ
ップで被うサーディツプパッケージがあり、後者は特に
大電流の流れるチップに適用される。
半導体チップとのワイヤボンディングを行った後封止を
行う封止型のものが品質と信頼性の向上と相俟って従来
セラミックパッケージを使用していた分野にも広く使用
されるようになっている。封止型のパッケージには、ワ
イヤボンディング完了後のリードフレームを型の中に入
れ熱硬化性プラスチック樹脂でモールドする樹脂封止型
のものと、セラミック基板の上に搭載したワイヤボンデ
ィング後の集積回路チップを低融点ガラスで封止しキャ
ップで被うサーディツプパッケージがあり、後者は特に
大電流の流れるチップに適用される。
これらの封止型パッケージでは封止が完全に行われで外
部リードの抜けがなく、また外部リードと封止材の境界
部にはがれ等による空隙が発生しないことが要求される
。
部リードの抜けがなく、また外部リードと封止材の境界
部にはがれ等による空隙が発生しないことが要求される
。
すなわち、半導体装置は第５図の断面図に示すように集
積回路チップ１はリードフレームのベッド部２に導電性
接着剤３等によりダイボンディングされており、ベッド
部２の周囲に配設された内 ゛部リード４と集積
回路チップ１上の電極６とは金またはアルミニウム等の
金属ワイヤ７で接続されており、これらは熱硬化性樹脂
８により封止されている。この樹脂封止体の外部に延出
したリードは外部リードと称され、例えばプリント基板
との接続に使用される。
積回路チップ１はリードフレームのベッド部２に導電性
接着剤３等によりダイボンディングされており、ベッド
部２の周囲に配設された内 ゛部リード４と集積
回路チップ１上の電極６とは金またはアルミニウム等の
金属ワイヤ７で接続されており、これらは熱硬化性樹脂
８により封止されている。この樹脂封止体の外部に延出
したリードは外部リードと称され、例えばプリント基板
との接続に使用される。
近年、樹脂封止技術は著しく改善され、信頼性が向上し
ているが、それでもリードと樹脂との密着性が悪かった
り、両者の熱＃服率が著しく相違した場合には第５図に
示すようにはがれ９が生じこのためリード４．５が抜け
やすくなり、またこのはがれ９部を通じて空気中の水分
が外囲器内部に侵入し半導体装置の信頼性を著しく低下
させる。
ているが、それでもリードと樹脂との密着性が悪かった
り、両者の熱＃服率が著しく相違した場合には第５図に
示すようにはがれ９が生じこのためリード４．５が抜け
やすくなり、またこのはがれ９部を通じて空気中の水分
が外囲器内部に侵入し半導体装置の信頼性を著しく低下
させる。
このため、リード抜けを防止し、耐湿性を向上させる目
的で内部リードの形状について種々の提案がなされてい
る。
的で内部リードの形状について種々の提案がなされてい
る。
第６図は従来の内部リード４の形状を示す平面図であっ
て、第６図（ａ）は内部リードに丸穴１１を開孔させた
もの、第６図（ｂ）は突起部１２を設けたもの、第６図
（Ｃ）は切欠き部１３を設けたもの、第６図１）は屈曲
部１４を設けたものである。このような形状の採用によ
り樹脂とリードの密着性が向上し引張強度および耐湿性
の向上を図ることができる。
て、第６図（ａ）は内部リードに丸穴１１を開孔させた
もの、第６図（ｂ）は突起部１２を設けたもの、第６図
（Ｃ）は切欠き部１３を設けたもの、第６図１）は屈曲
部１４を設けたものである。このような形状の採用によ
り樹脂とリードの密着性が向上し引張強度および耐湿性
の向上を図ることができる。
しかしながら、このような形状を採用しても特に耐湿性
に関しては不充分な場合がある。また、半導体装置の高
集積化に伴ない、内部リードの幅についての制限が厳し
くなっており、特に第６図（ｂ）および（ｄ）のような
形状を採用することは困難である。
に関しては不充分な場合がある。また、半導体装置の高
集積化に伴ない、内部リードの幅についての制限が厳し
くなっており、特に第６図（ｂ）および（ｄ）のような
形状を採用することは困難である。
本発明は上記事情に鑑みてなされたもので、リードの抜
けがなく、また、耐湿性のすぐれた半導体装置を提供す
ることを目的とする。
けがなく、また、耐湿性のすぐれた半導体装置を提供す
ることを目的とする。
〔発明の概要）
上記目的達成のため、本発明においては半導体チップと
、この半導体チップの周囲に配設されて前記半導体チッ
プと接続され、かつ前記半導体チップとの接続部分以外
に厚さが変化する部分を設けた内部リードと、この内部
リードおよび前記集積回路チップを気密状態で封止する
封止体と、この封止体から外部に延出し、前記内部リー
ドと連続した外部リードと、を備えた半導体装置を備え
ており、耐湿性の優れた高集積化半導体装置を得ること
ができるものである。
、この半導体チップの周囲に配設されて前記半導体チッ
プと接続され、かつ前記半導体チップとの接続部分以外
に厚さが変化する部分を設けた内部リードと、この内部
リードおよび前記集積回路チップを気密状態で封止する
封止体と、この封止体から外部に延出し、前記内部リー
ドと連続した外部リードと、を備えた半導体装置を備え
ており、耐湿性の優れた高集積化半導体装置を得ること
ができるものである。
また、他の本発明においては、半導体チップと、この半
導体チップの周囲に配設されて前記半導体チップと接続
され、かつ前記半導体チップとの接続部分以外に幅およ
び厚さが変化する部分を設けた内部リードと、を備えて
おり、耐湿性のさらに優れた半導体装置を得ることがで
きるものである。
導体チップの周囲に配設されて前記半導体チップと接続
され、かつ前記半導体チップとの接続部分以外に幅およ
び厚さが変化する部分を設けた内部リードと、を備えて
おり、耐湿性のさらに優れた半導体装置を得ることがで
きるものである。
（発明の実施例）
以下、図面を参照しながら本発明の実施例のいくつかを
詳細に説明する。
詳細に説明する。
第１図は本発明にかかる半導体装置の構成を示す断面図
であって、第５図と同様、半導体チップ１はリードフレ
ームのベッド部２に導電性接着剤３等によりダイボンデ
ィングされ、ベッド部２の周囲に配設された内部リード
２０は半導体デツプ１上の電極６と金属ワイヤ７により
接続されており、これらは熱硬化性樹脂８により封止さ
れている。樹脂８外には内部リード２０に連続した外部
リード２１が設けられている。この実施例においては内
部リード２０に凹部２２が形成されている。
であって、第５図と同様、半導体チップ１はリードフレ
ームのベッド部２に導電性接着剤３等によりダイボンデ
ィングされ、ベッド部２の周囲に配設された内部リード
２０は半導体デツプ１上の電極６と金属ワイヤ７により
接続されており、これらは熱硬化性樹脂８により封止さ
れている。樹脂８外には内部リード２０に連続した外部
リード２１が設けられている。この実施例においては内
部リード２０に凹部２２が形成されている。
この凹部２２はリード厚２５０μに対し５０μ程度であ
る。
る。
第２図および第３図は他の実施例を示す断面図であって
、内部リード部分を中心にして描いである。
、内部リード部分を中心にして描いである。
第２図においては内部リード２０の両面に凹部２２およ
び２３が交互に形成されている。
び２３が交互に形成されている。
このような凹部は各種の方法で形成することができるが
、一般的にはリードフレームをプレスで打抜く際に型を
用いたコイニングを行う方法と、エツチングでリードフ
レームを抜く際に所望部分をさらにエツチングする方法
が採用される。
、一般的にはリードフレームをプレスで打抜く際に型を
用いたコイニングを行う方法と、エツチングでリードフ
レームを抜く際に所望部分をさらにエツチングする方法
が採用される。
第３図は内部リード２０上に凸部２４を設けて厚さを変
化させたものである。この凸部２４はめつき、溶射等に
より金属を付着させることによって形成される。
化させたものである。この凸部２４はめつき、溶射等に
より金属を付着させることによって形成される。
以上のような凹部あるいは凸部は樹脂と内部リードをか
み合わせ、また接触面積を増大させるから、リードは抜
けにくくなり、水分が侵入しにくくなって耐湿性が向上
する。
み合わせ、また接触面積を増大させるから、リードは抜
けにくくなり、水分が侵入しにくくなって耐湿性が向上
する。
第４図は本発明にかかる半導体装置に使用される内部リ
ード３００種々の実施例の構成を示す平面図であって、
断面形状は第２図に示したものであるとして描いである
。第４図（ａ）では厚さの変化と共にリード幅を変化さ
せる切欠き部３１を有している。また第４図（ｂ）では
突起部３２、第４図（Ｃ）では円形孔３３が設けられリ
ード幅を変化させている。第４図（ｄ）においては内部
リード３０自体が屈曲部３４を有しており、リード幅に
対し、見かけのリード幅を増大させている。
ード３００種々の実施例の構成を示す平面図であって、
断面形状は第２図に示したものであるとして描いである
。第４図（ａ）では厚さの変化と共にリード幅を変化さ
せる切欠き部３１を有している。また第４図（ｂ）では
突起部３２、第４図（Ｃ）では円形孔３３が設けられリ
ード幅を変化させている。第４図（ｄ）においては内部
リード３０自体が屈曲部３４を有しており、リード幅に
対し、見かけのリード幅を増大させている。
このように厚さ変化と幅変化を共に有する内部リードで
は、樹脂と内部リードの接触面積がさらに増大するため
耐湿性をさらに向上させることができる。
は、樹脂と内部リードの接触面積がさらに増大するため
耐湿性をさらに向上させることができる。
以上の実施例においては、樹脂封止型の半導体装置につ
いて説明したが、低融ガラスにより封止が行われるいわ
ゆるサーディツプパッケージにも適用することができる
。
いて説明したが、低融ガラスにより封止が行われるいわ
ゆるサーディツプパッケージにも適用することができる
。
また、厚さ変化部、幅変化部の形状は実施例に示したも
のの他あらゆる形状を採用することができ、それらの数
、大きさも適宜選択することができる。
のの他あらゆる形状を採用することができ、それらの数
、大きさも適宜選択することができる。
さらに厚さ変化部は実施例ではリード幅全体にわたって
いるが、その必要は必ずしもなくリード幅の一部に厚さ
変化を設【プてもよい。
いるが、その必要は必ずしもなくリード幅の一部に厚さ
変化を設【プてもよい。
以上−のように、本発明においては内部リードの厚さ変
化を利用して封止体との密着性を向上させているので、
高集積化された封止型半導体装置においても外部リード
の抜けを招くことがなく、また封止体のはがれ等が生じ
ないことから耐湿性を向上させることができる。
化を利用して封止体との密着性を向上させているので、
高集積化された封止型半導体装置においても外部リード
の抜けを招くことがなく、また封止体のはがれ等が生じ
ないことから耐湿性を向上させることができる。
また、内部リードの厚さ変化部と幅変化部を併有する本
発明においては、封止体と内部リードの接触面積増大に
伴って外部リードの固定と耐湿性をさらに良好にするこ
とができる。
発明においては、封止体と内部リードの接触面積増大に
伴って外部リードの固定と耐湿性をさらに良好にするこ
とができる。
第１図は本発明にかかる半導体装置の構成を示す断面図
、第２図および第３図は他の実施例の内部リード部分を
示寸断面図、第４図は他の本発明にかかる半導体装置に
使用される内部リードの構成を示す平面図、第５図は従
来の半導体装置の構成と問題点を説明する断面図、第６
図は従来の半導体装置に使用される内部リードを示す平
面図である。 １・・・半導体チップ、２・・・ベッド部、４，２０゜
３０・・・内部リード、５．２１・・・外部リード、２
２．２３・・・凹部、２４・・・凸部、１３．３１・・
・切欠き部、１２．３２・・・突起部、１１．３３・・
・円形孔、１４．３４・・・屈曲部。
、第２図および第３図は他の実施例の内部リード部分を
示寸断面図、第４図は他の本発明にかかる半導体装置に
使用される内部リードの構成を示す平面図、第５図は従
来の半導体装置の構成と問題点を説明する断面図、第６
図は従来の半導体装置に使用される内部リードを示す平
面図である。 １・・・半導体チップ、２・・・ベッド部、４，２０゜
３０・・・内部リード、５．２１・・・外部リード、２
２．２３・・・凹部、２４・・・凸部、１３．３１・・
・切欠き部、１２．３２・・・突起部、１１．３３・・
・円形孔、１４．３４・・・屈曲部。
Claims (1)
- 【特許請求の範囲】 １、半導体チップと、この半導体チップの周囲に配設さ
れて前記半導体チップと接続され、かつ前記半導体チッ
プとの接続部分以外に厚さが変化する部分を設けた内部
リードと、この内部リードおよび前記集積回路チップを
気密状態で封止する封止体と、この封止体から外部に延
出し、前記内部リードと連続した外部リードと、を備え
た半導体装置。 ２、厚さ変化部分が凹部である特許請求の範囲第１項記
載の半導体装置。 ３、凹部が内部リードの両面に形成されたものである特
許請求の範囲第２項記載の半導体装置。 ４、凹部がコイニングにより形成されたものである特許
請求の範囲第２項記載の半導体装置。 ５、厚さ変化部分が凸部である特許請求の範囲第１項記
載の半導体装置の外囲器。 ６、凸部が内部リードの両面に形成されたものである特
許請求の範囲第５項記載の半導体装置。 ７、凸部がめっきにより形成されたものである特許請求
の範囲第５項記載の半導体装置。 ８、半導体チップと、この半導体チップの周囲に配設さ
れて前記半導体チップと接続され、かつ前記半導体チッ
プとの接続部分以外に幅および厚さが変化する部分を設
けた内部リードと、この内部リードおよび前記半導体チ
ップを気密状態で封止する封止体と、この封止体から外
部に延出し、前記内部リードと連続した外部リードと、
を備えた半導体装置。 ９、幅変化部分が内部リードに形成された貫通孔である
特許請求の範囲第８項記載の半導体装置。 １０、幅変化部分が切欠き部である特許請求の範囲第８
項記載の半導体装置。 １１、幅変化部分が突起部である特許請求の範囲第８項
記載の半導体装置。 １２、幅変化部分が屈曲部である特許請求の範囲第８項
記載の半導体装置。 １３、厚さ変化部分が凹部である特許請求の範囲第８項
ないし第１２項のいずれかの半導体装置。 １４、厚さ変化部分が凸部である特許請求の範囲第８項
ないし第１２項のいずれかの半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59121486A JPS611042A (ja) | 1984-06-13 | 1984-06-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59121486A JPS611042A (ja) | 1984-06-13 | 1984-06-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS611042A true JPS611042A (ja) | 1986-01-07 |
Family
ID=14812348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59121486A Pending JPS611042A (ja) | 1984-06-13 | 1984-06-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS611042A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02137251A (ja) * | 1988-11-17 | 1990-05-25 | Nec Corp | 半導体装置 |
| WO1999000826A2 (en) | 1997-06-27 | 1999-01-07 | Matsushita Electronics Corporation | Resin molded type semiconductor device and a method of manufacturing the same |
| US6861735B2 (en) | 1997-06-27 | 2005-03-01 | Matsushita Electric Industrial Co., Ltd. | Resin molded type semiconductor device and a method of manufacturing the same |
| JP2010021259A (ja) * | 2008-07-09 | 2010-01-28 | Toshiba Corp | 光半導体装置 |
| JP2018064051A (ja) * | 2016-10-14 | 2018-04-19 | 株式会社トーキン | 電気二重層コンデンサ |
| WO2018096656A1 (ja) * | 2016-11-25 | 2018-05-31 | 三菱電機株式会社 | 半導体装置 |
| JPWO2022185803A1 (ja) * | 2021-03-02 | 2022-09-09 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5129874A (ja) * | 1974-09-06 | 1976-03-13 | Hitachi Ltd | |
| JPS58119660A (ja) * | 1982-01-11 | 1983-07-16 | Oki Electric Ind Co Ltd | 半導体装置 |
-
1984
- 1984-06-13 JP JP59121486A patent/JPS611042A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5129874A (ja) * | 1974-09-06 | 1976-03-13 | Hitachi Ltd | |
| JPS58119660A (ja) * | 1982-01-11 | 1983-07-16 | Oki Electric Ind Co Ltd | 半導体装置 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02137251A (ja) * | 1988-11-17 | 1990-05-25 | Nec Corp | 半導体装置 |
| WO1999000826A2 (en) | 1997-06-27 | 1999-01-07 | Matsushita Electronics Corporation | Resin molded type semiconductor device and a method of manufacturing the same |
| WO1999000826A3 (en) * | 1997-06-27 | 1999-05-27 | Matsushita Electronics Corp | Resin molded type semiconductor device and a method of manufacturing the same |
| US6861735B2 (en) | 1997-06-27 | 2005-03-01 | Matsushita Electric Industrial Co., Ltd. | Resin molded type semiconductor device and a method of manufacturing the same |
| US6900524B1 (en) | 1997-06-27 | 2005-05-31 | Matsushita Electric Industrial Co., Ltd. | Resin molded semiconductor device on a lead frame and method of manufacturing the same |
| US7538416B2 (en) | 1997-06-27 | 2009-05-26 | Panasonic Corporation | Resin molded type semiconductor device and a method of manufacturing the same |
| JP2010021259A (ja) * | 2008-07-09 | 2010-01-28 | Toshiba Corp | 光半導体装置 |
| JP2018064051A (ja) * | 2016-10-14 | 2018-04-19 | 株式会社トーキン | 電気二重層コンデンサ |
| US10566146B2 (en) | 2016-10-14 | 2020-02-18 | Tokin Corporation | Electric double-layer capacitor including a terminal having a protruding portion in an exterior body thereof |
| WO2018096656A1 (ja) * | 2016-11-25 | 2018-05-31 | 三菱電機株式会社 | 半導体装置 |
| JPWO2018096656A1 (ja) * | 2016-11-25 | 2019-04-11 | 三菱電機株式会社 | 半導体装置 |
| CN110024118A (zh) * | 2016-11-25 | 2019-07-16 | 三菱电机株式会社 | 半导体装置 |
| US10763183B2 (en) | 2016-11-25 | 2020-09-01 | Mitsubishi Electric Corporation | Semiconductor device |
| JPWO2022185803A1 (ja) * | 2021-03-02 | 2022-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5652461A (en) | Semiconductor device with a convex heat sink | |
| US6002165A (en) | Multilayered lead frame for semiconductor packages | |
| US4984059A (en) | Semiconductor device and a method for fabricating the same | |
| US4862246A (en) | Semiconductor device lead frame with etched through holes | |
| JP2569939B2 (ja) | 樹脂封止型半導体装置 | |
| WO1998018161A1 (fr) | Dispositif a semi-conducteur, procede de fabrication, substrat de circuit et bande porteuse de film | |
| US6184575B1 (en) | Ultra-thin composite package for integrated circuits | |
| JP2503685B2 (ja) | ヒ―トシンク付半導体装置 | |
| JPS611042A (ja) | 半導体装置 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3427492B2 (ja) | 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法 | |
| JPS6086851A (ja) | 樹脂封止型半導体装置 | |
| JP2600689B2 (ja) | 半導体装置用中空パッケージ | |
| JP2788011B2 (ja) | 半導体集積回路装置 | |
| JPS62296528A (ja) | 樹脂封止型半導体装置 | |
| JPH0567069B2 (ja) | ||
| JPH02144946A (ja) | 半導体装置 | |
| JPH0823068A (ja) | リードフレームおよびそれを用いて構成された半導体装置 | |
| JPS635253Y2 (ja) | ||
| KR920008359Y1 (ko) | 리드프레임 | |
| JPH02275655A (ja) | 混成集積回路 | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JPH027469Y2 (ja) | ||
| JP2582534B2 (ja) | 半導体装置の製造方法 | |
| JPH0382067A (ja) | 樹脂封止型半導体装置 |