JPS61105528A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPS61105528A JPS61105528A JP59227506A JP22750684A JPS61105528A JP S61105528 A JPS61105528 A JP S61105528A JP 59227506 A JP59227506 A JP 59227506A JP 22750684 A JP22750684 A JP 22750684A JP S61105528 A JPS61105528 A JP S61105528A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate line
- signal
- switch
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 10
- 239000011159 matrix material Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 239000010409 thin film Substances 0.000 claims 2
- 230000007547 defect Effects 0.000 abstract description 9
- 230000002950 deficient Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 102200082908 rs33947457 Human genes 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、液晶表示装置のゲート線駆動回路の欠陥の修
正用回路を提供すること及び修正方法に関する。
正用回路を提供すること及び修正方法に関する。
従来の、液晶表示装置のゲート線駆動回路は第２図に示
す様に、ゲート線２０５と同数のスタティックシフトレ
ジスタ２０５（以後ｓ／Ｒと記載する。）と、該 ／Ｒ
の出力をゲート線に出力するバッファ２０４から構成さ
れている。更に断線等によるゲート線欠陥を防ぐ為に、
ゲート線の両側に前記回路が形成されている。
す様に、ゲート線２０５と同数のスタティックシフトレ
ジスタ２０５（以後ｓ／Ｒと記載する。）と、該 ／Ｒ
の出力をゲート線に出力するバッファ２０４から構成さ
れている。更に断線等によるゲート線欠陥を防ぐ為に、
ゲート線の両側に前記回路が形成されている。
ゲート線駆動回路のゲート信号駆動出力部（以後バッフ
ァ部と記す）に欠陥が発生した場合は、該バッフ７部と
ゲート線の間をレーザーリペア等により切断することに
より修正ができる。しかしｓ ／ １部に欠陥が発生し
た場合は、シフトデータカ欠陥段から先ヘシフトしなく
なり、以降の３ ／ Ｒが誤動作する。このような状態
になった場合の修正方法は、欠陥段のづツファ部から最
終段まで、ゲート線との間をレーザーリペア等により切
断しなければならない。（例えばゲート線が２２０であ
り、５０段以降誤動作していれば３０〜２２０まで切断
する。） 〔発明が解決しようとする問題点〕 前述の従来技術では、Ｓ／Ｒに発生した欠陥を修正する
為には、欠陥段以降最終段まで切断しなければならず大
変効率が悪いという問題点を有する。
ァ部と記す）に欠陥が発生した場合は、該バッフ７部と
ゲート線の間をレーザーリペア等により切断することに
より修正ができる。しかしｓ ／ １部に欠陥が発生し
た場合は、シフトデータカ欠陥段から先ヘシフトしなく
なり、以降の３ ／ Ｒが誤動作する。このような状態
になった場合の修正方法は、欠陥段のづツファ部から最
終段まで、ゲート線との間をレーザーリペア等により切
断しなければならない。（例えばゲート線が２２０であ
り、５０段以降誤動作していれば３０〜２２０まで切断
する。） 〔発明が解決しようとする問題点〕 前述の従来技術では、Ｓ／Ｒに発生した欠陥を修正する
為には、欠陥段以降最終段まで切断しなければならず大
変効率が悪いという問題点を有する。
そこで本発明はこのような問題点を解決するもので、そ
の目的とするところは、欠陥段のパターン切断により、
Ｓ ／ Ｒの欠、陥設以降を切断した場合と等価になる
ような、回路を付加すること及び信号反転パターンの切
断方法を提供するところにある。
の目的とするところは、欠陥段のパターン切断により、
Ｓ ／ Ｒの欠、陥設以降を切断した場合と等価になる
ような、回路を付加すること及び信号反転パターンの切
断方法を提供するところにある。
本発明の液晶表示装置は、ゲート線駆動回路のゲート駆
動信号出力と、ゲート線の間にアナログスイッチ（以後
アナログＳＷと記載する。）が具備され、該アナログｓ
ｙは信号反転パターンを切断することによりＯＮ、ＯＦ
Ｆが制御される。アナログＳＷの制御回路は、アナログ
ＳＶと対に形成され、該アナログＳＷの制御信号は、通
常ＯＮとなる状態を保持している。任意の制御回路の信
号反転パターンを切断することにより、任意のアナ田グ
ａＷ以降の制御信号が連鎖的に、０？１となる状態にな
り、該アナ党グＳＷ以降が全てＯＦＦとなることを特徴
とする。
動信号出力と、ゲート線の間にアナログスイッチ（以後
アナログＳＷと記載する。）が具備され、該アナログｓ
ｙは信号反転パターンを切断することによりＯＮ、ＯＦ
Ｆが制御される。アナログＳＷの制御回路は、アナログ
ＳＶと対に形成され、該アナログＳＷの制御信号は、通
常ＯＮとなる状態を保持している。任意の制御回路の信
号反転パターンを切断することにより、任意のアナ田グ
ａＷ以降の制御信号が連鎖的に、０？１となる状態にな
り、該アナ党グＳＷ以降が全てＯＦＦとなることを特徴
とする。
本発明の上記の構成によれば、任意のアナログＳＷの制
御回路の信号反転パターンを切断することにより、任意
のアナログＳＷ以降２８０？Ｆ状態となり、等価的に、
ゲート線駆動回路のゲート駆動信号出力と、ゲート線の
間が切断されたことになる。
御回路の信号反転パターンを切断することにより、任意
のアナログＳＷ以降２８０？Ｆ状態となり、等価的に、
ゲート線駆動回路のゲート駆動信号出力と、ゲート線の
間が切断されたことになる。
第１図は本発明の主要概要図である。ゲート線１０３と
バッファ出力の間に、スイッチ１０１を形成する。該ス
イッチの制御信号は制御回路１０２によりコントロール
される。該制御回路は、通常スイッチがＯＮとなる制御
信号を出力しているが、信号反転パターンを切断するこ
とにより、それ以降のＳＶが全て０７？となる制御信号
を出力する。
バッファ出力の間に、スイッチ１０１を形成する。該ス
イッチの制御信号は制御回路１０２によりコントロール
される。該制御回路は、通常スイッチがＯＮとなる制御
信号を出力しているが、信号反転パターンを切断するこ
とにより、それ以降のＳＶが全て０７？となる制御信号
を出力する。
第３図は本発明の第１の実施例に於ける回路図である。
図中５０５はゲート線を表わし、アナログ＋３Ｗ５０１
がゲート駆動回路のバッファ出力部とゲート線の間に具
備される。アナログＳＷのゲート信号は制御回路３０２
より供給される。第３図は、ゲート線の１段〜５段まで
と最終段しか抽いてなく、その間が省略されている。
がゲート駆動回路のバッファ出力部とゲート線の間に具
備される。アナログＳＷのゲート信号は制御回路３０２
より供給される。第３図は、ゲート線の１段〜５段まで
と最終段しか抽いてなく、その間が省略されている。
第１段目のＡＮＤゲートの一方の入力はＶＤ。
へ接続され、２段以降最終段までは同様の構成である。
本実施例のアナログＳＷはＮ型ＭＯＳであり、ゲート信
号がＶＤＤでＯＮ状態となる。ＡＮＤゲートの一方の入
力は前段のＡＮＤゲートの出力に接続されており、他方
の入力は信号反転パターン３０４に接続されており、該
信号反転パターンにハフ’ ル／ ランＰ型ＭＯＳ抵抗
２８形成されている。
号がＶＤＤでＯＮ状態となる。ＡＮＤゲートの一方の入
力は前段のＡＮＤゲートの出力に接続されており、他方
の入力は信号反転パターン３０４に接続されており、該
信号反転パターンにハフ’ ル／ ランＰ型ＭＯＳ抵抗
２８形成されている。
通常は、Ａ１１Ｄゲートの２人力がそろってＶＤＤレベ
ルである為にアナ四、グＳＷはＯＮ状態である。しかし
、信号反転パターンの６部をレーザー等により切断する
と、ＡＮＤゲートの一方の入力がプルダウンＰ型ＭＯＳ
抵抗により、ＶａＳレベルとなり出力はｖｓｇレベルと
なる。そこに接続されているアナログＳＷはＯＦＦ状態
となり、更に次のＡＮＤゲートの一方の入力がＶｓａレ
ベルとなることにより連鎖的に最終段まで出力が反転し
、アナログ８Ｗは０７１Ｐとなる。
ルである為にアナ四、グＳＷはＯＮ状態である。しかし
、信号反転パターンの６部をレーザー等により切断する
と、ＡＮＤゲートの一方の入力がプルダウンＰ型ＭＯＳ
抵抗により、ＶａＳレベルとなり出力はｖｓｇレベルと
なる。そこに接続されているアナログＳＷはＯＦＦ状態
となり、更に次のＡＮＤゲートの一方の入力がＶｓａレ
ベルとなることにより連鎖的に最終段まで出力が反転し
、アナログ８Ｗは０７１Ｐとなる。
第４図は本発明の第２の実施例に於ける回路図である。
第１の実施例とはアナログＳＷの極性がＮ０ｈ−４ＰＯ
ｈに変えてあり、付随して、制御回路の構成もＡＮＤゲ
ート→ＯＲゲート及び信号反転パターンもプルダウンＰ
型ＭＯＳ抵抗→プルアツブＮ型ＭｏＳ抵抗へ変えである
。通常はＯＲゲートの２人力がそろってＶＳＳレベルで
ある為にアナログＳＷはＯＮ状態である。しかし、信号
反転パターンのｂ部を、レーザー等により切断すると、
ＯＲゲートの一方の入力がプルアップＮ型ＭＯＳ抵抗に
より、ｖＤＤレベルとなり出力はｖＤＤレベルとなる。
ｈに変えてあり、付随して、制御回路の構成もＡＮＤゲ
ート→ＯＲゲート及び信号反転パターンもプルダウンＰ
型ＭＯＳ抵抗→プルアツブＮ型ＭｏＳ抵抗へ変えである
。通常はＯＲゲートの２人力がそろってＶＳＳレベルで
ある為にアナログＳＷはＯＮ状態である。しかし、信号
反転パターンのｂ部を、レーザー等により切断すると、
ＯＲゲートの一方の入力がプルアップＮ型ＭＯＳ抵抗に
より、ｖＤＤレベルとなり出力はｖＤＤレベルとなる。
そこに接続されているアナ党グＳＷは０ＦＩｒ状態とな
り、更に次のＯＲゲートの一方の入力がＶＤＤレベルと
なることにより連鎖的に最終段まで出力が反転し、アナ
ログＳＷは０７７となる。
り、更に次のＯＲゲートの一方の入力がＶＤＤレベルと
なることにより連鎖的に最終段まで出力が反転し、アナ
ログＳＷは０７７となる。
以上の実施例に於いて、プルアップ、ダウンＭＯＳ抵抗
は１ゲートを駆動するにすぎない為にＴＦＴサイズを小
さくすることが望ましく、更にアナログＳＷはＯＮ状態
に於ける、コンダクタンスを減少させる為に’Ｉ’ＦＴ
サイズを大きくすることが望ましい。
は１ゲートを駆動するにすぎない為にＴＦＴサイズを小
さくすることが望ましく、更にアナログＳＷはＯＮ状態
に於ける、コンダクタンスを減少させる為に’Ｉ’ＦＴ
サイズを大きくすることが望ましい。
以上述べたように本発明によれば、Ｓ／Ｒが誤動作して
いても、欠陥段にある信号反転パターンを切断すること
により、欠陥段以降のゲート線を切断した場合と等価な
状態が得られ、大変効率よく欠陥修正が行えるという効
果を有する。更に制御回路の消費電流は、通常停止して
いる為はとんど必要とせず、信号反転パターンのＭＯＳ
抵抗を流れる電流を消費電流とおき換えても、ＴＮＴサ
イズを小さくすることにより無視できるようになり液晶
表示装置の消費電流にはほとんど影響を与えない。
いても、欠陥段にある信号反転パターンを切断すること
により、欠陥段以降のゲート線を切断した場合と等価な
状態が得られ、大変効率よく欠陥修正が行えるという効
果を有する。更に制御回路の消費電流は、通常停止して
いる為はとんど必要とせず、信号反転パターンのＭＯＳ
抵抗を流れる電流を消費電流とおき換えても、ＴＮＴサ
イズを小さくすることにより無視できるようになり液晶
表示装置の消費電流にはほとんど影響を与えない。
第１図は本発明の液晶表示装置の実施例を示す主要概要
図。 第２図は従来の液晶表示装置を示す主要概要図第３図は
第１図の第１の実施例を示す図。 第４図は第１図の第２の実施例を示す図。 １０１．５０１．４０１・・・・・・アナログ５Ｖ１０
２．３０２，４０２・・・・・・制御回路１０Ｓ 、２
０５ 、ＳＯ５，４０５・・・ゲート線１０４．２０４
・・・・・・バッファ １０５．２０５・・・・・・スタチックシフトレジスタ
５０４．４０４・・・・・・信号反転パターン以 上
図。 第２図は従来の液晶表示装置を示す主要概要図第３図は
第１図の第１の実施例を示す図。 第４図は第１図の第２の実施例を示す図。 １０１．５０１．４０１・・・・・・アナログ５Ｖ１０
２．３０２，４０２・・・・・・制御回路１０Ｓ 、２
０５ 、ＳＯ５，４０５・・・ゲート線１０４．２０４
・・・・・・バッファ １０５．２０５・・・・・・スタチックシフトレジスタ
５０４．４０４・・・・・・信号反転パターン以 上
Claims (2)
- （１）絶縁性基板上に、マトリクス状に形成した、ＭＯ
Ｓ型スイッチング薄膜トランジスタ液晶駆動電極、ソー
ス線駆動回路及びゲート線駆動回路を有するアクティブ
マトリクス基板に於いて、該ゲート線駆動回路のゲート
駆動信号出力と、ＭＯＳ型スイッチング薄膜トランジス
タのゲート線の間に、アナログスイッチと該アナログス
イッチの制御回路及び信号反転パターンを具備したこと
を特徴とする液晶表示装置。 - （２）前記アナログスイッチの制御信号は、通常ＯＮと
なる状態を保持しているが、信号反転パターンを切断す
ることにより、それ以降のアナログスイッチの制御信号
が全て、ＯＦＦとなる状態に変化し、該アナログスイッ
チ以降が全てＯＦＦとなることを特徴とする特許請求の
範囲第１項記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227506A JPH0766118B2 (ja) | 1984-10-29 | 1984-10-29 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227506A JPH0766118B2 (ja) | 1984-10-29 | 1984-10-29 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61105528A true JPS61105528A (ja) | 1986-05-23 |
| JPH0766118B2 JPH0766118B2 (ja) | 1995-07-19 |
Family
ID=16861962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59227506A Expired - Lifetime JPH0766118B2 (ja) | 1984-10-29 | 1984-10-29 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766118B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60257497A (ja) * | 1984-06-01 | 1985-12-19 | シャープ株式会社 | 液晶表示装置の駆動方法 |
-
1984
- 1984-10-29 JP JP59227506A patent/JPH0766118B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60257497A (ja) * | 1984-06-01 | 1985-12-19 | シャープ株式会社 | 液晶表示装置の駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0766118B2 (ja) | 1995-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100753365B1 (ko) | 쉬프트 레지스터 및 이를 갖는 액정표시장치 | |
| JP2007193299A (ja) | 液晶表示装置及びその復旧方法 | |
| CN105551423A (zh) | 一种栅极集成驱动电路、阵列基板及其修复方法 | |
| KR970048738A (ko) | 구동회로를 내장한 액정 표시장치 및 그 구동방법 | |
| JPH04294390A (ja) | 走査回路 | |
| US6467057B1 (en) | Scan driver of LCD with fault detection and correction function | |
| KR100793507B1 (ko) | 쌍방향 시프트 레지스터 | |
| CN101510411B (zh) | 显示装置及其修复方法 | |
| US7327343B2 (en) | Display driving circuit | |
| JP3821862B2 (ja) | アクティブマトリクス型表示装置の駆動回路の動作方法 | |
| JP3166668B2 (ja) | 液晶表示装置 | |
| JPS6352121A (ja) | 電気光学装置 | |
| JPH0946216A (ja) | 半導体装置 | |
| JP4564146B2 (ja) | 液晶駆動回路及びそれを用いた液晶表示装置 | |
| JP3739874B2 (ja) | アレイ | |
| JPH1130772A (ja) | 液晶表示装置 | |
| JP4136167B2 (ja) | 半導体集積回路装置 | |
| JP2011159810A (ja) | 半導体集積回路及びその制御方法 | |
| KR20070077680A (ko) | 게이트 드라이버 및 이를 포함한 액정 표시 장치 | |
| JPH0766118B2 (ja) | 液晶表示装置 | |
| JPWO2006134873A1 (ja) | 表示装置の駆動回路、表示装置の駆動方法、信号線駆動方法および表示装置 | |
| US7623110B2 (en) | Systems for displaying images by utilizing horizontal shift register circuit for generating overlapped output signals | |
| KR100848090B1 (ko) | 레벨 시프터 및 이를 이용한 액정 표시 장치 | |
| KR100313117B1 (ko) | 액정표시장치의 구동회로 패턴 구조 | |
| JP2628592B2 (ja) | 走査回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |