JPS61105587A - Ｃｒｔ制御装置 - Google Patents
Ｃｒｔ制御装置Info
- Publication number
- JPS61105587A JPS61105587A JP59225725A JP22572584A JPS61105587A JP S61105587 A JPS61105587 A JP S61105587A JP 59225725 A JP59225725 A JP 59225725A JP 22572584 A JP22572584 A JP 22572584A JP S61105587 A JPS61105587 A JP S61105587A
- Authority
- JP
- Japan
- Prior art keywords
- data
- parallel
- memory
- display
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は大容量データを高速表示することを目的とする
ＣＲＴ制御装置に関する。
ＣＲＴ制御装置に関する。
第２図に従来のコード形式データの表示制御装置を、筆
３図に従来のビット対応形式データの表示制御装置を示
す。
３図に従来のビット対応形式データの表示制御装置を示
す。
第２図において、１の発振器によって作られた表示ドツ
トクロック（このクロックの１周期に１ドツト表示され
る）は、２の分局器で分周され、３のリフレッシュカウ
ンタのクロックとして入力される。リフレッ シュカウ
ンタはＣＲ１表示文字のアドレスをカウント し、その
アドレスは５のセレクタで選択され、６のリフレッシュ
メモリ内の表示アドレスの内容を順次読み出°す。セレ
クタはＣＲＴにデータを表示する際には選択線２５を、
４のプロセッサによりリフレッシュメモリの内容をＲＤ
／ＷＲする際には選択１ｊ１２４を選択する。
トクロック（このクロックの１周期に１ドツト表示され
る）は、２の分局器で分周され、３のリフレッシュカウ
ンタのクロックとして入力される。リフレッ シュカウ
ンタはＣＲ１表示文字のアドレスをカウント し、その
アドレスは５のセレクタで選択され、６のリフレッシュ
メモリ内の表示アドレスの内容を順次読み出°す。セレ
クタはＣＲＴにデータを表示する際には選択線２５を、
４のプロセッサによりリフレッシュメモリの内容をＲＤ
／ＷＲする際には選択１ｊ１２４を選択する。
リフレッシュメモリには、表示文字がＣＧコード形式で
格納されている。リフレッシュメモリから読み出された
ＣＧコードは、ＣＧメモリ内で表示文字のドツトデータ
に変換され、並列データとして出力される。この並列デ
ータ線２７がｍビットであれば２０分周期は、表示ドツ
トクロック２１の１／ｍ分周したクロック２２を作る。
格納されている。リフレッシュメモリから読み出された
ＣＧコードは、ＣＧメモリ内で表示文字のドツトデータ
に変換され、並列データとして出力される。この並列デ
ータ線２７がｍビットであれば２０分周期は、表示ドツ
トクロック２１の１／ｍ分周したクロック２２を作る。
ＣＧメモリより出力されたｍビット並列表示データは、
７のシフトレジスタで並／直変換され、１の発振器で作
られた表示ドツトクロック２ＢのタイミングでＣＲＴデ
ィスプレイへビデオデータとして送られる。
７のシフトレジスタで並／直変換され、１の発振器で作
られた表示ドツトクロック２ＢのタイミングでＣＲＴデ
ィスプレイへビデオデータとして送られる。
第３図に沿いて、６のリフレッシュメモリにはＣＲＴデ
ィスプレイに表示するビットデータの１ビツトとメモリ
データの１ビツトが１対１１に対応して格納されている
。
ィスプレイに表示するビットデータの１ビツトとメモリ
データの１ビツトが１対１１に対応して格納されている
。
リフレッシュメモリから読み出されたｎビット並列デー
タは第２図の８に示すようなＣＧメモリを介することな
く、７のシフトレジスタで並／直変換されてビデオデー
タとなる。
タは第２図の８に示すようなＣＧメモリを介することな
く、７のシフトレジスタで並／直変換されてビデオデー
タとなる。
本発明の目的は、読み出した表示メモリの内容を並／直
変換するシフトレジスタの変換速度を軽減し、低速クロ
ックで動作可能とする所だある。
変換するシフトレジスタの変換速度を軽減し、低速クロ
ックで動作可能とする所だある。
本発明は、メモリから読み出した並列ドツトデータを並
／直変換して直列ビデオデータを生成するシフトレジス
タを複数個設け、メモリからの並列読み出しデータを分
割して並／直変換しそれぞれの出力データを交互に切り
替えて出力することにより、個□々のシフトレジスタの
クロック周波数を表示ドツト周波数より低くできること
を特徴とするＣＲＴ制御装置である。
／直変換して直列ビデオデータを生成するシフトレジス
タを複数個設け、メモリからの並列読み出しデータを分
割して並／直変換しそれぞれの出力データを交互に切り
替えて出力することにより、個□々のシフトレジスタの
クロック周波数を表示ドツト周波数より低くできること
を特徴とするＣＲＴ制御装置である。
第１図に本発明の一実施例を示す。
リフレッシュメモリから読み出したｎビット並列データ
はＸ個のシフトレジスタ（５ｉｆｔ■〜５ｉｆｔ■ ）
Ｋ順に一ビットづつ割りふられ、それぞれのシフトレジ
スタは表示ドツトクロックの周期の−に分局器９で分周
されたクロックで動作し、それぞれのシフトレジスタの
出力データは１０のセレクタで順に選択され、ビデオデ
ータとなる。１１が本発明の部分である。
はＸ個のシフトレジスタ（５ｉｆｔ■〜５ｉｆｔ■ ）
Ｋ順に一ビットづつ割りふられ、それぞれのシフトレジ
スタは表示ドツトクロックの周期の−に分局器９で分周
されたクロックで動作し、それぞれのシフトレジスタの
出力データは１０のセレクタで順に選択され、ビデオデ
ータとなる。１１が本発明の部分である。
従来技術では、一画面の表示データ量が増え、その結果
表−ドツトクロックの周波数が高くなると、それに伴っ
てシフトレジスタも高速動作をさせる必要があったが、
本発明により表示ドツトクロックの周波数が高くなって
もシフトレジスタを複数段設けることにより、表示ドツ
トクロ、りよりも遅いクロックで動作させることができ
、動作速度の遅いシフトレジスタを使用できるという効
果がある。
表−ドツトクロックの周波数が高くなると、それに伴っ
てシフトレジスタも高速動作をさせる必要があったが、
本発明により表示ドツトクロックの周波数が高くなって
もシフトレジスタを複数段設けることにより、表示ドツ
トクロ、りよりも遅いクロックで動作させることができ
、動作速度の遅いシフトレジスタを使用できるという効
果がある。
第１図は本発明の一実施例のブロック図、第２図は従来
のコード形式データの表示制御装置のブロック図、第３
図は従来のビット対応形式データの表示制御装置のブロ
ック図である。 １・・・発振器、 ２・・・分局器、３・・
・リフレッシュ・カウンタ、 ４・・・プロセッサ、 ５・・・セレクタ、６・・
・リフレッシュメモリ、 ７・・・シフトレジスタ、８・・・ＣＧメモリ、９・・
・分周器、１０・・・セレクタ。
のコード形式データの表示制御装置のブロック図、第３
図は従来のビット対応形式データの表示制御装置のブロ
ック図である。 １・・・発振器、 ２・・・分局器、３・・
・リフレッシュ・カウンタ、 ４・・・プロセッサ、 ５・・・セレクタ、６・・
・リフレッシュメモリ、 ７・・・シフトレジスタ、８・・・ＣＧメモリ、９・・
・分周器、１０・・・セレクタ。
Claims (1)
- １、表示ドットデータがビット対応で格納されているメ
モリバッファの内容をスキャンして順次読み出し、その
ビデオ信号を画面表示するＣＲＴ制御装置あるいは表示
ドットデータがコード形式で格納されているメモリバッ
ファの内容をスキャンして順次読み出し、そのコードデ
ータをドットデータに変換した後、そのビデオ信号を画
面表示するＣＲＴ制御装置において、メモリから読み出
した並列ドットデータを並／直変換して、直列ビデオデ
ータを生成するシフトレジスタを複数個設け、メモリか
らの並列読み出しデータを分割して並／直変換し、それ
ぞれの出力データを交互に切り替えて出力することによ
り、個々のシフトレジスタのクロック周波数を表示ドッ
ト周波数より低くできることを特徴とするＣＲＴ制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59225725A JPS61105587A (ja) | 1984-10-29 | 1984-10-29 | Ｃｒｔ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59225725A JPS61105587A (ja) | 1984-10-29 | 1984-10-29 | Ｃｒｔ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61105587A true JPS61105587A (ja) | 1986-05-23 |
Family
ID=16833837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59225725A Pending JPS61105587A (ja) | 1984-10-29 | 1984-10-29 | Ｃｒｔ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61105587A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03141473A (ja) * | 1989-10-27 | 1991-06-17 | Hitachi Ltd | 任意角回転画像データ入出力方法及びその入出力回路並びにこれらを用いた電子ファイル装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5143646A (ja) * | 1974-10-11 | 1976-04-14 | Fujitsu Ltd | |
| JPS59131979A (ja) * | 1982-09-29 | 1984-07-28 | テキサス・インスツルメンツ・インコ−ポレイテツド | 直列／並列アクセスメモリを使用するビデオデイスプレイ装置 |
-
1984
- 1984-10-29 JP JP59225725A patent/JPS61105587A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5143646A (ja) * | 1974-10-11 | 1976-04-14 | Fujitsu Ltd | |
| JPS59131979A (ja) * | 1982-09-29 | 1984-07-28 | テキサス・インスツルメンツ・インコ−ポレイテツド | 直列／並列アクセスメモリを使用するビデオデイスプレイ装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03141473A (ja) * | 1989-10-27 | 1991-06-17 | Hitachi Ltd | 任意角回転画像データ入出力方法及びその入出力回路並びにこれらを用いた電子ファイル装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5948393B2 (ja) | デイスプレイ装置 | |
| JPS61105587A (ja) | Ｃｒｔ制御装置 | |
| WO1989010609A1 (fr) | Unite de commande d'affichage | |
| JPS6333712B2 (ja) | ||
| JP2920919B2 (ja) | インターフェイス装置 | |
| GB2151824A (en) | Video display control apparatus | |
| JPH0223872B2 (ja) | ||
| JPS6330634B2 (ja) | ||
| JPH087547B2 (ja) | 表示メモリアドレス装置 | |
| JPS59121091A (ja) | 表示装置 | |
| JPS6129885A (ja) | 表示メモリのアクセス信号発生装置 | |
| KR890006572Y1 (ko) | 카운터를 이용한 문자 발생장치 | |
| JPH03149594A (ja) | 文字表示用ビデオｒａｍ装置 | |
| JPH06208504A (ja) | メモリコントローラ，メモリ読み出し方法及びメモリ書き込み方法 | |
| JPS61188584A (ja) | 画像表示装置 | |
| JPS58184188A (ja) | デイスプレイデ−タの読み出し・書き込み方式 | |
| JPS6172331A (ja) | 画像デ−タ読出回路 | |
| JPS6198385A (ja) | 表示制御装置 | |
| JPS61212890A (ja) | Ｃｒｔデイスプレイ表示回路 | |
| JPS62150384A (ja) | 画像スクロ−ル装置 | |
| JPS63287896A (ja) | 走査型表示制御装置 | |
| JPS61233774A (ja) | 漢字デイスプレイ装置 | |
| JPS62210526A (ja) | ハ−ドコピ−デ−タ発生回路 | |
| JPS60172082A (ja) | デ−タ表示装置 | |
| JPH09198027A (ja) | キャラクタディスプレイ装置 |