JPH03141473A - 任意角回転画像データ入出力方法及びその入出力回路並びにこれらを用いた電子ファイル装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は２値画像データの画像編集機能に係り、特に画
像を任意の角度に回転する際に、高速に画像データをメ
モリに対して読書き処理する画像データの入出力回路に
関する。

〔従来の技術〕

近年、電子計算機の発達および普及に伴い、処理の対象
が文字データから画像データへも広がってきている。画
像データに対する編集処理としては拡大縮小２部分画像
の転送合成、および回転などがある。これらの編集処理
の中で９０度単位ではない画像の回転は他の編集処理と
比較して同一の画像データへのアクセス回数が多く、処
理速度が遅い。

第２図は画像の回転処理の例である。回転の効果として
は、第２図（ｂ）の画像から同図（ａ）ぐ め画像へ変換するという正立画像を傾ける処理と。

第２図（ａ）の画像から同図（ｂ）の画像へ変換すると
いう傾いた画像を正立させる処理がある。

しかし、いずれの処理も画像の内容の相違であり。

処理内容は同じである。ここでは同図（ａ）の画像から
同図（ｂ）の画像への変換について説明する。

まず、画素２１から画素２２へ向って回転後の画素が画
素２５の右に水平に並ぶように１画素２１、画素２９９
画素２１ｏ１画素２１１等を読込んで画素２５から画素
２６の位置へ転送する。

次に、画素２１２から画素２１３を画素２１４から画素
２１５の位置へ転送する。更に、画素２４および画素２
８へ向って下方に画素列の転送を繰返し、画素２４から
画素２３を画素２８から画素２７の位置へ転送して画像
全体を回転する。

ところで１画像を記憶する一般的なメモリ装置は第２図
の小さな矩形で、表わされる１ワードデータ２１６を基
本単位として構成されている。すなわち、１ワードデー
タ２１６は基本単位であるので、それに含まれる画素は
一度に読み書きできる。

従って画素２９を読むときは画素２１０と画素２１１も
読込まれるが、画素２１１の右隣りの不要な画素も読込
まれる。

第３図は画像を４５度回転するときの画素位置を表わし
た図である。第２図と同様に画素３１゜画素３２と右下
の画素へ向って次々と読込み転送する。この転送を繰返
すことにより、４５度回転の場合は１ワードデータ３３
を画素３４の読込みと画素３５の読込みと画素３６の読
込みと画素３７の読込みの４回読込まなければならない
。これは例えば画素３７を読込む場合、画素３７の左上
方から黒画素を読込み、画素３７の１つの前では画素３
６の上の画素を読込むので他の３画素を読込めないから
である。

画像を任意角回転する処理装置の構成方法は様々である
が、一般的な処理装置では１ワードのデータを読み書き
する時間よりも１画素を処理する時間の方が短い。例え
ばモトローラ社のプロセッサＭＣ６８０２０を使用した
場合、データをメモリから読込む処理に７クロツクを要
するのに対して、読込まれたデータを１ビットシフトす
る処理に４クロツクを要する。また、汎用プロセッサを
使用せず、専用論理回路で構成するとメモリからの命令
読込み時間等が不要になるため、１ワードのデータを読
み書きする時間よりも１画素を処理する時間の方が更に
短くなる。特に、メモリとの入出力回路にバッファを設
けることにより、データの読み書きと画素の処理を同時
にでき、処理時間の短い画素の処理をデータの読み書き
の処理時間に隠すこともできる。

第４図は従来の任意角回転装置の入力回路である。入力
バッファ１１はメモリより１ワードのデータを読込み、
−時的に記憶してマスクパターンレジスタ４１へ送る。

マスクパターンレジスタ４１は入力バッファ１１から１
ワードのデータを得て、不要な画素を除去し、パラレル
シリアル変換器４２へ送る。例えば第２図（ａ）におい
て、画素２１１と同時に画素２１１の右隣りの画素も読
込まれるが、不要であるから除去する。また、画素２１
の左３画素も不要であるので除去する。

パラレルシリアル変換器４２はマスクパターンレジスタ
４１から１ワードのデータを受は取り、時的に記憶し、
１画素ずつ分解して出力する。

入力バッファ１１はマスクパターンレジスタ４１を介し
てパラレルシリアル変換器４２ヘデータを送ると空にな
るため、その送られたデータをパラレルシリアル変換器
４２が分解して出力している間１次のデータの読込み処
理ができる。これにより、データの読込み処理と画素の
処理を同時に実現できる。

第２図の回転処理において、画素２９と画素２１０と画
素２１１の処理は１ワードのデータ読込み１回と１画素
の処理３回から成る。前記のようにデータの読込み処理
時間の方が長いため、１ワードのデータ読込み時間が３
画素の処理時間より長いとすると、画素２９と画素２１
０と画素２１１の処理は１画素の処理３回が隠れて１ワ
ードのデータ読込み時間だけ必要となる。また、１ワー
ドのデータ読込み時間が２画素の処理時間と等しいとす
ると、１画素の処理２回が隠れて、１ワードのデータ読
込み時間と１画素の処理１回の時間の和だけ必要となる
。これは１画素の処理３回の時間でもある。従って、第
２図の回転処理では１ワードのデータを処理するために
、１ワードのデータ読込み時間か、１ワード内の画素処
理時間かの長い方の時間を必要とする。

この種の装置として関連するものには、例えば特開昭６
３−２４３７０号公報等が挙げられる。

一方、第３図の４５度回転において、画素３４と画素３
５と画素３６と画素３７の処理は１ワードのデータ読込
み４回と１画素の処理４回から成る。前記のようにデー
タの読込み処理時間が長いため、１ワードデータ３３内
すべての画素を処理するには、４ワードのデータ読込み
時間を必要とする。これは第２図の１ワードのデータ処
理時間と比較して明らかに多くの処理時間を要する。

これはｌワードのデータが横方向に複数の画素を保持し
ているためであり、０度から４５度へ角度が大きくなる
に従って１ワードのデータ読込みで得られる画素数が減
少してしまうので、同じ画素数を読込むためのメモリの
読込み回数が増加してしまう。更に４５度以上では次に
処理すべき画素を得るために下の１ワードデータを読込
まなければならないため、４５度と同じ処理時間を必要
とする。

この問題に対しては１例えば特開昭５９−２１４９６９
号公報等の発明で解決されている。

まず第２図において、画像の縦方向の移動すなわち画素
２１から画素２２での斜線を画素２５がら画素２６まで
の水平線ズの移動と、横方向の移動すなわち画素２１か
ら画素２４までの斜線を画素２５から画素２８までの垂
直線への移動とに分離する。次に、１ワードのデータ読
込みで横方向に複数の画素が得られるのに加えて、１ワ
ードのデータ読込みで縦方向に複数の画素が得られるメ
モリを使用する。そして横方向の移動では横方向に複数
の画素を得て、縦方向の移動では横方向に複数の画素を
得ることにより、１ワードのデータ読込み回数を減少さ
せている。

なお、画像の任意角回転の用途には様々なものがあるが
、その中で有用なものの１つとしてスキャナ入力の傾き
補正がある。これは書類や図面などをスキャナ装置で読
込ませて、電気信号に変換して画像処理する際に、書類
や図面の置き方が曲がっていて、傾いたまま入力された
ものを修正することである。傾いた書類を表示するとき
基準線があると不自然に見え、傾いた書類と別の傾いた
書類を切貼り合成すると見苦しくなるという不具合が発
生する。そこで傾いた書類等を傾きと逆に回転させて正
立させる。一般にこの傾き角度は小さいため、補正の回
転角度も小さくてよい。

〔発明が解決しようとする課題〕

上記従来技術の先に記したものは４５度回転あるいはそ
れに近い大きな角度の回転処理について配慮がされてい
ないため、小さな角度の回転処理においても第５図（ｃ
）の画素５０１２画素５０２、画素５０３において画素
５０２は４５度回転と同様に１画素処理するために１ワ
ードのデータ読込み時間を必要とし、−時的に処理時間
が増加するという問題があった。第４図のパラレルシリ
アル変換器４２で１ワードデータ５０７が分解され、出
力されているとき、入力バッファ１１に１ワードデータ
５０８が格納されている。パラレルシリアル変換器４２
が画素５０１を出力すると空になるため、入力バッファ
１１がら１ワードデータ５０８を受は取り、次に画素５
０２を出力する。入力バッファ１１は１ワードデータ５
０８を出力すると次の１ワードデータ５０９の読み込み
処理を開始する。ここで、パラレルシリアル変換器４２
は画素５０２を出方すると直ちに１ワードデータ５０９
を受は取ろうとするが、１画素の処理時間より１ワード
データ５０９の読込み時間の方が長いため、入力バッフ
ァ１１がまだ空である。これにより処理が入力待ちで中
断され、処理時間が増加する。

第５図（ｄ）（７）画素５ｏ４２画素５ｏ５２画素５０
６における画素５０５も同様である。

上記従来技術の後に記したものは上記問題を解決してい
るが、縦方向と横方向に１ワ一ド単位で読み書きできる
メモリを大容量作成するのは非常に困難である。

本発明の目的は小さな角度の任意角回転処理において１
画素５０２あるいは画素５０５のようなものがある場合
でも高速にデータをメモリから読取ることができ、処理
が入力待ちで中断されないようにし、処理時間を短縮す
ることにある。

本発明の他の目的は小さな角度の任意角回転処理におい
て、出力画素に画素５０２あるいは画素５０５のような
ものがある場合でも高速にデータをメモリへ書込むこと
ができ、処理が出力待ちで中断されないようにし、処理
時間を短縮することにある。

本発明の他の目的は任意角回転処理において。

本発明の入出力回路に最適なパラレルシリアル変換回路
を実現することにある。

本発明の他の目的は本発明の入出力回路において、メモ
リへの読書き要求の遅れにより入出力待ちが生じないよ
うにするためのメモリアクセス手段を提供することにあ
る。

〔課題を解決するための手段〕

上記目的を達成するために、本発明においては。

任意角回転処理装置の入力回路にデータを保持できる３
個のバッファを設け、その中の２個をパラレルシリアル
変換器として使用し、残りの１個のバッファから２個の
パラレルシリアル変換器へ交互にデータを送り、２個の
パラレルシリアル変換器から交互に画素列を出力する。

更に、３個のバッファの少なくとも２個にはデータがあ
るようにするための先読みのメモリ要求回路を設ける。

また、別の手段として上記３個のバッファの１個をパラ
レルシリアル変換器として使用し、残りの２個のバッフ
ァおよびパラレルシリアル変換器を直列に接続する。

上記他の目的を達成するために、任意角回転処理装置の
出力回路にデータを保持できる３ｇ！のバッファを設け
、その中の２個をシリアルパラレル変換器として使用し
、出力すべき画素列を２個のシリアルパラレル変換器へ
交互に入力し、２個のシリアルパラレル変換器から交互
に残りの１個のバッファへデータを送り、バッファから
データを出力する。

上記他の目的を達成するために、１ワードのデータを保
持するに十分な個数のラッチとその個数のビットから１
ピツ１へを選択するセレクタとその個数を周期とするカ
ウント手段を設けて、パラレルシリアル変換回路とする
。

上記他の目的を達成するために、読込むメモリのアドレ
スをテーブルとして設け、３個のバッファの１個が空に
なると同時にメモリ要求とテーブルのアドレスを出力す
る。

〔作用〕

入力回路において、２個のパラレルシリアル変換器の片
方に１ワードデータ５０７を格納し、他方に１ワードデ
ータ５０８を格納し、バッファに１ワードデータ５０９
を格納しているとする。１ワードデータ５０７を格納し
ているパラレルシリアル変換器が画素５０１を出力する
と、出力を１ワードデータ５０８を格納しているパラレ
ルシリアル変換器に切替えて、バッファから空になった
パラレルシリアル変換器へ１ワードデータ５０９を転送
する。バッファ間の転送は１画素の出力と等しい時間で
実現できるので、画素５０２を出力した時点では他方の
パラレルシリアル変換に１ワードデータ５０９を格納で
き、次に出力を切替えて処理を中断することなく画素５
０３を出力できるので、回転処理時間を短縮できる。

この処理では少なくとも１ワードデータ５０８の処理を
開始するまでに、バッファに１ワードデータ５０９を格
納しておく必要がある。これは２個以上のバッファにデ
ータが格納されているようにする先読みのメモリ要求回
路により満たすことができる。

出力回路では入力回路とデータの流れが逆になるだけで
、同様な動作により回転処理時間を短縮できる。

本発明のパラレルシリアル変換器は１個のカウンタのカ
ウント値を２個のパラレルシリアル変換器の２個のセレ
クタの選択位置とすることにより、片方から他方へ出力
を切替えた際に画素５０２から画素５０３へと必要な画
素が直ちに出力でき、画素５０３の左の画素を捨てると
いう不要な処理時間を省くことができる。

１ワードデータ５０７と１ワードデータ５０８と１ワー
ドデータ５０９のアドレスを順番にテーブルへ登録して
おき、画素の処理とは無関係にバッファが空になれば、
登録しておいたアドレスのデータを順番に読込むことに
より、１ワードデータ５０７の中の画素を出力中であっ
ても１ワードデータ５０８の右隣りでなく１ワードデー
タ５０９を読込むことができる。これにより、常に２個
以上のバッファにデータを格納できるので入力待ちが生
じない。

〔実施例〕

以下１本発明の一実施例を第１図により説明する。

第１図は本実施例で使用する任意角回転装置の画像デー
タ入力回路である。

入力バッファ１１はメモリから１ワードのデータを読込
み、−時的に保持してセレクタＡ１２へ出力する。セレ
クタＡ１２はラッチ（Ｌ）１０１の出力に従って入力バ
ッファ１１からのデータをパラレルシリアル変換器Ａ１
３かパラレルシリアル変換器Ｂ１４へ選択して出力する
。パラレルシリアル変換器Ａ１３とパラレルシリアル変
換器Ｂ１４は同じ構造であり、セレクタＡ１２から入力
した１ワードのデータを一時的に保持して、ワード幅カ
ウンタＡ１７のカウント値を１ワード内のビット位置と
し、セレクタＢ１５へそのビット位置の画素を出力する
。セレクタＢ１５はラッチ（Ｌ）１０１の出力をＮＯＴ
ゲート１０２で反転した信号に従ってパラレルシリアル
変換器Ａ１３かパラレルシリアル変換器Ｂ１４を選択し
て画素を入力し、任意角回転装置の内部へ出力する。

ＮＯＴゲート１０２によりセレクタＢ１５はセレクタＡ
１２と逆側のパラレルシリアル変換器を選択する。

パターン幅カウンタＡ１６とパターン幅カウンタＢ１０
３は同じ構造のカウンタであり、入力画素が縦方向にず
れる際にキャリーをＯＲゲート１８と要求バッファ１０
５へ各々出力する。第２図においては４進カウンタであ
り、セレクタＢ１５からの画素２１１の出力と同時にキ
ャリーを出力する。ワード幅カウンタＡ１７とワード幅
カウンタＢ１０４は同じ構造のカウンタであり、１ワー
ドのビット数間隔でキャリーをＯＲゲート１８と要求バ
ッファ１０５へ各々出力する。キャリーの出力タイミン
グはセレクタＢ１５からの１ワードの最後の画素の出力
と同時である。また。

ワード幅カウンタＡ１７はカウント値をパラレルシリア
ル変換器Ａ１３とパラレルシリアル変換器Ｂ１４へ出力
し１画素の取出し位置とする。ＯＲゲート１８とＥＯＲ
ゲート１９とラッチ１０１はパターン幅カウンタＡ１６
あるいはワード幅カウンタＡ１７のどちらかがキャリー
を出力すると。

それを入力としてセレクタＡ１２とセレクタＢ１５への
出力を反転する回路である。すなわち、画素が縦方向に
ずれるか１ワードをすべて出力すると、パラレルシリア
ル変換器Ａ１３とパラレルシリアル変換器Ｂ１４の入力
と出力を入替える。

要求バッファ１０５はパターン幅カウンタＢ１０３かワ
ード幅カウンタＢ１０４のキャリー出力を受取り、−膜
保持してメモリへ読込み要求を出力する。すなおち、画
素が縦方向にずれるか１ワードをすべて出力すると、パ
ラレルシリアル変換器のどちらかが空になるため、次の
データを要求する。

パターン幅カウンタＢ１０３とワード幅カウンタＢ１０
４と要求バッファ１０５から成るデータの要求回路は先
読みをするために、パターン幅カウンタＡ１６とワード
幅カウンタＢ１７↓り先にカウント動作を開始する。ま
た、要求バッファ１０５は１回の要求信号を保持し、保
持した要求が受は入れられない状態で次のキャリーを入
力したときは、パターン幅カウンタＢ１０３とワード幅
カウンタＢ１０４を停止させる。

第５図は画像データの例である。各々２ラインだけを示
し、１ワードは６画素であり、読込み画素位置を円で示
す。

第５図（ａ）の１ワードデータ５１３がパラレルシリア
ル変換器Ａ１３に格納され、１ワードデータ５１４がパ
ラレルシリアル変換器Ｂ１４に格納され、１ワードデー
タ５１５が入力バッファ１１に格納され、パターン幅カ
ウンタＡ１６とワード幅カウンタＡ１７のカウント値が
１の状態から処理を開始する。画素を次々と出力し、ワ
ード幅カウンタＡ１）のカウント値が６になるとキャリ
ーをＯＲゲート１８へ出力し、パラレルシリアル変換器
Ａ１３はセレクタＢ１５を介して画素５１６を出力する
。

ＯＲゲート１８はキャリーを入力するとＦＯＲゲート１
９へ出力し、ＥＯＲゲート１９はラッチ１０１からの入
力を反転してランチ１０１へ出力し、ラッチ１０１の出
力を反転させる。これにより、セレクタＡ１２はパラレ
ルシリアル変換器Ａ１３を選択し、セレクタＢ１５はパ
ラレルシリアル変換器Ｂ１５を選択する。

ワード幅カウンタＡ１７のカウント値は１に戻り、パラ
レルシリアル変換器Ｂ１４はセレクタＢ１５を通して画
素５１７を出力する。パラレルシリアル変換器Ａ１３は
空となるため、入力バッファ１１からセレクタＡ１２を
介して１ワードデータ５１５を格納する。これにより、
入力バッファ１１が空になるので、要求バッファ１０５
から１ワードデータ５１６を要求し、１ワードデータ５
１６を入力バッファ１１へ格納する。

更に、ワード幅カウンタＡ１７のカウント値が６になる
とパラレルシリアル変換器Ｂ１４はセレクタＢ１５を介
して画素５１８を出力し、同様な動作によりセレクタＡ
１２はパラレルシリアル変換器Ｂ１４を選択し、セレク
タＢ１５はパラレルシリアル変換器Ａ１３を選択する。

以上の繰返しにより入力処理が進む。なお、第５図（ａ
）では画素が縦方向にずれていないので、パターン幅カ
ウンタＡ１６はキャリーを出力しない。

次に、入力画素を縦方向にずらす処理を説明する。第５
図（ｂ）において、１ワードデータ５１９をパラレルシ
リアル変換器Ａ１３に格納してセレクタＢ１５で選択し
、１ワードデータ５２０をパラレルシリアル変換器Ｂ１
４に格納してセレクタＡ１２で選択する。ワード幅カウ
ンタＡ１７のカウント値が３のとき、パラレルシリアル
変換器Ａ１３は画素５２１を出力する。これと同時にパ
ターン幅カウンタＡ１６はキャリーを出力し、ラッチ１
０１の出力を反転してセレクタＢ１５がパラレルシリア
ル変換器Ｂ１４を選択するようにする。ワード幅カウン
タＡ１７のカウント値が４になると、上記選択により画
素５２１出カ後直ちにパラレルシリアル変換器Ｂ１４は
画素５２２を出力する。

以上の処理により入力画素を縦方向にずらすことができ
る。

次に、メモリからの読込みタイミングが最も厳しい場合
について説明する。第５図（Ｑ）において、１ワードデ
ータ５０７をパラレルシリアル変換器Ａ１３に格納して
セレクタＢ１５で選択し、１ワードデータ５０８をパラ
レルシリアル変換器Ｂ１４に格納し、ｌワードデータ５
０９を入力バッファ１１に格納する。ワード幅カウンタ
Ａ１７のカウント値が６になるとパラレルシリアル変換
器Ａ１３は画素５０１を出力する。次にワード幅カウン
タＡ１７のキャリー出力によりセレクタＡ１２はパラレ
ルシリアル変換器Ａ１３を選択し、セレクタＢ１５はパ
ラレルシリアル変換器Ｂ１４を選択する。

ワード幅カウンタＡ１７のカウント値が１に戻り、パラ
レルシリアル変換器Ｂ１４はセレクタＢ１５を介して画
素５０２を出力する。これと同時に空になったパラレル
シリアル変換器Ａ１３八人カバッファ１１からセレクタ
Ａ１２を通して１ワードデータ５０９を送る。更にパタ
ーン幅カウンタＡ１６がキャリーを出力し、セレクタＡ
１２はパラレルシリアル変換器Ｂ１４を選択し、セレク
タＢ１５はパラレルシリアル変換器１３を選択する。画
素５０２出力時に１ワードデータ５０９を格納しておい
たのでパラレルシリアル変換器Ａ１３はセレクタＢ１５
経出で１画素５０２に続けてｉｉ！ｊ素５０３を出力で
きる。

第５図（ｄ）も第５図（ｃ）と同様であり、画素５０４
が画素５０１２画素５０５が画素５ｏ２゜画素５０６が
画素５０３に相当し、１ワードデータ５１０．１ワード
データ５１１．１ワードデータ５１２の順に処理する。

本実施例によれば、小さな角度の任意角回転において画
素の縦方向のずれがどこであってもデータの入力待ちで
処理を中断することがない。

次に、本発明の他の実施例を第６図により説明する。

第６図は本実施例で使用する任意角回転装置の画像デー
タ入力回路であり、第１図の回路と同等の機能を持つ。

第１図の回路からセレクタＡ１２とパラレルシリアル変
換器Ｂ１４とセレクタＢ１５およびＥＯＲゲート１９と
ラッチ１０１　トＮＯＴゲート１０２を取除き、画像バ
ッファ６１を追加しである。画像バッファ６１は入力バ
ッファ１１から１ワードのデータを受取り、−時的に保
持し、ＯＲゲート１８からの入力によりパラレルシリア
ル変換器Ａ１３へ１ワードのデータを出力する。

第５図（ｃ）において、１ワードデータ５０７をパラレ
ルシリアル変換器Ａ１３に格納し、１ワードデータ５０
８を画像バッファ６１に格納し。

１ワードデータ５０９を入力バッファ１１に＃！Ｉ納す
る。ワード幅カウンタＡ１７のカウント値が６になると
、パラレルシリアル変換器Ａ１３は画素５０１を出力し
、ワード幅カウンタＡ１７のキャリー出力がＯＲゲート
１８を通して画像バッファ６１に１ワードデータ５０８
を出力させる。パラレルシリアル変換器Ａ１３は１ワー
ドデータ５０８を受取り、画素５０１に続けて画素５０
２を出力する。更に画像バッファ６１が空になるので入
力バッファ１１は１ワードデータ５０９を画像バッファ
６１へ格納する。また、画素５０２出力時にパターン幅
カウンタＡ１６はキャリーを出力し１画像バッファ６１
に１ワードデータ５０９を出力させる。これによりパラ
レルシリアル変換器Ａ１３は１ワードデータ５０９を受
取り、画素５０２に続けて画素５０３を出方する。

本実施例によれば、第１図の回路と同等の効果が得られ
、入力待ちで処理を中断することがない。

次に、本発明の他の実施例を第７図により説明する。

第７図は本実施例で使用する任意角回転装置の画像デー
タ出力回路であり、第２図（ｂ）の画像を同図（ａ）の
画像へ変換する際に使用する。

入力バッファ１１はメモリから書込み先の１ワードデー
タを入力し、−時的に保持してセレクタＡ１２へ出力す
る。例えば、第２図の画素２１１の右隣りの画素は白と
は限らず１元の色を保持していなければならないが、１
ワードが書込みの基本単位となるので、画素２１１書込
み時に何かを書き込んでしまう。そこで、前もって何色
かを読取り、画素２１１と合成して書込む。入力バッフ
ァ１１はこの読取りのために使用する。

セレクタＡ１２は第１図のものと同等の機能を持つ。選
択信号の出力回路を省略したが、第１図と同じ条件で切
替える。シリアルパラレル変換器Ａ７１とシリアルパラ
レル変換器Ｂ７２は同じ構造を持ち、セレクタＡ１２か
ら１ワードのデータを入力して一時的に保持し、セレク
タＣ７３から画素を入力して合成し、セレクタＤ７５へ
１ワードのデータを出力する。セレクタＣ７３は処理済
みの画素を入力してシリアルパラレル変換器Ａ７１かシ
リアルパラレル変換器Ｂ７２へ選択出方する。セレクタ
Ｄ７５はシリアルパラレル変換器Ａ７１かシリアルパラ
レル変換器Ｂ７２の１ワードのデータ出力を選択して入
力し、出力バッファ７４へ出力する。出力バッファ７４
はセレクタＤ７５から１ワードのデータを受取り、−時
的に保持してメモリへ書込める状態を待ち、メモリへ出
力する。

第５図（ｃ）において、１ワードデータ５０７の転送先
データをシリアルパラレル変換器Ａ７１に格納し、１ワ
ードデータ５０８の転送先データをシリアルパラレル変
換器Ｂ７２に格納し、１ワードデータ５０９の転送先デ
ータを入力バッファ１１に格潮する。また、セレクタＡ
１２はシリアルパラレル変換ＷＢ７２を選択し、セレク
タＣ７３はシリアルパラレル変換器Ａ７１を選択し、セ
レクタＤ７５はシリアルパラレル変換器Ａ７１を選択し
ているとする。

まず、画素５０１までセレクタＣ７３通してシリアルパ
ラレル変換器Ａ７１は画素を入力すると、セレクタＡ１
２経出で１ワードデータ５０７を出力バッファ７４へ出
力する。次にすべてのセレクタは他方の変換器に選択を
切替え、シリアルパラレル変換器Ｂ７２は画素５０２を
セレクタＣ繰出で入力する。これと同時にシリアルパラ
レル変換器Ａ７１はセレクタＡ１２経出で入力バッファ
１１から１ワードデータ５０９を入力する。次にセレク
タＡ１２とセレクタＣ７３は他方の変換器に選択を切替
え、シリアルパラレル変換器Ａ７１は画素５０３を入力
する。ここでシリアルパラレル変換器Ｂ７２には１ワー
ドデータ５０８が格納されているが、出力バッファ７４
に１ワードデータ５０７が残っているため、出力バッフ
ァ７４へ出力できない。しかし、シリアルパラレル変換
器Ｂ７２が次に画素を入力するのは５画素光であるので
、その時点までに出力バッファ７４へ転送すれば画素の
処理を中断することはない。

本実施例によれば、小さな角度の任意角回転において画
素の縦方向のずれがどこであってもデータの出力待ちで
処理を中断することがない。

次に、本発明の他の実施例を第８図により説明する。

第８図は本実施例で使用するパラレルシリアル変換回路
であり、パラレルシリアル変換回路Ａ１３とパラレルシ
リアル変換回路Ｂ１４に使用できる。

ラッチ８１からラッチ８２までの８個のラッチは８画素
間時に入力される画像データを取込み保持する素子であ
る。各ラッチはデータを保持すると、直ちにセレクタ８
３へ出方し、取込みデータが変わらないかぎり出力デー
タを維持する。セレクタ８３は８個のラッチから入力す
る画素データを３ビットカウンタ８４のカウンタ値を選
択し。

１画素だけ出力する。３ビットカウンタのカウンタ値が
０のときはラッチ８１の出方を選択し、カウンタ値が７
のときはラッチ８２の出方を選択する。

以上の回路により、ラッチを直列に接続したシフトレジ
スタのパラレルシリアル変換回路とは異なり、画素出力
を１ワードデータ内の途中がら開始できるので、第５図
の画素５０３を出力する直前に画素５０３の左の画素を
無駄に出力することなく、処理時間を短縮できる。

なお、本実施例では８ビット構成を示したが、本発明は
８ビットに限定するものではない。また、３ビットカウ
ンタの値をＯから７としたが、これも限定するものでは
なく、例えば１から８なども同様である。

次に、本発明の他の実施例を第９図により説明する。

第９図（ａ）はメモリ上の読込まれる画像であり、第９
図（ｂ）はメモリ上に作成した読込みアドレスのテーブ
ルである。第９図（ａ）において円は処理される画素を
表わし、矩形は１ワードのデータを表わす。画素９１６
から画′Ｍ９１７までを読込み、処理するには１ワード
データ９１がら１ワードデータ９７までを入力する必要
がある。

第９図（ｂ）はメモリ内容９８の中に項目９９がら項目
９１５までのテーブルがあり、値が１００から１４３で
あることを表わしており、各値は１ワードデータ９１か
ら１ワードデータ９７までのアドレスである。すなわち
、１ワードデータ９１のアドレスは１００であり、１ワ
ードデータ９２のアドレスは１１０である。

１ワードデータ９１と１ワードデータ９２と１ワードデ
ータ９３が既に入力回路の３個のバッファに格納されて
いるとき、１ワードデータ９１がら１ワードデータ９２
へ処理が進むと１ワードデータ９４を読込む必要が生じ
る。このときテーブルの項目９１２を読むことにより、
メモリのアドレス１２１に必要なデータがあることがわ
かる。

１ワードデータ９２を処理中に１ワードデータ９３の右
隣りを読まず、下にある１ワードデータ９４を読込むに
は、本発明の前記実施例のように実際の処理より先に画
素の位置を計算して読込むアドレスを特定するか、本実
施例のように前もってテーブルに持つしかない。

本実施例によれば、入力回路に３個のバッファを設は先
読みしても、必要なデータを正確に得られるので、３個
のバッファを効率良く使用できて入力待ちによる処理の
中断を防ぐことができる。

なお、本実施例は入力処理に対して適用したが、出力処
理に対しても同様である。

次に、本発明を適用したシステムの例を説明する。第１
ｏ図は電子ファイル装置の構成図であり、画像処理プロ
セッサ９５３にて本発明の回路を使用する。第１１図は
画像処理プロセッサ９５３の構成図である。この中で、
任意角回転画像データ入力部９６１の回路に本発明を適
用する。

先ず、第１０図の電子ファイル装置について説明する。

電子ファイル装置の各構成要素はバス９５６を介して互
いにデータの転送を行う。制御プロセッサ９５０は電子
ファイル装置全体の動作を制御するものであり、各構成
要素に対する処理開始指示を行うとともに、データを転
送する際のバス９５６使用順序等の管理も行う。メモリ
装置９５１はスキャナ装置９５４が読取った画像データ
、画像処理プロセッサ９５３の処理対象となる画像デー
タと画像を圧縮したデータ、および制御プロセッサのプ
ログラム等を格納するための記憶装置である。光デイス
ク装置９５２は主に圧縮したデータを多量に格納する記
憶装置である。光デイスク以外に磁気ディスクなどで大
容量なものを使用することもある。画像処理プロセッサ
９５３はメモリ装置９５１内の画像データを拡大、縮小
。

あるいは回転処理するものである。これは画像の一部を
詳しく見るために拡大する、−度の表示で複数の画像を
同時に見るために縮小する、あるいは傾いている画像を
正立させて見るために回転するなどの場合に使用する。

また、画像データ量を圧縮し、光デイスク装置９５２に
格納できる画像の量を増加させたり、圧縮したデータを
元の画像に復元する。スキャナ装置９５４は紙などに書
かれた画像を光学的に読取り、電気信号のデータへ変換
するものである。変換した画像データはメモリ装置９５
１へ格納する。デイスプレィ装置９５５はメモリ装置９
５１内の画像データを表示するものである。

画像を電子ファイル装置へ入力する場合、紙などの画像
をスキャナ装置９５４から入力し、メモリ装置９５１へ
格納し、格納した画像データは画像処理プロセッサ９５
３により本発明の任意角回転を用いて傾きを補正した後
、圧縮して光デイスク装置９５２へ格納する。また、メ
モリ装置９５１内の画像データはスキャナ装置９５４の
読取り結果を確認するためにデイスプレィ装置９５５に
表示する。なお、制御プロセッサ９５０が以上の処理手
順を制御する。

画像を電子ファイル装置から出力する場合、制御プロセ
ッサ９５０の制御により、光デイスク装置９５２から圧
縮したデータを読出してメモリ装置９５１へ格納し、格
納したデータを画像処理プロセッサ９５３により元の画
像データへ復元し、この画像データもメモリ装置９５１
へ格納する。

メモリ装置９５１内の画像データはデイスプレィ装置９
５５に表示する。このとき、デイスプレィ装置９５５の
表示画面より大きな画像がメモリ装置９５１に格納され
ている場合は画像処理プロセッサにて必要な部分のみ切
り出して表示する、あるいは画像全体を縮小して表示す
る。また、傾きが補正されて格納してない画像データに
ついては。

この表示時に本発明の任意角回転を用いて傾きを補正す
ることもできる。

次に、第１１図を用いて画像処理プロセッサ９５３の構
成について説明する。バスインタフェース部９６０はバ
ス９５６からデータを入力し、任意角回転画像データ入
力部９６１と圧縮復元部９６３へ出力する。また、拡大
縮小部９６２と圧縮復元部９６３からデータを入力し、
バス９５６へ出力する。任意角回転画像データ入力部９
６１は本発明による第１図あるいは第６図に示したよう
な回路である。拡大縮小部９６２は任意角回転画像デー
タ入力部９６１にて回転角がＯのときに単純に画像を拡
大縮小し１回転処理のときに回転にともなう画像の大き
さの変化を補正する。圧縮復元部９６３は画像データ量
の圧縮および圧縮されたデータを元の画像へ復元する。

制御部９６４は以上で説明した各部を制御して処理全体
を統轄する。

以上説明した本実施例によれば、電子ファイル装置にお
いて本発明の回路を適切に適用することができる。

〔発明の効果〕

本発明によれば１画像の小角度の任意角回転処理におい
て、入力画素が縦方向にどの位置でずれても常に次の画
像データを続けて処理でき、メモリからの画像データの
入力待ちで画素処理を中断することがないので、任意角
回転処理時間を短縮できる。

また、出力画素が縦方向のどの位置でずれてもメモリへ
の画像データの出力待ちで画素処理を中断することがな
いので、任意角回転処理時間を短縮できる。

【図面の簡単な説明】

第１図は本発明の一実施例の入力回路のブロック図、第
２図は任意角回転処理前後の画素位置関係を表わした図
、第３図は４５度回転時の画素位置を表わした図、第４
図は従来の入力回路のブロック図、第５図は小角度回転
時の画素位置とメモリワードの関係を表わした図、第６
図は本発明の一実施例で使用した入力回路の別構成のブ
ロック図、第７図は本発明の一実施例の出力回路のブロ
ック図、第８図は本発明で使用したパラレルシリアル変
換回路のブロック図、第９図は先読みのためのメモリア
ドレステーブルの構成図、である。 第１０図は本発明が適用される電子ファイル装置の構成
図、第１１図は第１０図の電子ファイル装置中の画像処
理プロセッサの構成図である。 １１・・・入力バッファ、１３・・・パラレルシリアル
変換器Ａ、１４・・・パラレルシリアル変換器Ｂ、１６
・・・パターン幅カウンタＡ、１７・・・ワード幅カウ
ンタＡ。 ”＋ｒミ咄トチ１トーペ 第 図 第 図 １ １ ２ １．）さ）印肩會１トーへ ｔｌき限４学（トーへ栃憂 °ζ１へ」（勢トーへ 第 閃 第 ９ 図 （ａ−） （ｂ）

Claims (1)

1. 【特許請求の範囲】 １、画像任意角回転処理装置の画像データ入力回路にお
   いて、画像データを保持するバッファ３個と画素位置演
   算回路とメモリ先読み要求用画素位置演算回路を設け、
   前記画素位置演算回路により前記バッファ３個の中の２
   個をパラレルシリアル変換器として使用し、他１個のバ
   ッファから前記２個のパラレルシリアル変換器へ交互に
   画像データを転送し、前記２個のパラレルシリアル変換
   器において交互に画像データを画素に変換して出力する
   ことを特徴とする任意角回転画像データ入力回路。 ２、第一項記載の任意角回転画像データ入力回路におい
   て、前記バッファ３個を直列に接続し、最終段の１個の
   みを前画素位置演算回路によりパラレルシリアル変換器
   として使用することを特徴とする任意角回転画像データ
   入力回路。 ３、画像任意角回転処理装置の画像データ出力回路にお
   いて、画像データを保持するバッファ３個と画素位置演
   算回路を設け、前記画素位置演算回路により前記バッフ
   ァ３個の中の２個をシリアルパラレル変換器として使用
   し、出力すべき画素列を前記２個のシリアルパラレル変
   換器へ交互に入力し、前記２個のシリアルパラレル変換
   器から交互に前記バッファ３個の残りの１個のバッフア
   へ画像データを転送することを特徴とする任意角回転画
   像データ出力回路。 ４、画像任意角回転処理装置の画像データ入力回路にお
   いて、複数個のラッチと該個数のビットから１ビットを
   選択するセレクト手段と該個数を周期とするカウント手
   段を設け、該カウント手段の値により前記複数個のラッ
   チの中から特定のラッチの出力を前記セレクト手段によ
   り選択して出力することを特徴とするパラレルシリアル
   変換器。 ５、画像任意角回転処理装置の画像データ入力回路ある
   いは出力回路において、読書きする画像データメモリの
   アドレスのテーブルを設けたことを特徴とする任意角回
   転画像データ入出力回路。 ６、請求項１記載の任意角回転画像データ入力回路又は
   請求項３記載の任意角回転画像データ出力回路において
   、前記画像データを読み書きする画像データメモリと、
   該画像データメモリのアドレスのテーブルとを設け、該
   アドレステーブルを用いて、前記画像データの先読みを
   して３個の前記バッファ中２個に前記画像データを常に
   格納する、又は３個の前記バッファ中２個から前記画像
   データメモリへ前記画像データを常に出力することを特
   徴とする任意角回転画像データ入出力回路。 ７、入力手段からの画像データを画像処理手段を用いて
   処理した後記憶装置に記憶しておき、適宜該画像データ
   を読み出し表示手段に表示する電子ファイル装置におい
   て、 前記画像処理手段が請求項１又は２記載の任意角回転画
   像データ入力回路を含んでおり、前記入力手段からの画
   像データに必要な回転処理をほどこすことを特徴とする
   電子ファイル装置。