JPS61108207A - 電流増大回路 - Google Patents
電流増大回路Info
- Publication number
- JPS61108207A JPS61108207A JP59228982A JP22898284A JPS61108207A JP S61108207 A JPS61108207 A JP S61108207A JP 59228982 A JP59228982 A JP 59228982A JP 22898284 A JP22898284 A JP 22898284A JP S61108207 A JPS61108207 A JP S61108207A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output voltage
- transistor
- current
- level shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、汎用演算増幅器および電流増幅用トランジス
タよりなる電流増大回路に係り、特にトランジスタのベ
ース、エミッタ間電圧ロスを補償したうえ出力電圧の直
線的動作範囲を拡大すべくなした電流増大回路に関する
ものである。
タよりなる電流増大回路に係り、特にトランジスタのベ
ース、エミッタ間電圧ロスを補償したうえ出力電圧の直
線的動作範囲を拡大すべくなした電流増大回路に関する
ものである。
第3図はこれまでに知られている、汎用の演算増幅器と
電流増幅用のトランジスタよりなる電流増大回路の一例
での構成を示すが、出力電圧の特性上不具合を生じてい
るのが実状である。
電流増幅用のトランジスタよりなる電流増大回路の一例
での構成を示すが、出力電圧の特性上不具合を生じてい
るのが実状である。
即ち、演算増幅器1に対する電源電圧を+15Vとした
場合、その出力電圧v3は最大でも+12V〜±14V
である。ここで仮に最大出力電圧を+12Vとして、0
■から+IOVの範囲内の入力電圧V□をOV〜+12
Vに増幅する場合を想定すれば、負荷抵抗3にかかる電
圧(電流増大回路としての出力電圧V2)としては最大
+12Vに達することなく飽和してしまい、飽和点近傍
ではまた直線性が損われるというものである。これは、
トランジスタ2におけるベース、エミッタ間に電圧ロス
が生じるからである。したがって、出力電圧v2におけ
る実際の直線的動作範囲は+12Vよりある程度抑えら
れた範囲となり、利用し得る直線的動作範囲は狭くなる
ことになる。
場合、その出力電圧v3は最大でも+12V〜±14V
である。ここで仮に最大出力電圧を+12Vとして、0
■から+IOVの範囲内の入力電圧V□をOV〜+12
Vに増幅する場合を想定すれば、負荷抵抗3にかかる電
圧(電流増大回路としての出力電圧V2)としては最大
+12Vに達することなく飽和してしまい、飽和点近傍
ではまた直線性が損われるというものである。これは、
トランジスタ2におけるベース、エミッタ間に電圧ロス
が生じるからである。したがって、出力電圧v2におけ
る実際の直線的動作範囲は+12Vよりある程度抑えら
れた範囲となり、利用し得る直線的動作範囲は狭くなる
ことになる。
第4図は入力電圧v1に対する出力電圧V、、V3の関
係を示したものである。これから出力電圧v3が+12
Vで飽和したとしても出力電圧v2はベース、エミッタ
間電圧ロス分だけそれよりも低い電圧で飽和するもので
あることが判る。
係を示したものである。これから出力電圧v3が+12
Vで飽和したとしても出力電圧v2はベース、エミッタ
間電圧ロス分だけそれよりも低い電圧で飽和するもので
あることが判る。
このような不具合を解決すべくこれまでにあっては汎用
演算増幅器の代りに大電流で動作する、通称ハイパワー
演算増幅器を用い電流増幅用のトランジスタを不要とし
たり、または更に増幅器を1段設けることで対処してい
たのが実状である。
演算増幅器の代りに大電流で動作する、通称ハイパワー
演算増幅器を用い電流増幅用のトランジスタを不要とし
たり、または更に増幅器を1段設けることで対処してい
たのが実状である。
しかしながら、このように構成する場合は構成の複雑化
や大形化、消費電力の増大などを招くことになる。
や大形化、消費電力の増大などを招くことになる。
なお、第3図中4,5は抵抗を示す。
本発明の目的は、構成簡単にして出力電圧特性が良好と
された電流増大回路を供するにある。
された電流増大回路を供するにある。
この目的のため本発明は、電流増大回路を構成する演算
増幅器とトランジスタとの間に、レベルシフトダイオー
ドを挿入接続するようにしたものである。レベルシフト
ダイオードにバイアス電流を流すようにすれば、演算増
幅器の出力電圧はレベルシフトダイオードによって所定
方向にシフトされることから、レベルシフトダイオード
の個数を適当にする場合は、トランジスタのベース、エ
ミッタ間電圧は打ち消されるばかりか、出力電圧の直線
的動作範囲は電源電圧近傍まで拡大さiy得るものであ
る。
増幅器とトランジスタとの間に、レベルシフトダイオー
ドを挿入接続するようにしたものである。レベルシフト
ダイオードにバイアス電流を流すようにすれば、演算増
幅器の出力電圧はレベルシフトダイオードによって所定
方向にシフトされることから、レベルシフトダイオード
の個数を適当にする場合は、トランジスタのベース、エ
ミッタ間電圧は打ち消されるばかりか、出力電圧の直線
的動作範囲は電源電圧近傍まで拡大さiy得るものであ
る。
以下、本発明を第1図、第2図により説明する。
第1図は本発明による電流増大回路の一例での構成に示
したものである。図示の如く第3図に示すものと実質的
に異なるところは演算増幅器1とダーリントン接続のト
ランジスタ2との間に破線表示の回路、即ち、レベルシ
フトダイオード6(6−1〜6−4)を直列に挿入接続
した点である。電源電圧(本例では±15v)によりバ
イアス抵抗7を介しレベルシフトダイオード6にバイア
ス電流を流す場合は、レベルシフトダイオード6−1.
.6−2によってトランジスタ2のベース、エミッタ間
電圧ロスが打ち消され、更に残りのレベルシフトダイオ
ード6−3.6−4によっては演算増幅器1の出力電圧
V、が大きくなる方向にシフトされ得るものである。結
果的には入力電圧v1に対する演算増幅器1の出力電圧
■3はレベルシフトダイオード6によって電圧V、(>
V、)までシフ1〜アツプされた後、トランジスタ2の
ベース、エミッタ間電圧ロスによりシフトダウンされ出
力電圧V 、 /として出力されるものである。
したものである。図示の如く第3図に示すものと実質的
に異なるところは演算増幅器1とダーリントン接続のト
ランジスタ2との間に破線表示の回路、即ち、レベルシ
フトダイオード6(6−1〜6−4)を直列に挿入接続
した点である。電源電圧(本例では±15v)によりバ
イアス抵抗7を介しレベルシフトダイオード6にバイア
ス電流を流す場合は、レベルシフトダイオード6−1.
.6−2によってトランジスタ2のベース、エミッタ間
電圧ロスが打ち消され、更に残りのレベルシフトダイオ
ード6−3.6−4によっては演算増幅器1の出力電圧
V、が大きくなる方向にシフトされ得るものである。結
果的には入力電圧v1に対する演算増幅器1の出力電圧
■3はレベルシフトダイオード6によって電圧V、(>
V、)までシフ1〜アツプされた後、トランジスタ2の
ベース、エミッタ間電圧ロスによりシフトダウンされ出
力電圧V 、 /として出力されるものである。
第2図はその場合での入力電圧V1と出力電圧VatV
、’および電圧v4との関係を示したものである。これ
よりレベルシフトダイオード6によるシフトアップ分の
電圧v6がトランジスタ2によるシフトダウン分の電圧
v5よりも大となることから、演算増幅器1の出力電圧
V3がたとえ±12Vで飽和したとしても、出力電圧V
2’はそれよりもダイオード2個分相当の降下電圧分の
高い電圧で飽和する結果、その分入力電圧V、に対する
出力電圧v2′の直線的動作範囲は出力電圧Vaよりも
拡大されることになるものである。
、’および電圧v4との関係を示したものである。これ
よりレベルシフトダイオード6によるシフトアップ分の
電圧v6がトランジスタ2によるシフトダウン分の電圧
v5よりも大となることから、演算増幅器1の出力電圧
V3がたとえ±12Vで飽和したとしても、出力電圧V
2’はそれよりもダイオード2個分相当の降下電圧分の
高い電圧で飽和する結果、その分入力電圧V、に対する
出力電圧v2′の直線的動作範囲は出力電圧Vaよりも
拡大されることになるものである。
本発明は以上のようなものであるが、レベルシフトダイ
オードを逆向きに接続したうえトランジスタをPNP型
にする場合は出力電圧が負のものに対処し得ることにな
る。
オードを逆向きに接続したうえトランジスタをPNP型
にする場合は出力電圧が負のものに対処し得ることにな
る。
最後に第1図に示すレベルシフトダイオード6について
言及すれば、既述したようにレベルシフトダイオード6
−1.6−2はダーリントン接続のトランジスタ2のベ
ース、エミッタ間電圧ロスを補償するためのものである
。したがって、ダー−5−^^ リントン接続でない一般のトランジスタを電流増幅用と
して用いる場合には、その場合での電圧ロスに対応して
補償用レベルシフトダイオードの数は1個とすればよい
。また、レベルシフトダイオード6−3.6−4は電圧
ロス補償後の演算増幅器1の出力電圧v3をシフトアッ
プするだけのものであり、したがって、その目的に適す
る特性のダイオードとその数を適当に選定すればよいこ
とになる。更に複数のダイオード素子が一体化された部
品を用いる等の場合は、第1図に示す複数のダイオード
はこれらを1個のダイオード部品で置換することが可能
となっている。したがって、結論的にいえば、レベルシ
フトダイオードの数はトランジスタがダーリントン接続
されているか否かや、飽和電圧の設定値などによって適
当に選定され得るものである。
言及すれば、既述したようにレベルシフトダイオード6
−1.6−2はダーリントン接続のトランジスタ2のベ
ース、エミッタ間電圧ロスを補償するためのものである
。したがって、ダー−5−^^ リントン接続でない一般のトランジスタを電流増幅用と
して用いる場合には、その場合での電圧ロスに対応して
補償用レベルシフトダイオードの数は1個とすればよい
。また、レベルシフトダイオード6−3.6−4は電圧
ロス補償後の演算増幅器1の出力電圧v3をシフトアッ
プするだけのものであり、したがって、その目的に適す
る特性のダイオードとその数を適当に選定すればよいこ
とになる。更に複数のダイオード素子が一体化された部
品を用いる等の場合は、第1図に示す複数のダイオード
はこれらを1個のダイオード部品で置換することが可能
となっている。したがって、結論的にいえば、レベルシ
フトダイオードの数はトランジスタがダーリントン接続
されているか否かや、飽和電圧の設定値などによって適
当に選定され得るものである。
以上説明したように本発明は、演算増幅器と電流増幅用
トランジスタとの間にレベルシフトダイオードを所定に
挿入接続したものであるから、構成簡単にして出力電圧
特性が改善されるという効果がある。
トランジスタとの間にレベルシフトダイオードを所定に
挿入接続したものであるから、構成簡単にして出力電圧
特性が改善されるという効果がある。
第1図、第2図は、本発明による電流増大回路の一例で
の構成と入力電圧に対する各要部での電圧の関係を示す
図、第3図、第4図は、これまでの電流増大回路の一例
での構成と入力電圧に対する各要部での電圧の関係を示
す図である。 1・・・演算増幅器、2・・・電流増幅用トランジスタ
、6−1〜6−4・・・レベルシフトダイオード、7・
・・バイアス抵抗。 特許出願人 日立湘南電子株式会社 代理人弁理士 秋 本 正 実 第1図 第2図
の構成と入力電圧に対する各要部での電圧の関係を示す
図、第3図、第4図は、これまでの電流増大回路の一例
での構成と入力電圧に対する各要部での電圧の関係を示
す図である。 1・・・演算増幅器、2・・・電流増幅用トランジスタ
、6−1〜6−4・・・レベルシフトダイオード、7・
・・バイアス抵抗。 特許出願人 日立湘南電子株式会社 代理人弁理士 秋 本 正 実 第1図 第2図
Claims (1)
- 演算増幅器で増幅された入力電圧をトランジスタによっ
て電流増幅するようにしてなる電流増大回路において、
演算増幅器とトランジスタとの間に、バイアス抵抗から
のバイアス電流が流れるようにして直列にレベルシフト
ダイオードを挿入接続する構成を特徴とする電流増大回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59228982A JPS61108207A (ja) | 1984-11-01 | 1984-11-01 | 電流増大回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59228982A JPS61108207A (ja) | 1984-11-01 | 1984-11-01 | 電流増大回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61108207A true JPS61108207A (ja) | 1986-05-26 |
| JPH0261174B2 JPH0261174B2 (ja) | 1990-12-19 |
Family
ID=16884911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59228982A Granted JPS61108207A (ja) | 1984-11-01 | 1984-11-01 | 電流増大回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61108207A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012122799A1 (zh) * | 2011-03-11 | 2012-09-20 | 中兴通讯股份有限公司 | 信号放大电路及放大输出信号的方法 |
-
1984
- 1984-11-01 JP JP59228982A patent/JPS61108207A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012122799A1 (zh) * | 2011-03-11 | 2012-09-20 | 中兴通讯股份有限公司 | 信号放大电路及放大输出信号的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0261174B2 (ja) | 1990-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0067447A2 (en) | Current mirror circuit | |
| KR0152701B1 (ko) | 감쇠 귀환형 차동증폭기 | |
| US4333059A (en) | Power amplifying circuit | |
| JPS61214807A (ja) | 増幅回路 | |
| US4135162A (en) | Power amplifier circuits | |
| KR100294413B1 (ko) | 부하구동회로 | |
| EP0353742B1 (en) | Amplifier | |
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| JPS61108207A (ja) | 電流増大回路 | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JP3114467B2 (ja) | 電圧クランプ回路 | |
| US6417733B1 (en) | High output voltage swing class AB operational amplifier output stage | |
| JP2000515343A (ja) | 高利得共通エミッタの出力ステージ | |
| EP0643479A1 (en) | Preamplifier circuit arrangements | |
| JP2869670B2 (ja) | 増幅器装置 | |
| US4342966A (en) | Power amplifier circuitry | |
| WO1989003612A1 (en) | Linearity differential amplifier | |
| JPH0738403A (ja) | ラインドライバ‐スイッチング段 | |
| US4112387A (en) | Bias circuit | |
| JPH0618300B2 (ja) | ダ−リントントランジスタ装置 | |
| JP3922906B2 (ja) | 広帯域差動増幅回路 | |
| CA1151331A (en) | Amplifier for use in a line circuit | |
| US4123723A (en) | Transistor amplifier circuit | |
| JPH0517695Y2 (ja) | ||
| JPS6221057Y2 (ja) |