JPS6111003B2 - - Google Patents
Info
- Publication number
- JPS6111003B2 JPS6111003B2 JP53058112A JP5811278A JPS6111003B2 JP S6111003 B2 JPS6111003 B2 JP S6111003B2 JP 53058112 A JP53058112 A JP 53058112A JP 5811278 A JP5811278 A JP 5811278A JP S6111003 B2 JPS6111003 B2 JP S6111003B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- sweep
- oscillator
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B23/00—Generation of oscillations periodically swept over a predetermined frequency range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0092—Measures to linearise or reduce distortion of oscillator characteristics
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は、一定の周波数帯域内を繰り返して掃
引すると共に、掃引開始時における発振周波数を
基準発振器に位相ロツクせしめた掃引周波数発振
器に関する。
引すると共に、掃引開始時における発振周波数を
基準発振器に位相ロツクせしめた掃引周波数発振
器に関する。
所定周波数帯域に分布する複数の信号に連続し
て同調をとるため、多くの電子装置（例えばスペ
クトラム・アナライザ）にはその局部発振器とし
て掃引周波数発振器が用いられてきた。これら掃
引周波数発振器のうち、アナログ型掃引周波数発
振器の有する欠点の一つとして周波数ドリフトが
ある。即ち局部発振器が発振周波数の安定性を欠
くということは、スペクトラム・アナライザにお
ける周波数読みとりに不安定性をもたらすことに
なる。こういつた問題を解消するため、局部発振
器にシンセサイザ方式（安定な基準発振器の周波
数を組み合わせて所望の周波数を得る方式）を用
いたり、又はデジタル掃引方式（掃引が不連続な
スポツト周波数で行われる）を用いたりしてい
る。しかし、これら方式はアナログ型掃引周波数
発振器に比べて高価であり、また掃引が連続的に
行われないという欠点を有する。
て同調をとるため、多くの電子装置（例えばスペ
クトラム・アナライザ）にはその局部発振器とし
て掃引周波数発振器が用いられてきた。これら掃
引周波数発振器のうち、アナログ型掃引周波数発
振器の有する欠点の一つとして周波数ドリフトが
ある。即ち局部発振器が発振周波数の安定性を欠
くということは、スペクトラム・アナライザにお
ける周波数読みとりに不安定性をもたらすことに
なる。こういつた問題を解消するため、局部発振
器にシンセサイザ方式（安定な基準発振器の周波
数を組み合わせて所望の周波数を得る方式）を用
いたり、又はデジタル掃引方式（掃引が不連続な
スポツト周波数で行われる）を用いたりしてい
る。しかし、これら方式はアナログ型掃引周波数
発振器に比べて高価であり、また掃引が連続的に
行われないという欠点を有する。
他の従来技術によるスペクトラム・アナライザ
では、第１局部発振器の周波数不安定性を解消す
るため、該第１局部発振器の発振周波数を基準発
振器の周波数に位相ロツクすると共に、より低周
波の局部発振器を用いて狭帯域周波数掃引を行わ
せている。何故なら、より低周波の局部発振器は
広帯域掃引を行う第１局部発振器に比べて一段と
周波数安定性が優れているからである。こういつ
た手段は米国特許第3482181号に述べられてい
る。
では、第１局部発振器の周波数不安定性を解消す
るため、該第１局部発振器の発振周波数を基準発
振器の周波数に位相ロツクすると共に、より低周
波の局部発振器を用いて狭帯域周波数掃引を行わ
せている。何故なら、より低周波の局部発振器は
広帯域掃引を行う第１局部発振器に比べて一段と
周波数安定性が優れているからである。こういつ
た手段は米国特許第3482181号に述べられてい
る。
掃引周波数発振器の周波数安定性を図る他の手
段として、米国特許第3144623号に記載された方
法がある。これは掃引の開始時に掃引周波数発振
器をインジエクシヨン・ロツク（injectionlock）
させる方式である。前記方式は誤差電圧をストア
して置くことがないため、掃引開始時において閉
ループが当該発振器を修正するまで発振周波数の
不連続を生じるという欠点がある。また前記閉ル
ープによる掃引技術において、直線的な補正を行
うため多くの付加回路が必要とされる。これら付
加回路はときとして不必要であり、また高価なも
のとなつてしまう。
段として、米国特許第3144623号に記載された方
法がある。これは掃引の開始時に掃引周波数発振
器をインジエクシヨン・ロツク（injectionlock）
させる方式である。前記方式は誤差電圧をストア
して置くことがないため、掃引開始時において閉
ループが当該発振器を修正するまで発振周波数の
不連続を生じるという欠点がある。また前記閉ル
ープによる掃引技術において、直線的な補正を行
うため多くの付加回路が必要とされる。これら付
加回路はときとして不必要であり、また高価なも
のとなつてしまう。
よつて本発明の目的は、従来の掃引周波数発振
器にみられた欠点を除去し、周波数安定性を増し
た連続掃引型の掃引周波数発振器を提供せんとす
るものである。
器にみられた欠点を除去し、周波数安定性を増し
た連続掃引型の掃引周波数発振器を提供せんとす
るものである。
本発明によれば、掃引を開始する直前に可変周
波数発振器を基準発振器に位相ロツクし、これと
同時に位相ロツク時に生じた誤差電圧（位相比較
器から送り出される）をストアし、掃引開始と共
に位相ロツク・ループを開き、そして掃引期間中
に前記誤差電圧を用いて前記可変周波数発振器の
周波数ドリフトを補償せんとするものである。以
下、図面を用いて本発明を詳述する。
波数発振器を基準発振器に位相ロツクし、これと
同時に位相ロツク時に生じた誤差電圧（位相比較
器から送り出される）をストアし、掃引開始と共
に位相ロツク・ループを開き、そして掃引期間中
に前記誤差電圧を用いて前記可変周波数発振器の
周波数ドリフトを補償せんとするものである。以
下、図面を用いて本発明を詳述する。
第１図は、本発明の一実施例による掃引周波数
発振器全体を示すブロツク図である。図示された
可変周波数発振器１０は電圧制御型発振器（以下
VCOという）であり、周波数制御信号１４の電
圧に応答して出力信号１２を送り出す。また基準
発振器１６の送り出す基準信号１８（シンセサイ
ザ又は水晶発振器の出力信号の如く、高安定な単
一周波数を有する信号）は、位相比較器２０に導
入される。更に位相比較器２０にはVCO１０の
出力信号１２が導入され、基準信号１８と出力信
号１２との位相差に応じた位相差信号２２がサン
プル／ホールド回路２４に送り出される。加算回
路２６は、サンプル／ホールド回路２４の出力信
号２５及びランプ（傾斜）電圧発生回路２８のラ
ンプ信号２７を導入し、そして周波数制御信号１
４を送り出す。また制御回路３０は位相比較器２
０サンプル／ホールド回路２４、ランプ電圧発生
回路２８に接続されている。
発振器全体を示すブロツク図である。図示された
可変周波数発振器１０は電圧制御型発振器（以下
VCOという）であり、周波数制御信号１４の電
圧に応答して出力信号１２を送り出す。また基準
発振器１６の送り出す基準信号１８（シンセサイ
ザ又は水晶発振器の出力信号の如く、高安定な単
一周波数を有する信号）は、位相比較器２０に導
入される。更に位相比較器２０にはVCO１０の
出力信号１２が導入され、基準信号１８と出力信
号１２との位相差に応じた位相差信号２２がサン
プル／ホールド回路２４に送り出される。加算回
路２６は、サンプル／ホールド回路２４の出力信
号２５及びランプ（傾斜）電圧発生回路２８のラ
ンプ信号２７を導入し、そして周波数制御信号１
４を送り出す。また制御回路３０は位相比較器２
０サンプル／ホールド回路２４、ランプ電圧発生
回路２８に接続されている。
第２図は、第１図に示した掃引周波数発振器の
ブロツク図を具体化した回路図である。図示され
たサンプル／ホールド回路２４には、その入出力
端子間にリレー３２が接続されている。また、サ
ンプル／ホールド回路２４の出力端子とグランド
との間にはコンデンサ３４が接続されている。即
ちリレー３２が閉じられると、コンデンサ３４に
は位相比較器２０の位相差信号２２（電圧V1）が
貯蔵される。
ブロツク図を具体化した回路図である。図示され
たサンプル／ホールド回路２４には、その入出力
端子間にリレー３２が接続されている。また、サ
ンプル／ホールド回路２４の出力端子とグランド
との間にはコンデンサ３４が接続されている。即
ちリレー３２が閉じられると、コンデンサ３４に
は位相比較器２０の位相差信号２２（電圧V1）が
貯蔵される。
加算回路２６には演算増幅器３６が含まれてお
り、適当な抵抗器を介してサンプル／ホールド回
路２４及びランプ電圧発生回路２８に接続されて
いる。
り、適当な抵抗器を介してサンプル／ホールド回
路２４及びランプ電圧発生回路２８に接続されて
いる。
ランプ電圧発生回路２８には電流源３８が含ま
れており、コンデンサ４０の端子間電圧を直線的
に上昇せしめる。コンデンサ４０はリレー４２を
介してグランドに接続されているため、充電され
た電荷は掃引をリセツトするときに放電（リレー
４２を閉じることにより）される。またコンパレ
ータ４４の一方の入力端子はコンデンサ４０に接
続されており、他方の入力端子は基準電圧源４６
に接続されている。そしてコンデンサ４０の端子
間電圧が基準電圧源４６の基準電圧を越したとき
掃引終了信号４８が送り出される。
れており、コンデンサ４０の端子間電圧を直線的
に上昇せしめる。コンデンサ４０はリレー４２を
介してグランドに接続されているため、充電され
た電荷は掃引をリセツトするときに放電（リレー
４２を閉じることにより）される。またコンパレ
ータ４４の一方の入力端子はコンデンサ４０に接
続されており、他方の入力端子は基準電圧源４６
に接続されている。そしてコンデンサ４０の端子
間電圧が基準電圧源４６の基準電圧を越したとき
掃引終了信号４８が送り出される。
制御回路３０には、Ｄ型フリツプ・フロツプ５
１〜５４から成る４ビツト・シフト・レジスタ５
０が含まれている。シフト・レジスタ５０に含ま
れるNORゲート５５は、いかなる場合でもＤ型
フリツプフロツプ５１〜５４のいずれか一つだけ
が論理状態「１」になつていることを保証するも
のである。またシステム・クロツク５６は、
ANDゲート５８を介してシフト・レジスタ５０
に周期的なクロツク・パルスを供給する。
１〜５４から成る４ビツト・シフト・レジスタ５
０が含まれている。シフト・レジスタ５０に含ま
れるNORゲート５５は、いかなる場合でもＤ型
フリツプフロツプ５１〜５４のいずれか一つだけ
が論理状態「１」になつていることを保証するも
のである。またシステム・クロツク５６は、
ANDゲート５８を介してシフト・レジスタ５０
に周期的なクロツク・パルスを供給する。
第３図は第２図に示した制御回路３０の動作を
説明したフローチヤート、第４図は第２図に示し
た各信号の電圧V1〜J7を示すグラフである。以下
の説明はこれら両図及び第２図を参照されたい。
第３図に示された４個の長方形はシフト・レジス
タ５０の各論理状態を示すものであり、各ブロツ
ク１〜４（長方形の右上すみに示されている）は
それぞれ異つた機能を実行する。即ちフリツプ・
フロツプ５１の論理状態「１」はブロツク１に対
応し、フリツプ・フロツプ５２の論理状態「２」
はブロツク２に対応し、以下同様である。
説明したフローチヤート、第４図は第２図に示し
た各信号の電圧V1〜J7を示すグラフである。以下
の説明はこれら両図及び第２図を参照されたい。
第３図に示された４個の長方形はシフト・レジス
タ５０の各論理状態を示すものであり、各ブロツ
ク１〜４（長方形の右上すみに示されている）は
それぞれ異つた機能を実行する。即ちフリツプ・
フロツプ５１の論理状態「１」はブロツク１に対
応し、フリツプ・フロツプ５２の論理状態「２」
はブロツク２に対応し、以下同様である。
ブロツク１において、掃引リセツト・スイツチ
（即ちリレー４２；第２図参照）が開かれる。こ
れはフリツプ・フロツプ６０により、リレー用コ
イルに電圧V6が印加されるからである。すると
電流源３８から流れ出た電流はコンデンサ４０を
充電するため、コンデンサ４０の端子間電圧は直
線的に上昇していく。換言すれば、ランプ電圧
V3が生じることになる（第４図参照）。そしてラ
ンプ電圧V3が所定の値に達すると、コンパレー
タから掃引終了信号４８（電圧V4；第４図参
照）が発生され、コントロールはブロツク２に移
る。ブロツク２において、掃引リセツト・スイツ
チ４２が閉じられるため、ランプ電圧V3は零と
なる。ランプ電圧V3が零になるとコントロール
はブロツク３に移り、サンプル／ホールド・スイ
ツチ（即ちリレー３２；第２図参照）が閉じられ
る。これはフリツプ・フロツプ６２により、リレ
ー用コイルに電圧V5が印加されるからである。
リレー３２が閉じられると、VCO10を含む位相ロ
ツク・ループが形成されるため、VCO10の発振周
波数は基準発振器１６の基準周波数に位相ロツク
される。そして位相ロツクが完了すると、位相比
較器２０の発生する誤差電圧V1（即ち位相差信
号２２の電圧）は一定値を保つようになる（第４
図参照）。更に位相比較器２０は、位相ロツクが
完了したことを示す位相ロツク信号３１（電圧
V7；第４図参照）を制御回路３０に送り出す。
するとコントロールはブロツク４に移り、サンプ
ル／ホールド・スイツチ３２が開かれる。したが
つて位相ロツク・ループは形成されなくなるが、
誤差電圧V1はコンデンサ３４に記憶される。そ
して掃引が行われる期間中、コンデンサ３４の端
子間電圧V2は一定に保たれる（第４図参照）。そ
の後コントロールは再びブロツク１に戻り、新た
な掃引が開始される。
（即ちリレー４２；第２図参照）が開かれる。こ
れはフリツプ・フロツプ６０により、リレー用コ
イルに電圧V6が印加されるからである。すると
電流源３８から流れ出た電流はコンデンサ４０を
充電するため、コンデンサ４０の端子間電圧は直
線的に上昇していく。換言すれば、ランプ電圧
V3が生じることになる（第４図参照）。そしてラ
ンプ電圧V3が所定の値に達すると、コンパレー
タから掃引終了信号４８（電圧V4；第４図参
照）が発生され、コントロールはブロツク２に移
る。ブロツク２において、掃引リセツト・スイツ
チ４２が閉じられるため、ランプ電圧V3は零と
なる。ランプ電圧V3が零になるとコントロール
はブロツク３に移り、サンプル／ホールド・スイ
ツチ（即ちリレー３２；第２図参照）が閉じられ
る。これはフリツプ・フロツプ６２により、リレ
ー用コイルに電圧V5が印加されるからである。
リレー３２が閉じられると、VCO10を含む位相ロ
ツク・ループが形成されるため、VCO10の発振周
波数は基準発振器１６の基準周波数に位相ロツク
される。そして位相ロツクが完了すると、位相比
較器２０の発生する誤差電圧V1（即ち位相差信
号２２の電圧）は一定値を保つようになる（第４
図参照）。更に位相比較器２０は、位相ロツクが
完了したことを示す位相ロツク信号３１（電圧
V7；第４図参照）を制御回路３０に送り出す。
するとコントロールはブロツク４に移り、サンプ
ル／ホールド・スイツチ３２が開かれる。したが
つて位相ロツク・ループは形成されなくなるが、
誤差電圧V1はコンデンサ３４に記憶される。そ
して掃引が行われる期間中、コンデンサ３４の端
子間電圧V2は一定に保たれる（第４図参照）。そ
の後コントロールは再びブロツク１に戻り、新た
な掃引が開始される。
なお、第３図に示された制御回路３０は、各種
のゲート及びフリツプ・フロツプにより構成され
ているが、他の方法（例えば、ROM使用のマイ
クロプロセツサ）により実現することは当業者に
とつて容易な設計変更事項である。
のゲート及びフリツプ・フロツプにより構成され
ているが、他の方法（例えば、ROM使用のマイ
クロプロセツサ）により実現することは当業者に
とつて容易な設計変更事項である。
本発明によれば掃引開始直前にVCO１０の周
波数ドリフトを補償することができるので、
VCO１０の周波数安定性に影響を与えるのは、
掃引期間中に生じる周波数ドリフトだけである。
しかも掃引期間中に生じたドリフトは、次の掃引
が開始する直前に位相ロツク・ループにより補償
することができる。
波数ドリフトを補償することができるので、
VCO１０の周波数安定性に影響を与えるのは、
掃引期間中に生じる周波数ドリフトだけである。
しかも掃引期間中に生じたドリフトは、次の掃引
が開始する直前に位相ロツク・ループにより補償
することができる。
第１図は本発明の一実施例による掃引周波数発
振器全体を示すブロツク図、第２図は第１図に示
した掃引周波数発振器のブロツク図を具体化した
回路図、第３図は第２図に示した制御回路３０の
動作を説明したフローチヤート、第４図は第２図
に示した各信号の電圧を示すグラフである。 １０：電圧制御型発振器、２０：位相比較器、
２４：サンプル／ホールド回路、２６：加算回
路、２８：ランプ電圧発生回路、３０：制御回
路。
振器全体を示すブロツク図、第２図は第１図に示
した掃引周波数発振器のブロツク図を具体化した
回路図、第３図は第２図に示した制御回路３０の
動作を説明したフローチヤート、第４図は第２図
に示した各信号の電圧を示すグラフである。 １０：電圧制御型発振器、２０：位相比較器、
２４：サンプル／ホールド回路、２６：加算回
路、２８：ランプ電圧発生回路、３０：制御回
路。
Claims (1)
- １ 周波数制御信号１４に応答して掃引周波数信
号を発生する可変周波数発振器１０、前記可変周
波数発振器の出力信号１２及び基準発振器１６の
送り出す基準信号１８をそれぞれ導入して位相差
信号２２を送り出す位相比較器２０、不掃引時の
前記位相差信号を周波数制御信号として前記可変
周波数発振器に印加すると共に前記位相差信号を
記憶しておくホールド回路２４、掃引時にランプ
信号を発生するランプ発生回路２８、掃引時に前
記位相差信号及び前記ランプ信号を加え合わせ前
記周波数制御信号として送り出す加算回路２６よ
り成る掃引周波数発振器。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/805,195 US4130808A (en) | 1977-06-09 | 1977-06-09 | Phase lock stabilized swept frequency signal source |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS543453A JPS543453A (en) | 1979-01-11 |
| JPS6111003B2 true JPS6111003B2 (ja) | 1986-04-01 |
Family
ID=25190915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5811278A Granted JPS543453A (en) | 1977-06-09 | 1978-05-16 | Sweep frequency oscillator |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4130808A (ja) |
| JP (1) | JPS543453A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5656034A (en) * | 1979-10-15 | 1981-05-16 | Advantest Corp | Sweep signal generator |
| FR2496275A1 (fr) * | 1980-12-12 | 1982-06-18 | Trt Telecom Radio Electr | Dispositif pour engendrer un signal radio module en frequence variant d'un ecart de frequence constant et appareil de mesure de distance comportant un tel dispositif |
| JPS598410A (ja) * | 1982-07-05 | 1984-01-17 | Advantest Corp | 周波数掃引信号発生装置 |
| US4546328A (en) * | 1983-05-23 | 1985-10-08 | The United States Of America As Represented By The Secretary Of The Air Force | PLL Swept frequency generator with programmable sweep rate |
| JPS61105111A (ja) * | 1984-10-27 | 1986-05-23 | Toshiba Corp | 電圧制御発振回路 |
| US4642576A (en) * | 1985-02-07 | 1987-02-10 | Microtel Limited | Method of locking a master oscillator in a narrowband phase-lock loop to a pilot tone |
| US4647873A (en) * | 1985-07-19 | 1987-03-03 | General Dynamics, Pomona Division | Adaptive linear FM sweep corrective system |
| US5028886A (en) * | 1989-09-29 | 1991-07-02 | Hewlett-Packard Company | Swept frequency slope correction system for synthesized sweeper |
| DE4222105C2 (de) * | 1991-08-01 | 2002-03-07 | Agilent Technologies Inc | Phasenrastschaltung für eine gewobbelte Synthesizerquelle, vorzugsweise mit einer Stabilitätsverbesserungsschaltung |
| US5239271A (en) * | 1991-11-01 | 1993-08-24 | Ben Efraim Gideon | Microwave synthesizer |
| US5225794A (en) * | 1991-11-18 | 1993-07-06 | Motorola, Inc. | Method and apparatus for a sweep oscillator |
| JPWO2013027314A1 (ja) | 2011-08-23 | 2015-03-05 | 日本電気株式会社 | 周波数掃引信号生成器、周波数成分分析装置、無線装置及び周波数掃引信号生成方法 |
| CN107222172A (zh) * | 2017-05-19 | 2017-09-29 | 四川莱源科技有限公司 | 一种高信号输出的扫频源 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3638135A (en) * | 1970-10-08 | 1972-01-25 | Collins Radio Co | Intermittent phase control loop for swept frequency pulse generator |
| US3965438A (en) * | 1974-10-29 | 1976-06-22 | Tektronix, Inc. | Frequency locking system for a voltage controlled sweep frequency oscillator |
-
1977
- 1977-06-09 US US05/805,195 patent/US4130808A/en not_active Expired - Lifetime
-
1978
- 1978-05-16 JP JP5811278A patent/JPS543453A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4130808A (en) | 1978-12-19 |
| JPS543453A (en) | 1979-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2134930C1 (ru) | Синтезатор частоты с делением на дробное число и коррекцией остаточной погрешности и способ синтеза частоты | |
| KR100292965B1 (ko) | 온도 보상 및 주파수 승산 기능을 갖는 주파수합성기 및 이를제공하는 방법 | |
| JPS6111003B2 (ja) | ||
| US5332978A (en) | Frequency synthesizer | |
| JPH0343809B2 (ja) | ||
| US4410860A (en) | Frequency synthesizer with learning circuit | |
| EP0563945A1 (en) | Phase locked loop | |
| US4388597A (en) | Frequency synthesizer having plural phase locked loops | |
| GB1561898A (en) | Phase-locked pulse generator | |
| US4849714A (en) | Signal generating apparatus | |
| JPS6339127B2 (ja) | ||
| EP1297619B1 (en) | Linear dead-band-free digital phase detection | |
| KR101242670B1 (ko) | 시그마-델타 기반 위상 고정 루프 | |
| US3793594A (en) | Wide band phase-coherent self-calibrating translation loop | |
| US3546618A (en) | Low power,high stability digital frequency synthesizer | |
| Hakkinen et al. | Speeding up an integer-N PLL by controlling the loop filter charge | |
| JP3334565B2 (ja) | 周波数シンセサイザ | |
| JP3506287B2 (ja) | 周波数シンセサイザ及び周波数シンセサイズ方法 | |
| JPH0267822A (ja) | 周波数シンセサイザ | |
| JP3746124B2 (ja) | 周波数シンセサイザ | |
| JPS5817710A (ja) | 掃引発振器 | |
| JPH0563566A (ja) | シンセサイザ | |
| JP2827389B2 (ja) | Ｐｌｌ用半導体集積回路 | |
| JPS5951788B2 (ja) | 位相比較装置 | |
| GB2290184A (en) | Phase-locking circuit for swept synthesized source having stability enhancement circuit |