JPS6111008B2 - - Google Patents
Info
- Publication number
- JPS6111008B2 JPS6111008B2 JP53093079A JP9307978A JPS6111008B2 JP S6111008 B2 JPS6111008 B2 JP S6111008B2 JP 53093079 A JP53093079 A JP 53093079A JP 9307978 A JP9307978 A JP 9307978A JP S6111008 B2 JPS6111008 B2 JP S6111008B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- differential
- equalizer
- attenuation
- differential transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 32
- 230000008859 change Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 4
- 238000013016 damping Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
- H04B3/14—Control of transmission; Equalising characterised by the equalising network used
- H04B3/143—Control of transmission; Equalising characterised by the equalising network used using amplitude-frequency equalisers
- H04B3/145—Control of transmission; Equalising characterised by the equalising network used using amplitude-frequency equalisers variable equalisers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters And Equalizers (AREA)
- Buildings Adapted To Withstand Abnormal External Influences (AREA)
- Fluid-Damping Devices (AREA)
- Vehicle Body Suspensions (AREA)
- Particle Accelerators (AREA)
Description
【発明の詳細な説明】
本発明は差動コンデンサ、コイル、抵抗をそれ
ぞれ少なくとも1個、ならびに差動変成器を具備
し、基準電位におかれた線路が、入力端子から出
力端子までの間に直接的に貫通接続されているよ
うにした4端子回路網として構成された調整可能
な減衰等化器に関する。Detailed Description of the Invention The present invention comprises at least one differential capacitor, at least one coil, at least one resistor, and a differential transformer, and a line placed at a reference potential is connected between an input terminal and an output terminal. The present invention relates to an adjustable attenuation equalizer configured as a four-terminal network with direct feedthroughs.
上記形成の減衰等化器は無接触かつ無段階連続
的に調整可能であり、例えば搬送周波系において
使用できる。これらの等化器により設定可能な周
波数のもとで基本減衰に対して正または負の極性
を有する減衰量変化が生ぜしめられその結果減衰
量の特性曲線の経過は最も簡単な場合には周波数
依存の共振曲線的特性を示す。このような減衰等
化器は例えばドイツ特許第180546号明細書より公
知であり、抵抗分圧器を使用しそれにより比較的
高い基本減衰が生じ、振幅の形成に関与するイン
ピーダンスの変換ができないようになる。ほかの
公知の回路、例えばドイツ公開公報第2512459
号、第2512805号、第2533553号に記載のような別
の公知回路では電圧源に並列に接続された変成器
が使用される。実際上有限大の動作抵抗間でこの
ような回路を働かせることが必要であり、その場
合入力並列変成器により例えば低周波への変成が
有限大の並列インダクタンスにより制御されてい
る、それは、f=0のとき減衰極が生ずるからで
ある。さらに差動コンデンサ−中間位置において
生じるすべての並列インピーダンスおよび寄生素
子、例えば巻回容量が入力側に生じ、したがつて
それほど広帯域に補償できない。 The attenuation equalizer configured as described above can be adjusted continuously in a non-contact and stepless manner, and can be used, for example, in a carrier frequency system. These equalizers produce an attenuation change with a positive or negative polarity with respect to the fundamental attenuation at a settable frequency, so that the course of the attenuation characteristic curve changes in the simplest case to the frequency. It shows dependent resonance curve-like characteristics. Such an attenuation equalizer is known, for example, from German patent no. Become. Other known circuits, e.g. German Published Application No. 2512459
Other known circuits, such as those described in U.S. Pat. No. 2,512,805 and U.S. Pat. In practice it is necessary to operate such a circuit between finitely large operating resistances, where the input parallel transformer, for example, the transformation to low frequencies, is controlled by a finitely large parallel inductance, f= This is because an attenuation pole occurs when the value is 0. Furthermore, the differential capacitor - all parallel impedances and parasitic elements occurring in the intermediate position, such as winding capacitances, occur on the input side and therefore cannot be compensated very broadband.
本発明の課題とするところは伝送周波範囲がで
きるだけ制限を受けないでまた寄生素子の補償も
広帯域で行なうことができる無接触式に調整可能
な減衰等化器の回路を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a contactless adjustable attenuation equalizer circuit in which the transmission frequency range is not limited as much as possible and compensation for parasitic elements can be performed over a wide band.
この課題の解決のため本発明によれば冒頭に述
べた形式の等化器において、差動変成器を4端子
回路網の直列分岐中に設け、差動コンデンサのス
テータを入力側または出力側並列分岐中に設け、
前記差動コンデンサのロータをコイルを介してま
たは直接的に差動変成器のタツプに接続し、さら
に別のタツプと貫通線路との間に抵抗を設けたの
である。 In order to solve this problem, according to the invention, in the equalizer of the type mentioned at the beginning, a differential transformer is provided in the series branch of the four-terminal network, and the stator of the differential capacitor is connected in parallel on the input side or on the output side. Set in the branch,
The rotor of the differential capacitor is connected via a coil or directly to a tap of a differential transformer, and a resistor is provided between another tap and the through line.
さらに本発明によれば、差動コンデンサ、コイ
ル、抵抗をそれぞれ少なくとも1個、ならびに差
動変成器を具備し、基準電位におかれた線路が、
入力端子から出力端子までの間に直接的に貫通接
続されているようにした4端子回路網として構成
された調整可能な減衰等化器において、差動変成
器を4端子回路網の直列分岐中に設け、差動コン
デンサのステータを入力側または出力側並列分岐
中に設け、前記差動コンデンサのロータをコイル
を介してまたは直接的に差動変成器のタツプに接
続し、さらに差動変成器と貫通線路との間に無限
大の大きさを有する抵抗を設けるようにしたので
ある。 Furthermore, according to the present invention, the line is provided with at least one differential capacitor, at least one coil, and at least one resistor, as well as a differential transformer, and is placed at a reference potential.
In an adjustable attenuation equalizer configured as a 4-terminal network with a direct feed-through connection from the input terminal to the output terminal, the differential transformer is connected in series branch of the 4-terminal network. the stator of the differential capacitor is provided in the input or output parallel branch, the rotor of the differential capacitor is connected via a coil or directly to the tap of the differential transformer; A resistor having an infinite size is provided between the line and the through line.
次に図示の実施例を用いて本発明を説明する。 Next, the present invention will be explained using illustrated embodiments.
第1図に示す4端子回路網の形式で構成された
回路構成では一方の入力端子および出力端子は線
路1を介して直接的に貫通接続されている。この
線路は例えば第1図にアース電位で示すように基
準電位におくことができる。基準電位におかれて
いない端子は入力端子E、出力端子Aとして示し
てある。上記回路構成の直列分岐中には全巻回数
Wを有する差動変成器2が設けられている。イン
ピーダンス変換に用いられる第1の部分コイルは
巻回数W1、基本減衰の調整に用いられる第2部
分コイルは巻回数W2であり、上記両部分コイル
間ないし両タツプ間にある残りのもう1つの部分
コイルは巻回数W−W1−W2である。入力側並例
分岐中には差動コンデンサ3が設けられており、
これは2つのステータ4とロータ6とから成つて
いる。ステータ4は入力端子に接続され、ステー
タ5は貫通線路1に接続されている。ロータ6と
差動変成器2の第1タツプW1との間にコイルL0
と抵抗R0とから成るインピーダンス回路が設け
られている。ただし、インダクタンスL0と抵抗
R0を挿入接続することは必ずしも必要でなく、
たとえばそのインピーダンス値は数値0をとるよ
うにしてもよい。インダクタンスL0が数値0を
とる場合、基本減衰に対し、減衰特性曲線の傾斜
の立上りないし立下りが傾斜調整可能なものとな
る。差動変成器のタツプW2と貫通線路1との間
には抵抗R1が設けられている。 In the circuit configuration in the form of a four-terminal network shown in FIG. 1, one input terminal and one output terminal are directly connected through a line 1. This line can be placed at a reference potential, for example as shown in FIG. 1 at ground potential. Terminals not placed at the reference potential are shown as input terminal E and output terminal A. A differential transformer 2 having a total number of turns W is provided in the series branch of the above circuit configuration. The first partial coil used for impedance conversion has a number of turns W 1 , the second partial coil used for basic attenuation adjustment has a number of turns W 2 , and the remaining coil between the above two partial coils or between both taps has a number of turns W 1 . The two partial coils have a number of turns W−W 1 −W 2 . A differential capacitor 3 is provided in the parallel branch on the input side,
It consists of two stators 4 and a rotor 6. The stator 4 is connected to the input terminal, and the stator 5 is connected to the through line 1. A coil L 0 is connected between the rotor 6 and the first tap W 1 of the differential transformer 2.
and a resistor R0 . However, inductance L 0 and resistance
It is not necessary to insert and connect R 0 ,
For example, the impedance value may be set to zero. When the inductance L 0 takes a value of 0, the rise or fall of the slope of the attenuation characteristic curve can be adjusted with respect to the basic attenuation. A resistor R 1 is provided between the tap W 2 of the differential transformer and the through line 1 .
第1図の回路構成では先ず回路への給電を入力
側において内部抵抗RE=0を有する電圧源U0か
ら行ない、出力側Aにおいて抵抗RAで作動させ
電圧減衰量aU=lo|U0/UA|を考察するもの
である。出力側Aにおいては同じく内部抵停RA
を有する電流源I0から給電し、入力側Eにおいて
短絡し、電流減衰量aI=lo|I0/IE|(これ
は回路網理論の相反の定理により電圧減衰量aU
と同じである)を考察することもできる。換言す
れば第1図の回路構成では差動コンデンサ3は必
ずしも入力側並列分岐中に設けなくてもよく、出
力側並列分岐中に設けてもよく、例えば端子Aと
線路1との間に設けてもよい。他面では電圧源
(電流源)と終端インピーダンスを入れ替えるこ
とも可能であり、このことは極値について第2図
および第3図に示したところから直ちに明らかで
ある。また、回路の両側を同じか異なる値の抵抗
で終端し動作減衰量を考察することもできる。こ
れが電圧または、電流減衰関数と基本的に異なる
点はp−平面の負の実軸における付加的零点およ
び付加的極であり、これにより実質的に基本減衰
量が補償されるような傾斜位置が生ぜしめられる
ということである。 In the circuit configuration shown in FIG. 1, first, power is supplied to the circuit from a voltage source U 0 having an internal resistance R E =0 on the input side, and a resistor R A is activated on the output side A to obtain a voltage attenuation amount a U =l o | This is to consider U 0 /U A |. On the output side A, there is also an internal resistor R A
It is supplied from a current source I 0 with
) can also be considered. In other words, in the circuit configuration shown in FIG. 1, the differential capacitor 3 does not necessarily need to be provided in the input side parallel branch, but may be provided in the output side parallel branch, for example, it may be provided between the terminal A and the line 1. It's okay. On the other hand, it is also possible to interchange the voltage source (current source) and the terminating impedance, which is immediately clear from the illustrations in FIGS. 2 and 3 for the extreme values. It is also possible to terminate both sides of the circuit with resistors of the same or different values and consider the amount of operational attenuation. What this fundamentally differs from the voltage or current decay function is an additional zero and an additional pole in the negative real axis of the p-plane, which provide a tilt position that essentially compensates for the fundamental decay. It means being born.
第1図に、周波数fに依存した減衰量aの基本
的変化を示し、その場合パラメータ値α=1、α
=0の差動コンデンサの条件の2つの限界的場合
について示す。基本減衰はa0で示し、達成すべき
減衰量変化はΔa+およびΔa-で示す。コンデンサ
3のところにステータ4ないし5に対する容量値
C・αないしC(1−α)が示してあり、したが
つてパラメータ値α=1に対してロータ6は完全
にステータ4に対向しており、一方パラメータ値
α=0に対してはロータ6はステータ5に完全に
対向している。 FIG. 1 shows the basic variation of the attenuation a depending on the frequency f, in which case the parameter values α=1, α
Two limiting cases of the =0 differential capacitor condition are shown. The basic attenuation is designated by a 0 and the attenuation changes to be achieved are designated by Δa + and Δa − . At the capacitor 3, the capacitance value C·α or C(1−α) for the stator 4 or 5 is shown, so that for the parameter value α=1, the rotor 6 is completely opposed to the stator 4. , while for parameter value α=0, the rotor 6 completely faces the stator 5.
第2図および第3図には2つの限界的場合α=
1、α=0に対する第1図の等化器回路および所
属の減衰特性曲線を示す。その場合わかり易くす
るため第1図の回路では2つのタツプ点W1とW2
が中央で一致する(重なる)、即ち巻回数W1=
W2=W/2である。この特別な場合は実際にお
いても完全に応用することができ、差動変成器2
からただ1つのタツプをひき出せばよいというメ
リツトがある。第2図の場合はその図から明かな
ように差動コンデンサの容量Cが入力端子Eと接
続されており、一方第3図の場合は容量Cは貫通
線路1と接続されている。 Figures 2 and 3 show two limiting cases α=
1, the equalizer circuit of FIG. 1 and the associated attenuation characteristic curve for α=0; In that case, for the sake of clarity, the circuit in Figure 1 has two tap points W 1 and W 2.
coincide (overlap) at the center, that is, the number of turns W 1 =
W 2 =W/2. This special case can be fully applied in practice, and the differential transformer 2
The advantage is that you only need to pull out one tap from the source. As is clear from FIG. 2, the capacitance C of the differential capacitor is connected to the input terminal E, while in the case of FIG. 3, the capacitance C is connected to the through line 1.
第2図から明かなように、第1図の回路の差動
コンデンサ調整α=1の場合正の減衰量変化Δa+
が生じ、これは角周波数ω0=√10 0のと
きその最大値をとる。抵抗R1と終端インピーダ
ンスRAとの比により基本減衰量a0が定まり、抵
抗比R0/RAとR1/RAとにより大きさが定ま
り、L0/R2 AC0と2つの抵抗比とにより減衰特性
曲線の高まりの幅が定まる。これら3つのものを
定める要素は限界を自由に選択できる。R0>R1
またはR0<R1を選ぶかに応じて等化器4端子回
路網は最小位相量となるか、または全通過特性を
有する。R0=R1の場合減衰量変化の振幅ないし
大きさはΔa+(ω0)=∞となる。 As is clear from Fig. 2, when the differential capacitor adjustment α = 1 in the circuit of Fig. 1, there is a positive attenuation change Δa +
occurs, which takes its maximum value when the angular frequency ω 0 =√1 0 0 . The basic attenuation amount a 0 is determined by the ratio of the resistance R 1 and the terminal impedance R A , the magnitude is determined by the resistance ratios R 0 /R A and R 1 /R A , and L 0 /R 2 A C 0 and 2 The width of the slope of the damping characteristic curve is determined by the two resistance ratios. The limits of these three defining factors can be freely chosen. R 0 > R 1
Alternatively, depending on whether R 0 <R 1 is chosen, the equalizer four-terminal network has a minimum phase amount or has an all-pass characteristic. When R 0 =R 1 , the amplitude or magnitude of the attenuation change is Δa + (ω 0 )=∞.
第3図は差動コンデンサ調整α=0下における
負の減衰量変化Δa-を示す。上記のインピーダン
ス関係によつてやはりその大きさおよび幅が定め
られる。この回路は常に最小位相量であるので、
両端位置α=1、α=0の間で差動コンデンサの
回転の際、正の減衰変化から負の減衰量変化への
移行が単調減少により行なわれるのはただR0>
R1の場合のみである。R0<R1の場合には正の減
衰量変化の振幅ないし大きさが差し当り∞まで増
大しそれからはじめて減少することとなる。この
場合大きなα値の範囲にわたり切換走査しなくて
もよい、すなわちステータ5とロータ6との間で
相応の固定コンデンサを並列接続してもよいので
ある。 FIG. 3 shows the negative attenuation change Δa − under differential capacitor adjustment α=0. The above impedance relationship also determines its size and width. Since this circuit always has the minimum phase amount,
When the differential capacitor rotates between the end positions α=1 and α=0, the transition from a positive attenuation change to a negative attenuation change occurs by a monotonous decrease only because R 0 >
Only in the case of R 1 . If R 0 <R 1 , the amplitude or magnitude of the positive attenuation change initially increases up to ∞ and only then decreases. In this case, it is not necessary to switch over a large range of α values, ie a corresponding fixed capacitor can be connected in parallel between stator 5 and rotor 6.
第1図に示すように差動変成器2において種々
の変成比すなわちW1≠W/2、W2≠W/2を用
いる場合には差動コンデンサを別なように設計で
きる余地がある、例えば一体的なものまたはより
有利に入手可能なものを用いられるように設計で
きる。第1図からもその回路の大きな広帯域性が
明らかである、それは、差動変成器2の有限大の
インダクタンスのもとでも貫通接続の場合周波数
α=0まで一定の減衰量a0を保持できるからであ
る。 When using various transformation ratios in the differential transformer 2, as shown in FIG . For example, it can be designed to be monolithic or more advantageously available. It is clear from Fig. 1 that the circuit has a large broadband property, which means that even under the finite inductance of the differential transformer 2, a constant attenuation a 0 can be maintained up to the frequency α = 0 in the case of feed-through connection. It is from.
第4図には複数周波の場合所謂「減衰特性曲線
の高まり」を生ぜしめ得る等化器回路装置を示
す。1例として直列接続された差動変成器2を介
して、6つの直列回路、即ちそれぞれインダクタ
ンスL0〓、差動コンデンサC0〓、3つまでの抵
抗R0〓ないしR2〜R13から成る6つの直列回路が
形成される。それぞれ差動コンデサとコイル、例
えばL01,C01;L04,C04と場合により3つの抵
抗、例えばR01,R2,R3とから成る複数個のイン
ピーダンス回路を差動変成器2の異なるタツプに
接続することができる。これからも明らかなよう
に寄生障害、例えば接地容量、および、有限大の
終端抵抗ないしインピーダンスREおよびRAで作
動の場合不可避のインピーダンス障害を差動コン
デンサの中間位置において一様に入、出力側Eお
よびAにふり分けそれによりその障害作用を減少
させるのである。 FIG. 4 shows an equalizer circuit arrangement which can produce a so-called "swelling of the attenuation characteristic curve" in the case of multiple frequencies. By way of example, via a series-connected differential transformer 2, six series circuits are connected, each with an inductance L 0 〓, a differential capacitor C 0 〓, and up to three resistors R 0 〓 or R 2 to R 13 . Six series circuits are formed. A plurality of impedance circuits each consisting of a differential capacitor and a coil, e.g. L 01 , C 01 ; L 04 , C 04 and optionally three resistors, e.g. R 01 , R 2 , R 3 , are connected to the differential transformer 2. Can be connected to different taps. As is clear from this, parasitic disturbances such as ground capacitance and impedance disturbances that are inevitable when operating with finitely large termination resistors or impedances R E and R A are introduced uniformly at the intermediate position of the differential capacitor, and the output side E and A, thereby reducing their harmful effects.
第4図の回路は第1図の回路の発展形態であ
り、第4図の回路においても機能の同じ部分には
同じ参照記号を付してあり、したがつて第1図〜
第3図についてした説明は同じように該当する。 The circuit in FIG. 4 is a development of the circuit in FIG. 1, and parts with the same functions are given the same reference symbols in the circuit in FIG.
The explanation given regarding FIG. 3 applies equally.
第4図には差動変成器2のタツプに接続されて
いるインピーダンス回路は連続指標記号を付して
ある。さらに、ステータ、それぞれの差動コンデ
ンサC01〜C06、それぞれの接続点E′ないしA′な
いし1間に付加的に抵抗R2〜R13を接続でき
る。前述のように第4図の実施例の有利な点とは
それぞれのインピーダンス2端子回路が差動コン
デンサのステータ側において入力側と出力側に任
意にふり分けてある点である。 In FIG. 4, the impedance circuits connected to the taps of the differential transformer 2 are marked with continuous index symbols. Furthermore, resistors R2 to R13 can additionally be connected between the stator, the respective differential capacitor C 01 to C 06 and the respective connection point E' to A' to 1. As mentioned above, the advantage of the embodiment of FIG. 4 is that each impedance two-terminal circuit is arbitrarily distributed between the input side and the output side on the stator side of the differential capacitor.
従来公知の匹敵可能な種類のいずれの等化器回
路も2つの極値変化Δa+およびΔa-における帯域
幅が等しくないのである。 None of the comparable types of equalizer circuits known in the art have equal bandwidths at the two extreme changes Δa + and Δa - .
第4図の回路の別の顕著な利点とするところは
差動変成器2のタツプE′ないしA′におけるイン
ピーダンス2端子回路の変成によつて付加的な自
由度が得られ、それにより両変化Δa+およびΔa-
の帯域幅を相互に適合させることができることに
ある。この重要な特性は勿論差動変成器2におけ
る相応に付加的タツプにより第1図および第5図
の回路にも転用できる。 Another significant advantage of the circuit of FIG. Δa + and Δa -
The main advantage is that the bandwidths of the two can be mutually adapted. This important characteristic can, of course, be transferred to the circuits of FIGS. 1 and 5 by correspondingly additional taps in the differential transformer 2.
場合によつては第4図にも示してあるように、
入力側および/または出力側並列分岐中に抵抗補
正のため別のインピーダンスZKEおよびZKAを接
続できる。このために純抵抗またはコイルと抵抗
とから成る2端子回路網を使用することもでき
る。 In some cases, as shown in Figure 4,
Further impedances Z KE and Z KA can be connected for resistance compensation in the input and/or output parallel branches. It is also possible to use a pure resistor or a two-terminal network consisting of a coil and a resistor for this purpose.
第5図に本発明の別の実施例を示す。第6図は
差動コンデンサの調整パラメータα=0に対する
第5図の回路および所属の減衰特性曲線、第7図
は差動コンデンサの調整パラメータα=1に対す
る第5図の回路および所属の減衰特性曲線を示
す。第5図の回路においても機能同一の部分を第
1図におけると同じ参照記号で示す。ただし、第
1図の回路と異なる点は、差動変成器2に直列分
岐中で抵抗R′1が並列接続されていることであ
る。並列分岐中に設けられた抵抗R1は必ずしも
挿入接続していなくてもよく、抵抗値∞をとるこ
とができる。第6図および第7図における減衰特
性曲線の経過もα=0、α=1に対して略示して
ある。 FIG. 5 shows another embodiment of the invention. 6 shows the circuit of FIG. 5 and its associated attenuation characteristic curve for the adjustment parameter α=0 of the differential capacitor, and FIG. 7 shows the circuit of FIG. 5 and its associated attenuation characteristic curve for the adjustment parameter α=1 of the differential capacitor. Show a curve. In the circuit of FIG. 5, parts having the same function are indicated by the same reference symbols as in FIG. However, the difference from the circuit of FIG. 1 is that a resistor R' 1 is connected in parallel to the differential transformer 2 in a series branch. The resistor R 1 provided in the parallel branch does not necessarily have to be inserted and connected, and can have a resistance value of ∞. The course of the damping characteristic curves in FIGS. 6 and 7 is also schematically illustrated for α=0 and α=1.
第6図は第5図の回路の極値変化Δa+を示す。
図から明かなようにその変化の現われるのはα=
0に対してであり、第1図におけるようにα=1
に対してではない。減衰量変化Δa-が現われるの
は第7図に示すようにα=1に対してであつて、
α=1に対してであつてはならないのであるか
ら、第1図の回路の場合と逆の関係になつてい
る。 FIG. 6 shows the extreme value change Δa + of the circuit of FIG.
As is clear from the figure, the change appears as α=
0 and α=1 as in FIG.
Not against. As shown in Fig. 7, the attenuation change Δa - appears for α=1, and
Since α must not be 1, the relationship is opposite to that of the circuit shown in FIG.
第1図は等化器の基本回路図および所属の減衰
特性曲線図、第2図は差動コンデンサの調整パラ
メータα=1および差動変成器の巻回数比W1=
W2=W/2に対する第1図の等化器回路図およ
び所属の減衰特性曲線図、第3図は差動コンデン
サの調整パラメータα=0および差動変成器の巻
回数比W1=W2=W/2に対する第1図の等化器
回路図および所属の減衰特性曲線図、第4図は1
つの基本減衰a0に対して多数の減衰変化を生ぜし
め得るようにした等化器の回路図、第5図は本発
明の実施例の回路図および所属の減衰特性曲線
図、第6図は差動コンデンサの調整パラメータα
=0に対する第5図の回路図および所属の減衰特
性曲線図、第7図は差動コンデンサの調整パラメ
ータα=1に対する第5図の回路図および所属の
減衰特性曲線図である。
2……差動変成器、3……差動コンデンサ、
4,5……ステータ、6……ロータ、L0……コ
イル、A……出力端子、E……入力端子、W1,
W2……タツプ。
Figure 1 shows the basic circuit diagram of the equalizer and its associated attenuation characteristic curve, and Figure 2 shows the adjustment parameter α = 1 of the differential capacitor and the turns ratio W 1 = of the differential transformer.
Figure 1 shows the equalizer circuit diagram and the associated attenuation characteristic curve for W 2 = W/2, and Figure 3 shows the adjustment parameter α = 0 of the differential capacitor and the turns ratio of the differential transformer W 1 = W. The equalizer circuit diagram and the associated attenuation characteristic curve diagram in Figure 1 for 2 = W/2, Figure 4 is 1
A circuit diagram of an equalizer capable of producing a large number of attenuation changes for one basic attenuation a 0 ; FIG. 5 is a circuit diagram of an embodiment of the present invention and its associated attenuation characteristic curve diagram; FIG. Differential capacitor adjustment parameter α
FIG. 5 shows the circuit diagram and the associated damping characteristic curve for the differential capacitor adjustment parameter α=0, and FIG. 7 shows the circuit diagram of FIG. 2... Differential transformer, 3... Differential capacitor,
4, 5...Stator, 6...Rotor, L0 ...Coil, A...Output terminal, E...Input terminal, W1 ,
W 2 ...Tap.
Claims (1)
なくとも1個、ならびに差動変成器を具備し、基
準電位におかれた線路が、入力端子から出力端子
までの間に直接的に貫通接続されているようにし
た4端子回路網として構成された調整可能な減衰
等化器において、差動変成器2を4端子回路網の
直列分岐E,A中に設け、差動コンデンサ3のス
テータ4,5を入力側または出力側並列分岐中に
設け、前記差動コンデンサのロータ6をコイル
L0を介してまたは直接的に差動変成器2のタツ
プW1に接続し、さらに別のタツプW2と貫通線路
1との間に抵抗R1を設けたことを特徴とする4
端子回路網として構成された調整可能な減衰等化
器。 2 2つのタツプW1,W2が重なり合うようにし
た前記特許請求の範囲第1項記載の等化器。 3 2つのタツプW1,W2が同じ巻回数を有する
ようにした前記特許請求の範囲第第1項記載の等
化器。 4 差動コンデンサ3のロータ分岐6中に付加的
に抵抗R0を設けるようにした前記特許請求の範
囲第1項記載の等化器。 5 入力側Eおよび出力側A自体を差動変成器2
のタツプに接続するようにした前記特許請求の範
囲第1項記載の等化器。 6 入力側および/または出力側並列分岐中に別
のインピーダンス(ZKE,ZKAを設け該インピー
ダンスを抵抗または、抵抗−コイルの直列接続体
から構成するようにした前記特許請求の範囲第1
項記載の等化器。 7 差動変成器2に並列に別の抵抗R′1を接続す
るようにした前記特許請求の範囲第1項から第6
項までのいずれか1項記載の等化器。[Claims] 1. A system comprising at least one differential capacitor, at least one coil, and at least one resistor, as well as a differential transformer, where a line placed at a reference potential is directly connected between an input terminal and an output terminal. In an adjustable attenuation equalizer configured as a four-terminal network with feed-through connection, a differential transformer 2 is provided in the series branches E, A of the four-terminal network, and the differential capacitor 3 is The stators 4 and 5 are provided in parallel branches on the input side or the output side, and the rotor 6 of the differential capacitor is connected to the coil.
4, characterized in that it is connected to the tap W 1 of the differential transformer 2 via L 0 or directly, and furthermore a resistor R 1 is provided between another tap W 2 and the through line 1.
Adjustable attenuation equalizer configured as a terminal network. 2. The equalizer according to claim 1, wherein the two taps W 1 and W 2 overlap. 3. The equalizer according to claim 1, wherein the two taps W 1 and W 2 have the same number of turns. 4. Equalizer according to claim 1, characterized in that a resistor R 0 is additionally provided in the rotor branch 6 of the differential capacitor 3. 5 Input side E and output side A themselves are connected to differential transformer 2
2. An equalizer according to claim 1, wherein the equalizer is adapted to be connected to a tap. 6. Claim 1, wherein separate impedances (Z KE , Z KA ) are provided in the input side and/or output side parallel branch, and the impedance is constituted by a resistor or a series connection of a resistor and a coil.
Equalizer described in section. 7 Claims 1 to 6 above, in which another resistor R′ 1 is connected in parallel to the differential transformer 2.
The equalizer according to any one of the terms up to the terms.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2734353A DE2734353C3 (en) | 1977-07-29 | 1977-07-29 | Adjustable damping equalizer designed as an electrical four-pole |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5426643A JPS5426643A (en) | 1979-02-28 |
| JPS6111008B2 true JPS6111008B2 (en) | 1986-04-01 |
Family
ID=6015207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9307978A Granted JPS5426643A (en) | 1977-07-29 | 1978-07-28 | Adjustable attenuation equalizer composed as fourrterminal network |
Country Status (11)
| Country | Link |
|---|---|
| JP (1) | JPS5426643A (en) |
| AU (1) | AU506727B1 (en) |
| BE (1) | BE869375A (en) |
| DE (1) | DE2734353C3 (en) |
| DK (1) | DK337378A (en) |
| FR (1) | FR2399160A1 (en) |
| GB (1) | GB2001820B (en) |
| IT (1) | IT1097162B (en) |
| NL (1) | NL183427C (en) |
| NO (1) | NO146113C (en) |
| SE (1) | SE7808232L (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4924202A (en) * | 1989-02-27 | 1990-05-08 | Gte Products Corporation | Non-cycling electrical circuit breaker |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1183955B (en) * | 1963-03-29 | 1964-12-23 | Siemens Ag | Attenuation regulator in bridge-T circuit |
| GB1151610A (en) * | 1966-12-05 | 1969-05-14 | Int Standard Electric Corp | Improvement in or relating to a Variable Equaliser |
| DE1805461B2 (en) * | 1968-10-26 | 1971-10-14 | ADJUSTABLE EQUALIZER | |
| DE2061119B2 (en) * | 1970-12-11 | 1973-09-27 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Adjustable frequency-dependent amplitude equalizer |
| DE2135204C3 (en) * | 1971-07-14 | 1975-12-04 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Circuit arrangement for equalizing broadband communication signals |
| DE2226929A1 (en) * | 1972-06-02 | 1973-12-13 | Licentia Gmbh | ADJUSTABLE EQUALIZER FOR NARROW FREQUENCY BANDS OR DISCRETE FREQUENCIES |
| DE2416352B1 (en) * | 1974-04-04 | 1975-07-03 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Switchless adjustable resonance circuit equalizer |
| DE2512459B2 (en) * | 1975-03-21 | 1977-11-17 | TE KA DE Feiten & Guilleaume Fernmeldeanlagen GmbH, 8500 Nürnberg | CIRCUIT ARRANGEMENT FOR AN ADJUSTABLE EQUALIZER |
| DE2512805C3 (en) * | 1975-03-22 | 1978-08-10 | Te Ka De Felten & Guilleaume Fernmeldeanlagen Gmbh, 8500 Nuernberg | Circuit arrangement for an adjustable equalizer |
| DE2533553C3 (en) * | 1975-07-26 | 1978-03-23 | Te Ka De Felten & Guilleaume Fernmeldeanlagen Gmbh, 8500 Nuernberg | Adjustable equalizer |
| DE2541977B2 (en) * | 1975-09-20 | 1978-07-06 | Te Ka De Felten & Guilleaume Fernmeldeanlagen Gmbh, 8500 Nuernberg | Arrangement for equalizing residual attenuation curves |
-
1977
- 1977-07-29 DE DE2734353A patent/DE2734353C3/en not_active Expired
-
1978
- 1978-06-29 NL NLAANVRAGE7807067,A patent/NL183427C/en not_active IP Right Cessation
- 1978-07-13 FR FR7821028A patent/FR2399160A1/en active Granted
- 1978-07-17 IT IT25761/78A patent/IT1097162B/en active
- 1978-07-21 NO NO782531A patent/NO146113C/en unknown
- 1978-07-28 JP JP9307978A patent/JPS5426643A/en active Granted
- 1978-07-28 SE SE7808232A patent/SE7808232L/en unknown
- 1978-07-28 DK DK337378A patent/DK337378A/en not_active Application Discontinuation
- 1978-07-28 BE BE189590A patent/BE869375A/en not_active IP Right Cessation
- 1978-07-28 AU AU38452/78A patent/AU506727B1/en not_active Expired
- 1978-07-31 GB GB787831706A patent/GB2001820B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| IT1097162B (en) | 1985-08-26 |
| GB2001820B (en) | 1982-01-06 |
| AU506727B1 (en) | 1980-01-24 |
| NO782531L (en) | 1979-01-30 |
| NL183427C (en) | 1988-10-17 |
| BE869375A (en) | 1979-01-29 |
| JPS5426643A (en) | 1979-02-28 |
| DE2734353B2 (en) | 1979-08-23 |
| FR2399160B1 (en) | 1984-09-28 |
| NL7807067A (en) | 1979-01-31 |
| IT7825761A0 (en) | 1978-07-17 |
| DK337378A (en) | 1979-01-30 |
| NL183427B (en) | 1988-05-16 |
| FR2399160A1 (en) | 1979-02-23 |
| DE2734353C3 (en) | 1985-03-14 |
| SE7808232L (en) | 1979-01-30 |
| NO146113B (en) | 1982-04-19 |
| DE2734353A1 (en) | 1979-02-01 |
| GB2001820A (en) | 1979-02-07 |
| NO146113C (en) | 1982-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4395688A (en) | Linear phase filter with self-equalized group delay | |
| US3794935A (en) | Variable equalizer | |
| DE2953171A1 (en) | Driving point impedance | |
| DE2953174A1 (en) | Frequency-sensitive electronic hybrid | |
| DE19851872C2 (en) | Low pass filter for an ADSL crossover | |
| JPS6111008B2 (en) | ||
| DE2533553C3 (en) | Adjustable equalizer | |
| US3231837A (en) | All-pass transformer coupling network utilizing high frequency and low frequency transformers in parallel connection | |
| US2737629A (en) | Equalizer arrangement with an attenuation characteristic proportional to frequency | |
| DE1015488B (en) | Two-wire amplifier with negative resistances and gain control | |
| US2585842A (en) | Bridged t phase shifter | |
| AT410384B (en) | ACTIVE IMPEDANCE CONVERTER CIRCUIT ARRANGEMENT / SPLITTER FILTER | |
| US2085952A (en) | Artificial network | |
| DE2135204C3 (en) | Circuit arrangement for equalizing broadband communication signals | |
| US4524337A (en) | Variable amplitude delay equalizer | |
| GB2145904A (en) | Loudspeaker crossover networks | |
| DE2512459B2 (en) | CIRCUIT ARRANGEMENT FOR AN ADJUSTABLE EQUALIZER | |
| US2209390A (en) | Transformer system | |
| US2249440A (en) | Wave filter | |
| US1430808A (en) | Two-way impedance equalizer for transformers | |
| US2585841A (en) | Bridged t phase shifter | |
| JPS646586Y2 (en) | ||
| DE2737786C2 (en) | Adjustable attenuation equalizer | |
| DE510105C (en) | Formation of four with simultaneous telegraphy and telephony | |
| US2001900A (en) | Telephone and like transmission system |